JPH0817292B2 - Wideband compound amplifier - Google Patents
Wideband compound amplifierInfo
- Publication number
- JPH0817292B2 JPH0817292B2 JP1018637A JP1863789A JPH0817292B2 JP H0817292 B2 JPH0817292 B2 JP H0817292B2 JP 1018637 A JP1018637 A JP 1018637A JP 1863789 A JP1863789 A JP 1863789A JP H0817292 B2 JPH0817292 B2 JP H0817292B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- input
- output
- input terminal
- high speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、広帯域複合増幅器に関するものであり、詳
しくは、最大出力振幅の改善に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wideband composite amplifier, and more particularly to improvement of maximum output amplitude.
〈従来の技術〉 第4図は、従来の複合増幅器の一例を示す回路図であ
る。図において、INは入力信号einが入力される入力端
子であり、OUTは出力信号eoutが出力される出力端子で
ある。1は比較的高い周波数領域にわたって帯域内ゲイ
ンAを有するが直流のオフセットおよびドリフトが比較
的大きい高速増幅器あり、その出力信号e2は加算器2の
一方の入力端子に接続されている。3,4は周波数特性は
高速増幅器1よりは劣るものの直流のオフセットおよび
ドリフトは高速増幅器1よりも優れた演算増幅器であ
る。演算増幅器3の非反転入力端子は共通電位点に接続
され、反転入力端子は抵抗R1を介して高速増幅器1の入
力端子に接続されるとともに抵抗R2を介して演算増幅器
3の出力端子に接続されている。演算増幅器3の出力端
子は抵抗R3を介して演算増幅器4の反転入力端子に接続
され、演算増幅器4の反転入力端子は抵抗R4を介して加
算器2の出力端子に接続されるとともにコンデンサC1を
介して演算増幅器4の出力端子および加算器2の他方の
入力端子に接続されている。ここで、抵抗R1とR2の抵抗
値の比R1:R2は1:1に設定され、抵抗R3とR4の抵抗値の
比R3:R4は1:Aに設定されている。<Prior Art> FIG. 4 is a circuit diagram showing an example of a conventional composite amplifier. In the figure, IN is an input terminal to which the input signal e in is input, and OUT is an output terminal to which the output signal e out is output. Reference numeral 1 is a high-speed amplifier having an in-band gain A over a relatively high frequency region but having a relatively large DC offset and drift, and its output signal e 2 is connected to one input terminal of an adder 2. Although 3 and 4 are inferior to the high speed amplifier 1 in frequency characteristics, they are operational amplifiers which are superior in direct current offset and drift to the high speed amplifier 1. The non-inverting input terminal of the operational amplifier 3 is connected to the common potential point, and the inverting input terminal is connected to the input terminal of the high speed amplifier 1 via the resistor R 1 and to the output terminal of the operational amplifier 3 via the resistor R 2. It is connected. The output terminal of the operational amplifier 3 is connected to the inverting input terminal of the operational amplifier 4 via the resistor R 3, and the inverting input terminal of the operational amplifier 4 is connected to the output terminal of the adder 2 via the resistor R 4 and a capacitor. It is connected to the output terminal of the operational amplifier 4 and the other input terminal of the adder 2 via C 1 . Here, the resistance ratio R 1 : R 2 of resistors R 1 and R 2 is set to 1: 1 and the resistance ratio R 3 : R 4 of resistors R 3 and R 4 is set to 1: A. ing.
このような構成において、入力信号einは高速増幅器
に入力信号e1として入力されe2=A・einとして増幅さ
れて出力されるとともに、演算増幅器3で反転されて−
einとして出力される。演算増幅器4の反転入力端子に
は、演算増幅器3から反転出力される−einと加算器2
の出力信号eoutがA:1の割合で電流加算される。この電
流加算値は、入力信号einと高速増幅器1のゲインAと
の積A・einと出力信号eoutとの誤差成分にあたる。こ
の誤差成分は演算増幅器4で増幅されて加算器2に加え
られ、高速増幅器1の出力信号と加算される。すなわ
ち、演算増幅器3,4は誤差増幅器を構成している。In such a configuration, the input signal e in is input to the high-speed amplifier as the input signal e 1, amplified as e 2 = A · e in and output, and is inverted by the operational amplifier 3 to be −
Output as e in . To the inverting input terminal of the operational amplifier 4, -e in which is inversely output from the operational amplifier 3 and the adder 2
The output signal e out of is current added at a ratio of A: 1. This current addition value corresponds to an error component between the product A · e in of the input signal e in and the gain A of the high speed amplifier 1 and the output signal e out . This error component is amplified by the operational amplifier 4, added to the adder 2, and added to the output signal of the high speed amplifier 1. That is, the operational amplifiers 3 and 4 form an error amplifier.
これにより、入力信号einの高周波成分は高速増幅器
1で増幅されて低周波成分および直流成分は演算増幅器
3,4で構成される誤差増幅部で増幅されることになり、
回路全体の周波数特性は第5図に示すようになる。As a result, the high frequency component of the input signal e in is amplified by the high speed amplifier 1 and the low frequency component and the direct current component are amplified by the operational amplifier.
It will be amplified by the error amplification unit composed of 3,4,
The frequency characteristic of the entire circuit is as shown in FIG.
第6図は、第4図の入力信号einとして(a)に示す
ような±Vinの方形波を入力した場合の動作波形図であ
る。高速増幅器1は(b)に示すように入力信号をA倍
に増幅するが、同時に自信が持つオフセットとドリフト
も同様にA倍に増幅して出力に加算することになる。す
なわち、出力信号e2のHレベルは+A(Vin+Voff)に
なり、LレベルはA(−Vin+Voff)になる。なお、V
offは、高速増幅器1の入力信号に換算されたオフセッ
トとドリフトの和である。また、高速増幅器1の低域の
周波数特性が悪いと時間の経過に従って出力信号e2のレ
ベル2がVdのように変動してしまう。誤差増幅部は、高
速増幅器1で発生するこれらの直流および低域での誤差
を補完するように、すなわち演算増幅器4の出力信号e3
が(c)に示すように入力信号のA倍(e3=−A・
Voff)になるように動作する。最終的にはこれら高速増
幅器1の出力信号e2と誤差増幅部の出力信号e3は加算機
2で加算され、加算器2の出力信号eoutは、(d)に示
すように、方形波入力信号±Vinを忠実にA倍したもの
になり、Hレベルは+A・Vin,Lレベルは−A・Vinにな
る。FIG. 6 is an operation waveform diagram when a square wave of ± V in as shown in (a) is input as the input signal e in of FIG. The high-speed amplifier 1 amplifies the input signal by A times as shown in (b), but at the same time, the offset and the drift which the self-confidence possesses are also amplified by A times and added to the output. That is, the H level of the output signal e 2 becomes + A (V in + V off ), and the L level becomes A (−V in + V off ). Note that V
off is the sum of the offset and drift converted into the input signal of the high speed amplifier 1. Further, if the low-frequency characteristic of the high-speed amplifier 1 is bad, the level 2 of the output signal e 2 will fluctuate like V d with the passage of time. The error amplifying section complements these DC and low-frequency errors generated in the high speed amplifier 1, that is, the output signal e 3 of the operational amplifier 4.
Is A times the input signal (e 3 = −A ·
V off ). Finally the output signal e 2 and the output signal e 3 of the error amplifying section of high-speed amplifier 1 are added by adder 2, the output signal e out of the adder 2, as shown in (d), a square wave The input signal ± V in is faithfully multiplied by A, the H level becomes + A · V in , and the L level becomes −A · V in .
ところで、このような回路では、高速増幅器1の入出
力端子間にバイアス電圧が現れないものを用いる必要が
あるが、高速増幅器の種類には入出力端子間に数100mV
〜数Vのバイアス電圧が発生したり、電源の制約などに
より希望の電圧レベルが得られないものがある。このよ
うな種類の高速増幅器は、第4図のような回路接続で用
いることはできない。By the way, in such a circuit, it is necessary to use one in which a bias voltage does not appear between the input and output terminals of the high speed amplifier 1.
There is a case where a desired voltage level cannot be obtained due to generation of a bias voltage of several V or restriction of a power source. This kind of high-speed amplifier cannot be used in the circuit connection shown in FIG.
そこで、例えば第7図に示すように、高速増幅器1の
入力端子に結合コンデンサC2を設けて入力信号を交流結
合させるとともに出力端子側にはレベルシフト回路6を
設けることが提案されている。すなわち、第7図におい
て、入力端子INは結合コンデンサC2を介して加算器5の
一方の入力端子に接続され、演算増幅器4の出力端子は
加算器5の他方の入力端子に接続され、加算器5の出力
端子は高速増幅器1の入力端子に接続されている。出力
端子OUTと高速増幅器1の出力端子の間にはレベルシフ
ト回路6が接続されている。Therefore, for example, as shown in FIG. 7, it has been proposed to provide a coupling capacitor C 2 at the input terminal of the high speed amplifier 1 to AC-couple the input signal and to provide a level shift circuit 6 at the output terminal side. That is, in FIG. 7, the input terminal IN is connected to one input terminal of the adder 5 via the coupling capacitor C 2, and the output terminal of the operational amplifier 4 is connected to the other input terminal of the adder 5, The output terminal of the container 5 is connected to the input terminal of the high speed amplifier 1. A level shift circuit 6 is connected between the output terminal OUT and the output terminal of the high speed amplifier 1.
このような構成において、入力端子INは結合コンデン
サC2を介して高速増幅器1の入力端子に接続されている
ので、高速増幅器1の入力端子にはバイアス電圧は現れ
ない。一方、入力信号がない状態で高速増幅器1の出力
信号に発生する電圧は、レベルシフト回路6によってほ
ぼキャンセルされる。また、結合コンデンサC2による低
域周波数での通過量の減少とレベルシフト回路6の誤差
および高速増幅器1のオフセット,ドリフト分は演算増
幅器4を中心にした帰還回路で補正される。In such a configuration, since the input terminal IN is connected to the input terminal of the high speed amplifier 1 via the coupling capacitor C 2 , no bias voltage appears at the input terminal of the high speed amplifier 1. On the other hand, the voltage generated in the output signal of the high speed amplifier 1 when there is no input signal is almost canceled by the level shift circuit 6. Further, the reduction of the passing amount at the low frequency by the coupling capacitor C 2, the error of the level shift circuit 6 and the offset and drift of the high speed amplifier 1 are corrected by the feedback circuit centered on the operational amplifier 4.
第8図は第7図で用いるレベルシフト回路6の具体例
を示す回路図であり、ツェナーダイオードZDを用いる例
を示している。ここで、ツェナーダイオードZDとして
は、ツェナー電圧が高速増幅器1の無信号の出力電圧e
とほぼ等しい値のものを用いる。FIG. 8 is a circuit diagram showing a specific example of the level shift circuit 6 used in FIG. 7, and shows an example using the Zener diode ZD. Here, as the Zener diode ZD, the Zener voltage is a signalless output voltage e of the high speed amplifier 1.
Use a value almost equal to.
しかし、このようなツェナーダイオードZDを用いた場
合には、交流の応答に対してツェナーダイオードZDの非
線形特性の影響が現れ、出力電圧が変化するとツェナー
ダイオードZDに流れる電流が変化して降下電圧が変化す
る。これにより出力電圧も変化するが、時間が経過する
と演算増幅器4を中心とする帰還回路が変化に追付いて
正確な出力電圧に補正される。これは、例えば方形波を
入力した場合、レベルが変化した直後に補正の困難な非
線形歪みが発生することを意味する。このようなツェナ
ーダイオードの非線形特性に起因する歪みの発生を回避
するためには歪みを生じないレベルシフト回路を用いれ
ばよいが、そのような回路は構成が複雑になってしま
う。However, when such a Zener diode ZD is used, the influence of the non-linear characteristics of the Zener diode ZD appears on the AC response, and when the output voltage changes, the current flowing through the Zener diode ZD changes and the drop voltage decreases. Change. As a result, the output voltage also changes, but over time, the feedback circuit centered on the operational amplifier 4 catches up with the change and is corrected to an accurate output voltage. This means that when a square wave is input, for example, nonlinear distortion that is difficult to correct occurs immediately after the level changes. In order to avoid the occurrence of distortion due to such non-linear characteristics of the Zener diode, a level shift circuit that does not generate distortion may be used, but such a circuit has a complicated configuration.
他の回路構成として、第9図に示すように、高速増幅
器1の入力端子,出力端子のそれぞれに結合コンデンサ
C2,C3を接続することも提案されている。As another circuit configuration, as shown in FIG. 9, a coupling capacitor is connected to each of the input terminal and the output terminal of the high speed amplifier 1.
It has also been proposed to connect C 2 and C 3 .
このような構成によれば、高速増幅器1の入力端子,
出力端子のそれぞれに発生する直流成分は結合コンデン
サC2,C3によりカットされ、回路全体の入力端子INおよ
び出力端子OUTには現れない。ドリフト,オフセットに
ついても同様である。結合コンデンサC2,C3による低域
特性の劣化に対しては演算増幅器4を中心とする帰還回
路が補正を行う。これにより、前述のような非線形歪み
の問題を部品点数を増加させることなく解決できる。According to such a configuration, the input terminal of the high speed amplifier 1,
The DC component generated at each of the output terminals is cut by the coupling capacitors C 2 and C 3 , and does not appear at the input terminal IN and the output terminal OUT of the entire circuit. The same applies to drift and offset. The feedback circuit centered on the operational amplifier 4 corrects the deterioration of the low-frequency characteristic due to the coupling capacitors C 2 and C 3 . As a result, the problem of nonlinear distortion as described above can be solved without increasing the number of parts.
しかし、このような回路では、出力振幅がとれないと
いう問題がある。第10図は第6図と同様に入力信号ein
として(a)に示すような±Vinの方形波を入力した場
合の動作波形図である。ここで、方形波の周期は信号源
インピーダンスと演算増幅器3の和と結合コンデンサC2
との積による時定数τよりも充分大きいものとする。高
速増幅器1の入力端子には結合コンデンサC2が接続され
ているので、方形波のレベルが変化する直前での高速増
幅器1の入力電圧e1はその入力バイアス電圧とほぼ等し
くなっている。そして、方形波のレベルが変化した瞬間
(b)に示すようにその振幅だけ高速増幅器1の入力電
圧e1は変化するが、時間が経過すると前述のCRの時定数
τにより入力バイアス電圧になる。その後、方形波のレ
ベルが元に戻ると、今度は前とは逆の方向に方形波の振
幅だけ変化する。結局、高速増幅器1の入力電圧e1の最
大で方形波の振幅の2倍(2Vin)変化することにな
る。従って、回路全体の最大出力振幅は、(c),
(d)から明らかなように高速増幅器1の最大出力振幅
の1/2になってしまう。However, such a circuit has a problem that the output amplitude cannot be obtained. FIG. 10 shows the input signal e in as in FIG.
FIG. 4 is an operation waveform diagram when a ± V in square wave as shown in FIG. Here, the period of the square wave is the sum of the signal source impedance and the operational amplifier 3 and the coupling capacitor C 2
It is assumed to be sufficiently larger than the time constant τ due to the product of and. Since the coupling capacitor C 2 is connected to the input terminal of the high speed amplifier 1, the input voltage e 1 of the high speed amplifier 1 immediately before the level of the square wave changes is substantially equal to the input bias voltage thereof. Then, the input voltage e 1 of the high-speed amplifier 1 changes by the amplitude as shown in the moment (b) when the level of the square wave changes, but when time passes, it becomes the input bias voltage due to the time constant τ of CR described above. . After that, when the level of the square wave returns to its original value, this time, the amplitude of the square wave changes in the opposite direction to the previous direction. Eventually, the maximum input voltage e 1 of the high speed amplifier 1 changes twice the amplitude of the square wave (2V in ). Therefore, the maximum output amplitude of the entire circuit is (c),
As is apparent from (d), the maximum output amplitude of the high speed amplifier 1 becomes 1/2.
〈発明が解決しようとする課題〉 本発明は、このような点に着目したものであり、その
目的は、最大出力振幅の大きさが改善された広帯域複合
増幅器を提供することにある。<Problems to be Solved by the Invention> The present invention focuses on such a point, and an object thereof is to provide a wideband composite amplifier in which the magnitude of the maximum output amplitude is improved.
〈課題を解決するための手段〉 本発明の広帯域複合増幅器は、 高速増幅器と、 この高速増幅器の入力端子側に接続された結合用の第
1のコンデンサおよび出力端子側に接続された結合用の
第2のコンデンサと、 一方の入力端子に前記第2のコンデンサの出力信号を
受ける加算器と、 前記第1のコンデンサに加える入力信号を受けその極
性を反転して出力する増幅器と、 帰還路にコンデンサが接続された演算増幅器を備え、
この演算増幅器の入力端子に前記増幅器の出力と前記加
算器の出力をA対1(Aは前記高速増幅器のゲイン)の
割合で電流加算して入力し、この演算増幅器の出力信号
を前記加算器の他方の入力端子に入力すると共に、 Rin/(Rf+Rin)=1/A ただし、Rinは前記高速増幅器の合成入力インピーダ
ンスの関係を満たす抵抗Rfを介して前記高速増幅器の入
力端子に入力するように構成してなる誤差補正回路 からなることを特徴とする。<Means for Solving the Problem> A wideband composite amplifier of the present invention includes a high-speed amplifier, a first capacitor for coupling connected to the input terminal side of the high-speed amplifier, and a coupling first capacitor connected to the output terminal side. A second capacitor; an adder for receiving the output signal of the second capacitor at one input terminal; an amplifier for receiving the input signal applied to the first capacitor and inverting its polarity and outputting the input signal; Equipped with an operational amplifier to which a capacitor is connected,
The output of the amplifier and the output of the adder are current-added and input to the input terminal of the operational amplifier at a ratio of A to 1 (A is the gain of the high speed amplifier), and the output signal of the operational amplifier is added to the adder. R in / (Rf + R in ) = 1 / A, while R in is input to the input terminal of the high speed amplifier via a resistor Rf that satisfies the relationship of the combined input impedance of the high speed amplifier. It is characterized by comprising an error correction circuit configured as described above.
〈作用〉 本発明における誤差補正回路の出力信号の一部は高速
増幅器の入力端子にも加えられるので、入力信号のレベ
ルが変化した場合であっても入力信号のレベルは一定に
保たれる。<Operation> Since a part of the output signal of the error correction circuit according to the present invention is also applied to the input terminal of the high speed amplifier, the level of the input signal is kept constant even when the level of the input signal changes.
〈実施例〉 以下、図面を用いて本発明の実施例を詳細に説明す
る。<Examples> Examples of the present invention will be described in detail below with reference to the drawings.
第1図は本発明の原理ブロック図であり、第9図と同
一部分には同一符号を付けている。第1図において、7
は誤差補正回路である。この誤差補正回路7の一方の入
力端子には結合コンデンサC2の入力信号が入力されて他
方の入力端子には加算機2の出力信号が入力され、その
出力信号は加算器2の他方の入力端子に入力されるとと
もに一部は抵抗Rfを介して高速増幅器1の入力端子に入
力されている。FIG. 1 is a block diagram of the principle of the present invention, and the same portions as those in FIG. 9 are designated by the same reference numerals. In FIG. 1, 7
Is an error correction circuit. The input signal of the coupling capacitor C 2 is input to one input terminal of the error correction circuit 7, the output signal of the adder 2 is input to the other input terminal, and the output signal is the other input of the adder 2. A part of it is input to the input terminal of the high speed amplifier 1 via the resistor Rf.
第2図は本発明の一実施例を示す回路図であり、第9
図と同一部分には同一符号を付けている。第2図と第9
図の異なる点は、演算増幅器4の出力信号の一部を抵抗
Rfを介して高速増幅器1の入力端子に入力していること
である。第2図において、加算器2としては、例えばエ
ミッタフォロワを用いる。FIG. 2 is a circuit diagram showing an embodiment of the present invention.
The same parts as those in the figure are denoted by the same reference numerals. 2 and 9
The difference between the figures is that a part of the output signal of the operational amplifier 4 is a resistor.
That is, the signal is input to the input terminal of the high speed amplifier 1 via Rf. In FIG. 2, an emitter follower is used as the adder 2, for example.
入力端の変化量がΔeinであるとすると、出力端には
A倍された出力変化量 Δeout=A×Δein ……(1) が発生する。コンデンサC3の出力側はDCカットされた出
力であるため、これを補正する増幅器4の出力(これを
Δe4とする)の最終値はΔeoutに等しくなる。If the change amount at the input end is Δe in , the output change amount Δe out = A × Δe in ... (1) multiplied by A occurs at the output end. Since the output side of the capacitor C 3 is a DC-cut output, the final value of the output of the amplifier 4 (which is Δe 4 ) for correcting this is equal to Δe out .
Δe4=Δeout ……(2) 増幅器4の出力DC変化量Δe4と高速増幅器1の入力端
の変化量Δe1との関係は抵抗分割比から Δe1=Δe4×Rin/(Rf+Rin) ……(3) ただし、Rinは高速増幅器1の合成入力インピーダン
スで対応付けられる。 Δe 4 = Δe out ...... (2 ) Δe 1 = Δe 4 from the output DC variation .DELTA.e 4 and the high-speed relationship between the variation .DELTA.e 1 input terminal of the amplifier 1 resistance division ratio of the amplifier 4 × R in / (Rf + R in ) (3) However, R in is associated with the combined input impedance of the high-speed amplifier 1.
上記(2)式と(3)式から Δe1=Δeout×Rin/(Rf+Rin) ……(4) となる。(4)式に(1)式を代入すると、 Δe1=A×Δein×Rin/(Rf+Rin) ……(5) となる。最終的にはΔe1=Δeinとなるため、(5)
式は Rin/(Rf+Rin)=1/A ……(6) となる。From the above equations (2) and (3), Δe 1 = Δe out × R in / (Rf + R in ) ... (4) Substituting the equation (1) into the equation (4), Δe 1 = A × Δe in × R in / (Rf + R in ) (5) Finally, Δe 1 = Δe in , so (5)
The formula is R in / (Rf + R in ) = 1 / A (6).
したがって、増幅器4の出力端と高速増幅器1の入力
端に接続される抵抗Rfとしては、上記(6)式の関係を
満たす抵抗を使用する。Therefore, as the resistor Rf connected to the output end of the amplifier 4 and the input end of the high speed amplifier 1, a resistor satisfying the relationship of the above expression (6) is used.
第3図は、方形波が入力された場合の第2図の動作を
説明する波形図である。(a)に示すような方形波が入
力されている場合において、入力信号einのレベルが変
化した後は高速増幅器1の出力信号e2は(b)に破線で
示すように1次遅れで変化しようとするが、演算増幅器
4を中心として構成された誤差補正回路7の出力信号の
一部が前述のような抵抗値に設定されている抵抗Rfを介
して高速増幅器1の入力端子に帰還されているので、高
速増幅器1の出力信号e2は(b)に実線で示すように一
定に保たれる。また、レベルが元に戻った場合にも同様
の補正動作が実行される。なお、(b)において、Vbは
無信号入力時に高速増幅器1の入力端子,入力信号に現
れるバイアス電圧である。従って、出力信号e2の波形は
入力信号einの波形とほぼ等しくなる。これにより、
(c)に示すように高速増幅器1の最大出力振幅がほぼ
そのまま回路全体の最大出力振幅になる。FIG. 3 is a waveform diagram illustrating the operation of FIG. 2 when a square wave is input. In the case where a square wave as shown in (a) is input, after the level of the input signal e in changes, the output signal e 2 of the high speed amplifier 1 is delayed by the first order as shown by the broken line in (b). Although trying to change, a part of the output signal of the error correction circuit 7 which is mainly composed of the operational amplifier 4 is fed back to the input terminal of the high speed amplifier 1 through the resistor Rf whose resistance value is set as described above. Therefore, the output signal e 2 of the high speed amplifier 1 is kept constant as shown by the solid line in (b). Also, when the level returns to the original level, the same correction operation is executed. In addition, in (b), Vb is a bias voltage that appears in the input terminal and the input signal of the high speed amplifier 1 when no signal is input. Therefore, the waveform of the output signal e 2 becomes substantially the same as the waveform of the input signal e in . This allows
As shown in (c), the maximum output amplitude of the high speed amplifier 1 becomes the maximum output amplitude of the entire circuit as it is.
〈発明の効果〉 以上説明したように、本発明によれば、比較的簡単な
構成で、無信号入力時に入力端子,入力信号にバイアス
電圧が現れるような高速増幅器を用いてその最大出力振
幅を減少させることがない広帯域複合増幅器が実現で
き、実用上の効果は大きい。<Effects of the Invention> As described above, according to the present invention, the maximum output amplitude of a high-speed amplifier having a relatively simple structure, in which a bias voltage appears at the input terminal and the input signal when no signal is input, is used. A wideband composite amplifier that does not decrease can be realized, and the practical effect is great.
第1図は本発明の原理ブロック図、第2図は本発明の一
実施例を示す回路図、第3図は第2図の動作を説明する
波形図、第4図は従来の複合増幅器の一例を示す回路
図、第5図は第4図の周波数特性例図、第6図は第4図
の動作を説明する波形図、第7図は従来の複合増幅器の
他の例を示す回路図、第8図は第7図で用いるレベルシ
フト回路の具体例を示す回路図、第9図も従来の複合増
幅器の他の例を示す回路図、第10図は第9図の動作を説
明する波形図である。 1……高速増幅器、2……加算器、7……誤差補正回
路、C2,C3……結合コンデンサ、Rf……帰還抵抗。1 is a block diagram of the principle of the present invention, FIG. 2 is a circuit diagram showing an embodiment of the present invention, FIG. 3 is a waveform diagram for explaining the operation of FIG. 2, and FIG. 4 is a conventional composite amplifier. FIG. 5 is a circuit diagram showing an example, FIG. 5 is a frequency characteristic example diagram of FIG. 4, FIG. 6 is a waveform diagram explaining the operation of FIG. 4, and FIG. 7 is a circuit diagram showing another example of a conventional composite amplifier. FIG. 8 is a circuit diagram showing a concrete example of the level shift circuit used in FIG. 7, FIG. 9 is also a circuit diagram showing another example of the conventional composite amplifier, and FIG. 10 explains the operation of FIG. It is a waveform diagram. 1 ... High-speed amplifier, 2 ... Adder, 7 ... Error correction circuit, C 2 , C 3 ... Coupling capacitor, Rf ... Feedback resistor.
Claims (1)
のコンデンサおよび出力端子側に接続された結合用の第
2のコンデンサと、 一方の入力端子に前記第2のコンデンサの出力信号を受
ける加算器と、 前記第1のコンデンサに加える入力信号を受けその極性
を反転して出力する増幅器と、 帰還路にコンデンサが接続された演算増幅器を備え、こ
の演算増幅器の入力端子に前記増幅器の出力と前記加算
器の出力をA対1(Aは前記高速増幅器のゲイン)の割
合で電流加算して入力し、この演算増幅器の出力信号を
前記加算器の他方の入力端子に入力すると共に、 Rin/(Rf+Rin)=1/A ただし、Rinは前記高速増幅器の合成入力インピーダン
スの関係を満たす抵抗Rfを介して前記高速増幅器の入力
端子に入力するように構成してなる誤差補正回路 からなることを特徴とする広帯域複合増幅器。1. A high-speed amplifier and a first coupling device connected to the input terminal side of the high-speed amplifier.
And a second coupling capacitor connected to the output terminal side, an adder that receives the output signal of the second capacitor at one input terminal, and an input signal that is applied to the first capacitor An amplifier for inverting the polarity and outputting, and an operational amplifier in which a capacitor is connected to the feedback path are provided, and the output of the amplifier and the output of the adder are A-to-1 (A is the high-speed amplifier) at the input terminal of the operational amplifier. Current) at the ratio of (1), and the input signal is input to the other input terminal of the adder, and R in / (Rf + R in ) = 1 / A, where R in is A wideband composite amplifier comprising: an error correction circuit configured to input to an input terminal of the high speed amplifier via a resistor Rf satisfying a relation of combined input impedance of the high speed amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1018637A JPH0817292B2 (en) | 1989-01-27 | 1989-01-27 | Wideband compound amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1018637A JPH0817292B2 (en) | 1989-01-27 | 1989-01-27 | Wideband compound amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02199907A JPH02199907A (en) | 1990-08-08 |
| JPH0817292B2 true JPH0817292B2 (en) | 1996-02-21 |
Family
ID=11977123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1018637A Expired - Lifetime JPH0817292B2 (en) | 1989-01-27 | 1989-01-27 | Wideband compound amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817292B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2772418B2 (en) * | 1990-11-09 | 1998-07-02 | 菊水電子工業株式会社 | High input impedance broadband amplifier for oscilloscope |
-
1989
- 1989-01-27 JP JP1018637A patent/JPH0817292B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02199907A (en) | 1990-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0079098B1 (en) | Amplifier with signal-dependent voltage supply source | |
| US20080157830A1 (en) | Triangle oscillator and pulse width modulator | |
| JPH0320090B2 (en) | ||
| JPH04156001A (en) | Amplification circuit and display device | |
| US4716398A (en) | Linearity control circuit for digital to analog converter | |
| NO313479B1 (en) | Amplifier Class D | |
| JPH0817292B2 (en) | Wideband compound amplifier | |
| US6163212A (en) | Power amplifier system | |
| JPS6012331Y2 (en) | Amplifier circuit with two transistors | |
| JPH0230912Y2 (en) | ||
| JPH06120747A (en) | Differential amplifier | |
| JP2981953B2 (en) | Linear transmission circuit | |
| JPH0738541B2 (en) | Amplifier device | |
| JPH03286605A (en) | Optical receiver circuit | |
| JPS6340904Y2 (en) | ||
| JP2590914B2 (en) | Distortion generation circuit | |
| US20090072902A1 (en) | Low distortion class-d amplifier | |
| JPH0630411B2 (en) | Input negative resistance compensation circuit | |
| JP3107680B2 (en) | Linear transmission circuit | |
| JPH0215381Y2 (en) | ||
| JPH0321058Y2 (en) | ||
| JPS6336744Y2 (en) | ||
| JPH0124363B2 (en) | ||
| JPS62270Y2 (en) | ||
| JPH08125445A (en) | High frequency detection circuit |