JPH0820918B2 - Equipment reset controller - Google Patents
Equipment reset controllerInfo
- Publication number
- JPH0820918B2 JPH0820918B2 JP62055596A JP5559687A JPH0820918B2 JP H0820918 B2 JPH0820918 B2 JP H0820918B2 JP 62055596 A JP62055596 A JP 62055596A JP 5559687 A JP5559687 A JP 5559687A JP H0820918 B2 JPH0820918 B2 JP H0820918B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- memory
- reset signal
- signal
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 2
- 230000006870 function Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Control Or Security For Electrophotography (AREA)
- Fax Reproducing Arrangements (AREA)
- Safety Devices In Control Systems (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はノイズ等によってリセット信号が有効になっ
ても誤ってリセットしないようにした機器のリセット制
御装置に関する。Description: TECHNICAL FIELD The present invention relates to a reset control device for a device that prevents accidental resetting even if a reset signal becomes valid due to noise or the like.
機器、例えば、レーザプリンタ等のリセット制御装置
はリセット信号が有効になったときレーザプリンタをリ
セットして動作を停止し、再駆動すると、初期化、例え
ば、感光体ドラムの除電、清掃、定着器のウォームアッ
プ等の動作を行うようにしている。A device, for example, a reset control device such as a laser printer resets the laser printer when the reset signal becomes valid, stops the operation, and restarts the initialization, for example, static elimination of the photosensitive drum, cleaning, and fixing device. The operation such as warm-up is performed.
しかし、従来の機器のリセット制御装置によれば、リ
セット信号が有効になったときリセット操作を行うよう
にしているため、リセット信号がノイズ等によって有効
になると誤って機器がリセットされ、機器の動作が中断
する等信頼性を低下させる恐れがある。However, according to the conventional device reset control device, since the reset operation is performed when the reset signal becomes valid, the device is erroneously reset when the reset signal becomes valid due to noise, etc. There is a risk that reliability will be reduced due to interruptions.
本発明は上記に鑑みてなされたものであり、リセット
信号がノイズ等によって有効になっても誤って機器をリ
セットしないようにするため、リセット信号の有効が解
除されたときメモリを読み出すとともにメモリに「第１
の内容」、例えば、「動作中」を書き込み、機器電源電
圧が所定のレベル以下に低下したときメモリに「第２の
内容」、例えば、「停止」を書き込み、リセット信号の
有効が解除されたときに読み出したメモリの記憶内容に
基づいてリセット動作を制御するようにした機器のリセ
ット制御装置を提供するものである。The present invention has been made in view of the above, and in order to prevent the device from being reset accidentally even if the reset signal becomes valid due to noise or the like, the memory is read out and stored in the memory when the reset signal is invalidated. "First
"Contents", for example, "operating", is written, and when the device power supply voltage drops below a predetermined level, "second contents", for example, "stop" is written to the memory, and the reset signal is released from validity. The present invention provides a reset control device for a device that controls a reset operation based on the stored contents of a memory that are read at a time.
即ち、本発明の機器のリセット制御装置は機器の電源
電圧を検出して基準値より低下したときに割込信号を発
生する電圧検出手段と、機器の動作状態に応じた前述し
た「第１の内容」あるいは「第２の内容」を書き込まれ
るメモリと、リセット信号が解除されたとき前記メモリ
に「第１の内容」を書き込ませ、前記割込信号が発生し
たとき前記メモリに「第２の内容」を書き込ませる第１
の制御手段と、リセット信号が解除されたとき前記メモ
リの内容に基いてリセット信号発生前の情報を得て「第
１の内容」であれば機器の初期化を行わずにリセット信
号発生前の動作を継続させる第２の制御手段を具備して
いる。That is, the device reset control device of the present invention detects the power supply voltage of the device and generates an interrupt signal when the power supply voltage falls below a reference value, and the above-mentioned "first device" according to the operating state of the device. “Memory” or “second content” is written to the memory, and “first content” is written to the memory when the reset signal is released, and “second content” is written to the memory when the interrupt signal is generated. First to write "contents"
And the information before the reset signal is generated based on the contents of the memory when the reset signal is released, and if the "first contents", the device is not initialized before the reset signal is generated. The second control means for continuing the operation is provided.
以下、本発明の機器のリセット制御装置を詳細に説明
する。Hereinafter, the device reset control device of the present invention will be described in detail.
第１図は本発明の一実施例を示し、機器、例えば、プ
リンタ（図示せず）の電源電圧VCCを検出して所定のレ
ベル以下になったとき割込信号INTを出力する電源電圧
検出部１と、リセット時に「０」のRST信号を出力し、
リセットが解除されたとき「１」のRST信号を出力する
リセット信号発生部２と、割込信号INTおよびRST信号を
入力するマイクロコンピュータユニット３と、マイクロ
コンピュータユニット３の指令によって後述する「動作
中」あるいは「停止」を書き込まれる不揮発性メモリを
有したマイクロコンピュータユニット４を有する。マイ
クロコンピュータユニット３はプリンタの制御部として
機能し、また、マイクロコンピュータユニット４との間
でポートSIOによりシリアル信号を入出力し、入出力の
切換をポートCOに接続されたポートP27の信号によって
行う。即ち、ポートSIOよりシリアル信号が出力される
と、マイクロコンピュータユニット４のポートSIに入力
し、マイクロコンピュータユニット４のポートSOよりシ
リアル信号が出力されるとマイクロコンピュータユニッ
ト３のポートSIOに入力する。このユニット３、４はポ
ートSCLKによってクロック信号を共有し、また、マイク
ロコンピュータユニット４は、例えば、プリンタの外部
コントローラとして機能する。FIG. 1 shows an embodiment of the present invention, in which a power supply voltage V CC of a device (for example, a printer (not shown)) is detected and an interrupt signal INT is output when the power supply voltage V CC falls below a predetermined level. Output the RST signal of "0" at the time of resetting with the section 1.
A reset signal generator 2 that outputs a RST signal of "1" when the reset is released, a microcomputer unit 3 that inputs an interrupt signal INT and a RST signal, and a "operation in progress" described later by a command from the microcomputer unit 3. , Or “stop” is included in the microcomputer unit 4 having a nonvolatile memory. The microcomputer unit 3 functions as a control unit of the printer, and inputs / outputs a serial signal from / to the microcomputer unit 4 via the port SIO, and performs input / output switching by a signal from the port P27 connected to the port CO. . That is, when a serial signal is output from the port SIO, it is input to the port SI of the microcomputer unit 4, and when a serial signal is output from the port SO of the microcomputer unit 4, it is input to the port SIO of the microcomputer unit 3. The units 3 and 4 share a clock signal by the port SCLK, and the microcomputer unit 4 functions as an external controller of the printer, for example.
以上の構成において、第２図のタイミングチャート、
および第３図（イ）、（ロ）のフローチャートに基づい
て操作を説明すると次の通りである。時間toにおいて、
プリンタのメインスイッチ（図示せず）をオンしたとき
は、リセット信号は「０」であり、電源電圧が上昇して
基準電圧VRを越えるとT1になり、プリンタの初期化が行
われる。同時にポートSIOを介してマイクロコンピュー
タユニット４の不揮発性メモリNVMの記憶データを確認
すると、「停止」に相当する「０」になっているため、
「１」にして「動作中」を書き込む（時間t1）。この
後、マイクロコンピュータユニット３がプリンタの駆動
を制御し、例えば、外部コントローラであるマイクロコ
ンピュータユニット４から入力する画像信号に基づいて
画像記録を行う。画像記録動作を行っているとき、時間
t2においてノイズが発生するとリセット信号が有効にな
る。時間t3においてリセット信号が立ち上がると、マイ
クロコンピュータユニット４の不揮発性メモリNVMをチ
ェックする。In the above configuration, the timing chart of FIG.
The operation will be described below with reference to the flowcharts of FIGS. 3 (a) and 3 (b). At time to,
When turned on the printer main switch (not shown), the reset signal is "0", exceeds the reference voltage V R is the power supply voltage rises becomes T 1, the initialization of the printer is performed. At the same time, when the stored data of the non-volatile memory NVM of the microcomputer unit 4 is confirmed via the port SIO, it is “0” corresponding to “stop”.
Set to "1" and writes "in operation" (time t 1). After that, the microcomputer unit 3 controls the driving of the printer, and the image recording is performed based on the image signal input from the microcomputer unit 4 which is an external controller, for example. When performing the image recording operation,
If noise occurs at t 2 , the reset signal becomes valid. When the reset signal rises at time t 3 , the nonvolatile memory NVM of the microcomputer unit 4 is checked.
このとき、不揮発性メモリNVMが「１」であるので、
そのままプリント動作を継続する。次に、時間t4におい
て、メインスイッチ４がオフになると、時間t5において
電源電圧が基準値VSより低下し、割込信号INTが発生す
る。マイクロコンピュータユニット３は割込信号INTを
入力すると、マイクロコンピュータユニット４の不揮発
性メモリNVMを「０」にする。時間t6において電源電圧
が基準値VRより低下するとリセット信号が「０」にな
り、時間t7において電源電圧は０になる。この後、メイ
ンスイッチをオンすると前述した操作が繰り返される。At this time, since the nonvolatile memory NVM is “1”,
The printing operation is continued as it is. Then, at time t 4, when the main switch 4 is turned off, the power supply voltage is lower than the reference value V S at time t 5, the interrupt signal INT is generated. When the microcomputer unit 3 receives the interrupt signal INT, it sets the nonvolatile memory NVM of the microcomputer unit 4 to "0". Time t becomes reduced to the reset signal supply voltage is below the reference value V R at 6 is "0", the power supply voltage becomes 0 at time t 7. After that, when the main switch is turned on, the above operation is repeated.
以上の実施例の説明はプリンタについて行われたが、
本発明はこれに限定されない。Although the above description of the embodiment has been made on the printer,
The present invention is not limited to this.
以上説明した通り、本発明の機器のリセット制御装置
によれば、リセット信号の有効が解除されたときメモリ
を読み出すとともにメモリに「動作中」を書き込み、機
器電源電圧が所定のレベル以下に低下したときメモリに
「停止中」を書き込み、リセット信号の有効が解除され
たときに読み出したメモリの記憶内容に基づいてリセッ
ト動作を制御するため、リセット信号がノイズ等によっ
て有効になっても誤って機器をリセットするのを抑える
ことができる。As described above, according to the device reset control device of the present invention, when the validity of the reset signal is released, the memory is read and "in operation" is written in the memory, and the device power supply voltage drops below a predetermined level. At this time, "stopped" is written in the memory, and the reset operation is controlled based on the memory content read out when the reset signal is released from validity, so even if the reset signal becomes valid due to noise etc. It is possible to suppress resetting.
第１図は本発明の一実施例を示すブロック図。第２図は
本発明の一実施例のタイミングチャート図。第３図
（イ）、（ロ）は本発明の一実施例のフローチャート
図。 符号の説明 １……電源電圧検出部 ２……リセット信号発生部 ３、４……マイクロコンピュータユニットFIG. 1 is a block diagram showing an embodiment of the present invention. FIG. 2 is a timing chart of one embodiment of the present invention. FIGS. 3A and 3B are flowcharts of an embodiment of the present invention. Explanation of symbols 1 ... Power supply voltage detection unit 2 ... Reset signal generation unit 3, 4 ... Microcomputer unit
Claims (1)
リセット信号の解除によって機器を初期化して動作状態
にする機器のリセット制御装置において、 機器の電源電圧を検出する電圧検出手段と、 機器の動作状態に応じた内容を書き込まれるメモリと、 リセット信号が解除されたとき前記メモリに「第１の内
容」を書き込み、前記電源電圧が所定のレベル以下に低
下したとき前記メモリに「第２の内容」を書き込む第１
の制御手段と、 リセット信号が解除されたとき前記メモリの内容に基い
てリセット動作を制御する第２の制御手段を備えたこと
を特徴とする機器のリセット制御装置。1. A device is reset by a reset signal,
In the device reset controller that initializes the device to the operating state by releasing the reset signal, the voltage detection means that detects the power supply voltage of the device, the memory to which the contents corresponding to the operating state of the device are written, and the reset signal are Writing "first content" to the memory when released, and writing "second content" to the memory when the power supply voltage drops below a predetermined level
And a second control means for controlling the reset operation based on the contents of the memory when the reset signal is released.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62055596A JPH0820918B2 (en) | 1987-03-11 | 1987-03-11 | Equipment reset controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62055596A JPH0820918B2 (en) | 1987-03-11 | 1987-03-11 | Equipment reset controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63221416A JPS63221416A (en) | 1988-09-14 |
| JPH0820918B2 true JPH0820918B2 (en) | 1996-03-04 |
Family
ID=13003148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62055596A Expired - Lifetime JPH0820918B2 (en) | 1987-03-11 | 1987-03-11 | Equipment reset controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0820918B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4565626B2 (en) * | 2004-11-02 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | LSI with built-in boundary scan circuit |
| JP4811640B2 (en) * | 2005-08-04 | 2011-11-09 | 奥村遊機株式会社 | Pachinko machine |
| JP2008293553A (en) * | 2007-05-22 | 2008-12-04 | Kenwood Corp | Content reproduction device, content reproduction method and program |
| JP4822083B2 (en) * | 2009-04-30 | 2011-11-24 | ブラザー工業株式会社 | Image forming apparatus and voltage application apparatus |
-
1987
- 1987-03-11 JP JP62055596A patent/JPH0820918B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63221416A (en) | 1988-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6226740B1 (en) | Information processing apparatus and method that uses first and second power supplies for reducing booting time | |
| JPH0831046B2 (en) | Data processing system including electrically erasable and reprogrammable non-volatile memory | |
| US5504673A (en) | Microprogram load unit | |
| JPH0820918B2 (en) | Equipment reset controller | |
| KR100242518B1 (en) | How to control data logging on an on-board microcomputer | |
| JPH0358393A (en) | Eeprom device | |
| US5020022A (en) | Printing apparatus for use with a detachable memory | |
| JP2809752B2 (en) | Memory access circuit | |
| JP2658911B2 (en) | Floppy disk unit | |
| JPH0423342B2 (en) | ||
| JPH0517082A (en) | Controller for elevator | |
| JPH0334115B2 (en) | ||
| HU207593B (en) | Method and device for controlling storage | |
| JPS62229425A (en) | Write protect controller | |
| US7636865B2 (en) | Information processing apparatus and method of setting frequency of clock to be supplied from processor | |
| JPS6186877A (en) | Portable data terminal device | |
| JPS5856177B2 (en) | magnetic bubble storage device | |
| JPH0562331A (en) | Floppy disk device | |
| JPH02189694A (en) | Microcomputer | |
| JPH05128008A (en) | Memory control circuit | |
| JPS61141057A (en) | Backup checking device of memory | |
| JPH09198866A (en) | Semiconductor storage device | |
| JPH0535890A (en) | Microcomputer | |
| JPS63158682A (en) | IC card | |
| JPS62177795A (en) | Rom control system |