JPH0821553B2 - 多重拡散方法 - Google Patents
多重拡散方法Info
- Publication number
- JPH0821553B2 JPH0821553B2 JP61021830A JP2183086A JPH0821553B2 JP H0821553 B2 JPH0821553 B2 JP H0821553B2 JP 61021830 A JP61021830 A JP 61021830A JP 2183086 A JP2183086 A JP 2183086A JP H0821553 B2 JPH0821553 B2 JP H0821553B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- opening
- mask
- oxide film
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、拡散用マスクを共用して複数回の不純物拡
散を行なう（以下、セルファラインという）多重拡散方
法に関し、特にセルファライン型２重拡散ラテラルpnp
トランジスタの拡散方法に関する。
散を行なう（以下、セルファラインという）多重拡散方
法に関し、特にセルファライン型２重拡散ラテラルpnp
トランジスタの拡散方法に関する。
耐圧350V級で、高いhFE（電流増幅率）やfT（利得帯
域幅積）が要求されるセルファライン型２重拡散ラテラ
ルpnpトランジスタについては、第16回（1984 Internat
ional）「固体装置および材料会議（Conf.on Solid Sta
te Devices and Materials）において、Sugawara等によ
る「高性能高電圧ラテラルpnpトランジスタ」（A High
Performance High Voltage Lateral pnp Transistor）
という文献で論じられている。
域幅積）が要求されるセルファライン型２重拡散ラテラ
ルpnpトランジスタについては、第16回（1984 Internat
ional）「固体装置および材料会議（Conf.on Solid Sta
te Devices and Materials）において、Sugawara等によ
る「高性能高電圧ラテラルpnpトランジスタ」（A High
Performance High Voltage Lateral pnp Transistor）
という文献で論じられている。
しかし、そこでは、断面構造については論じられてい
るものの平面構造については配慮されていなかった。
るものの平面構造については配慮されていなかった。
ここで、セルファライン型２重拡散ラテラルpnpトラ
ンジスタの特徴を説明する。
ンジスタの特徴を説明する。
第４図は従来のラテラルpnpトランジスタの断面模式
図を示す。これは、n+埋込層100が形成されたｎ形の半
導体領域101に、ボロン等の不純物拡散でｐエミッタ（p
E）104およびｐコレクタ（pC）105が形成され、次いで
リン等の不純物拡散で、ｎベースコンタクト層（nBC）1
06が形成された後、更に電極12,13,14が形成されてなる
pnpトランジスタである。
図を示す。これは、n+埋込層100が形成されたｎ形の半
導体領域101に、ボロン等の不純物拡散でｐエミッタ（p
E）104およびｐコレクタ（pC）105が形成され、次いで
リン等の不純物拡散で、ｎベースコンタクト層（nBC）1
06が形成された後、更に電極12,13,14が形成されてなる
pnpトランジスタである。
このpnpトランジスタで、耐圧を高くするにはpE−pC
間寸法（WnB）を大きくする必要がある。寸法WnBを小さ
くすると、電流増幅率hFEや利得帯域幅積fTは高くでき
るが、一方ではパンチスルーによる耐圧低下を招くとい
う問題がある。
間寸法（WnB）を大きくする必要がある。寸法WnBを小さ
くすると、電流増幅率hFEや利得帯域幅積fTは高くでき
るが、一方ではパンチスルーによる耐圧低下を招くとい
う問題がある。
従って、第４図のものは、高耐圧で高hFEかつ高fTな
トランジスタを得るには困難な構造である。
トランジスタを得るには困難な構造である。
第５図は、セルファライン型２重拡散ラテラルpnpト
ランジスタの断面模式図を示す。
ランジスタの断面模式図を示す。
このトランジスタは、第４図と同じくn+埋込層100が
形成されたｎ形の半導体領域101にpE104,pC105,nBC106
が形成されたものである。
形成されたｎ形の半導体領域101にpE104,pC105,nBC106
が形成されたものである。
構造上の特徴として、pEの周りを高濃度のn+ベース
（n+ B）103で囲んだこと、およびn+ B103とpCの間に、pC
より若干不純物濃度の低いp-コレクタ層（pC）102を設
けたことがあげられる。
（n+ B）103で囲んだこと、およびn+ B103とpCの間に、pC
より若干不純物濃度の低いp-コレクタ層（pC）102を設
けたことがあげられる。
n+ B103はパンチスルーを防ぐためであり、また、p- C1
02はpE−pC間のベース幅を狭くし、かつ電界を緩和する
ためである。これらにより狭いベースを形成し、高耐
圧、高hFE及び高fTを確保するものである。
02はpE−pC間のベース幅を狭くし、かつ電界を緩和する
ためである。これらにより狭いベースを形成し、高耐
圧、高hFE及び高fTを確保するものである。
n+ B103を形成する際に用いたのと同じ酸化膜11の開口
部11Aから、pE104を形成するための不純物を導入するこ
とから、第５図のものはセルファライン型２重拡散ラテ
ラルpnpトランジスタと呼ばれている。
部11Aから、pE104を形成するための不純物を導入するこ
とから、第５図のものはセルファライン型２重拡散ラテ
ラルpnpトランジスタと呼ばれている。
しかしながら、セルファライン型２重拡散ラテラルpn
pトランジスタでは、n+ Bの拡散端からpEの拡散端までの
距離、すなわちnB幅のばらつきを生じ易く、パンチスル
ーによる耐圧低下を招く恐れがある。
pトランジスタでは、n+ Bの拡散端からpEの拡散端までの
距離、すなわちnB幅のばらつきを生じ易く、パンチスル
ーによる耐圧低下を招く恐れがある。
その理由を以下に説明する。
第６図を参照して、第５図に示したセルファライン型
２重拡散pnpトランジスタのn+ B及びpEの形成方法を説明
する。同図の（１）はn+ B及びpEの断面及び斜右上から
の斜視図を示す。
２重拡散pnpトランジスタのn+ B及びpEの形成方法を説明
する。同図の（１）はn+ B及びpEの断面及び斜右上から
の斜視図を示す。
半導体領域101の表面に形成された酸化膜11の開口部1
1Aよりリンを拡散してn+ B103を形成し、その後、酸化膜
11の同じ開口部11Aよりボロンを拡散してpE104を形成す
る。
1Aよりリンを拡散してn+ B103を形成し、その後、酸化膜
11の同じ開口部11Aよりボロンを拡散してpE104を形成す
る。
第６図の（２）は開口部11Aの直線部分120に垂直な線
Ｘ−Ｘ′にそった断面図であり、（３）は開口部11Aの
コーナ部分121のＹ−Ｙ′線にそった断面図である。
Ｘ−Ｘ′にそった断面図であり、（３）は開口部11Aの
コーナ部分121のＹ−Ｙ′線にそった断面図である。
第６図の（１）および（２）の対比から分る様に、開
口部11Aのパターンの直線部分120とコーナ部121とで
は、同じ濃度のリンを拡散してn+ B103を形成する場合、
拡散の広がり方が異なる。
口部11Aのパターンの直線部分120とコーナ部121とで
は、同じ濃度のリンを拡散してn+ B103を形成する場合、
拡散の広がり方が異なる。
つまり単位体積当りの不純物量を考えた場合、直線部
分120では、不純物は単一平面状に拡散される。しか
し、コーナ部121では1/4球体状に不純物が拡散されるの
で、n+ B103の拡散広がりは直線部の方がコーナ部よりも
大きくなる。すなわち、第６図（２）（３）において
は、Lnx＞Lnyである。
分120では、不純物は単一平面状に拡散される。しか
し、コーナ部121では1/4球体状に不純物が拡散されるの
で、n+ B103の拡散広がりは直線部の方がコーナ部よりも
大きくなる。すなわち、第６図（２）（３）において
は、Lnx＞Lnyである。
次に、同じ酸化膜11の開口部11Aよりボロンを拡散し
てpE104を形成する。この際に酸化膜の開口部11Aの寸
法、形状に変化がないとすると、前述と同様にLpx＞Lpy
となる。したがって、それぞれの拡散広がりの差である
nB幅は、コーナ部の方が直線部よりも狭くなる。
てpE104を形成する。この際に酸化膜の開口部11Aの寸
法、形状に変化がないとすると、前述と同様にLpx＞Lpy
となる。したがって、それぞれの拡散広がりの差である
nB幅は、コーナ部の方が直線部よりも狭くなる。
すなわち、第６図（２）（３）において、WnBx＞WnBy
である。それ故に、パンチスルーに関しては、直線部分
よりコーナ部の方が影響を与えやすくなる。
である。それ故に、パンチスルーに関しては、直線部分
よりコーナ部の方が影響を与えやすくなる。
また、ボロン拡散前に酸化膜がサイドエッチングされ
るとWnByは更に小さくなり、この部分でパンチスルーを
起こしやすくなる。
るとWnByは更に小さくなり、この部分でパンチスルーを
起こしやすくなる。
これまでの本発明者らの試作結果では、耐圧が10〜35
0Vの範囲でばらつき、歩留りも非常に悪かった。
0Vの範囲でばらつき、歩留りも非常に悪かった。
以上のように、セルファライン型２重拡散ラテラルpn
pトランジスタの平面構造には改善すべき問題点があっ
た。
pトランジスタの平面構造には改善すべき問題点があっ
た。
本発明の目的は、セルファライン型２重拡散ラテラル
pnpトランジスタにおいて、pEを形成するセルファライ
ンホトエッチング時のサイドエッチング量がばらついて
も、必要なｎベース幅を確保し、パンチスルーによる耐
圧低下を防ぐパターン構造を提供することにある。
pnpトランジスタにおいて、pEを形成するセルファライ
ンホトエッチング時のサイドエッチング量がばらついて
も、必要なｎベース幅を確保し、パンチスルーによる耐
圧低下を防ぐパターン構造を提供することにある。
本発明の特徴は、拡散用マスクの開口を共用して多重
拡散を行なう場合に、屈曲部におけるマスク開口を、後
続の拡散処理時には、その前の拡散の時よりも小さく選
定することにより、屈曲部におけるｎベース幅が他の部
分より狭くなってパンチスルーを起すことを防止した点
にある。
拡散を行なう場合に、屈曲部におけるマスク開口を、後
続の拡散処理時には、その前の拡散の時よりも小さく選
定することにより、屈曲部におけるｎベース幅が他の部
分より狭くなってパンチスルーを起すことを防止した点
にある。
以下、本発明の第１実施例を第１図により説明する。
本発明によるpnpトランジスタの製造法では、まずｎ
形の半導体領域101にボロン拡散によりp- C102を形成
し、次いで酸化膜11の開口部114（酸化膜113の下の点線
部分も含むすなわち、酸化膜113がない状態で）よりリ
ン拡散によりn+ B103を形成する。
形の半導体領域101にボロン拡散によりp- C102を形成
し、次いで酸化膜11の開口部114（酸化膜113の下の点線
部分も含むすなわち、酸化膜113がない状態で）よりリ
ン拡散によりn+ B103を形成する。
次に、セルファラインホトにより、n+ B103を形成した
時の酸化膜の開口部114の屈曲部またはコーナ部に酸化
膜113を残して、実効開口面積を狭くした開口部より、
ボロン拡散によりpE104を形成する。更に酸化膜11の開
口部115よりpC105を、また酸化膜11の開口部116よりnBC
106を、それぞれ形成する。
時の酸化膜の開口部114の屈曲部またはコーナ部に酸化
膜113を残して、実効開口面積を狭くした開口部より、
ボロン拡散によりpE104を形成する。更に酸化膜11の開
口部115よりpC105を、また酸化膜11の開口部116よりnBC
106を、それぞれ形成する。
明らかなように、本実施例の特徴は、nBC103のコーナ
部には、厳密な意味でのセルファライメント手法を適用
せず、ボロン拡散時のマスク開口を、その前のリン拡散
時におけるマスク開口よりも狭くした点にある。
部には、厳密な意味でのセルファライメント手法を適用
せず、ボロン拡散時のマスク開口を、その前のリン拡散
時におけるマスク開口よりも狭くした点にある。
第３図は本発明の第２の実施例の一部断面斜視図であ
る。
る。
本実施例によるpnpトランジスタの製造方法では、第
１の実施例と同じく、ｎ形の半導体領域101にボロン拡
散によりp- C102を形成し、次いでリン拡散によりn+ B103
を形成する。
１の実施例と同じく、ｎ形の半導体領域101にボロン拡
散によりp- C102を形成し、次いでリン拡散によりn+ B103
を形成する。
次に、図に示すように、n+ B103を形成した時の酸化膜
11の開口部114のコーナ部に酸化膜113が残った、新たな
開口部を形成し、この開口部よりボロンを拡散してpE10
4を形成する。そして更に、酸化膜11の開口部115,116よ
りpC105,nBC106を形成する。
11の開口部114のコーナ部に酸化膜113が残った、新たな
開口部を形成し、この開口部よりボロンを拡散してpE10
4を形成する。そして更に、酸化膜11の開口部115,116よ
りpC105,nBC106を形成する。
第２実施例の特徴は、ボロン拡散時のマスク開口を、
その前のリン拡散時の酸化膜の開口部114のコーナ部分
に酸化膜113を残した形状とすることにより、第１の実
施例より動作領域を広く（エミッタの周辺長を長く）し
た点にある。
その前のリン拡散時の酸化膜の開口部114のコーナ部分
に酸化膜113を残した形状とすることにより、第１の実
施例より動作領域を広く（エミッタの周辺長を長く）し
た点にある。
第２図は、本発明の製造方法を適用したトランジスタ
のコレクタ・エミッタ間耐圧BVCEOの分布を示す図であ
る。
のコレクタ・エミッタ間耐圧BVCEOの分布を示す図であ
る。
n+ B103およびpE104の拡散に完全なセルファライン方
式を適用した場合に比べ高耐圧（約350V）で、しかもば
らつきの少ないトランジスタを開発できることが分る。
式を適用した場合に比べ高耐圧（約350V）で、しかもば
らつきの少ないトランジスタを開発できることが分る。
また、n+ Bの全周にセルファラインを適用した場合に
比べ、pE動作領域が狭くなっているが、hFEやfT等は実
用上の問題はなかった。
比べ、pE動作領域が狭くなっているが、hFEやfT等は実
用上の問題はなかった。
また、開口部116,114のコーナ部が曲率半径をもつよ
うに、酸化膜114,113を残しても、同様の結果が得られ
た。
うに、酸化膜114,113を残しても、同様の結果が得られ
た。
以上に述べた実施例では、２重拡散の例について述べ
たが、それ以上の多重拡散にも本発明が適用できること
は明らかであろう。
たが、それ以上の多重拡散にも本発明が適用できること
は明らかであろう。
本発明によれば、コレクタ・エミッタ間耐圧が高く、
しかもそのばらつきの少ないラテラルトランジスタが得
られる。
しかもそのばらつきの少ないラテラルトランジスタが得
られる。
第１図は本発明の第１の実施例の断面斜視図、第２図は
本発明によるラテラルトランジスタのコレクタ・エミッ
タ間耐圧分布を従来法によるものと比較して示す図、第
３図は本発明の第２の実施例の断面斜視図、第４図は従
来のラテラル構造のpnpトランジスタの断面図、第５図
はセルファライン型２重拡散ラテラルpnpトランジスタ
の断面図、第６図はセルファライン型２重拡散pnpトラ
ンジスタのn+ B及びpE形成方法の説明図である。 11,113……酸化膜、100……n+埋込層、101……ｎ形単結
晶シリコン領域、102……p- C領域、114……酸化膜の開
口部、103……n+ベース領域、104……ｐエミッタ領域、
105……ｐコレクタ領域、106……ｎベースコンタクト領
域
本発明によるラテラルトランジスタのコレクタ・エミッ
タ間耐圧分布を従来法によるものと比較して示す図、第
３図は本発明の第２の実施例の断面斜視図、第４図は従
来のラテラル構造のpnpトランジスタの断面図、第５図
はセルファライン型２重拡散ラテラルpnpトランジスタ
の断面図、第６図はセルファライン型２重拡散pnpトラ
ンジスタのn+ B及びpE形成方法の説明図である。 11,113……酸化膜、100……n+埋込層、101……ｎ形単結
晶シリコン領域、102……p- C領域、114……酸化膜の開
口部、103……n+ベース領域、104……ｐエミッタ領域、
105……ｐコレクタ領域、106……ｎベースコンタクト領
域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川畑 重行 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 大畠 俊文 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 荒川 秀俊 茨城県日立市弁天町３丁目10番２号 日立 原町電子工業株式会社内 (56)参考文献 特公 昭44−23774（ＪＰ，Ｂ１) 特公 昭47−4815（ＪＰ，Ｂ１)
Claims (3)
- 【請求項１】半導体基体表面に、曲率半径が予定値未満
の開口端および予定値以上の開口端の双方を含む開口部
を有する拡散用マスクを形成し、前記開口部の一部を共
用して前記半導体基体に複数回の不純物拡散を行う多重
拡散方法において、 先の拡散時に使用したマスクのうち曲率半径が予定値未
満の開口端およびその近傍は、後続の拡散時にマスクを
拡張して開口を狭め、その他の開口端ではマスク開口部
を共用することを特徴とする多重拡散方法。 - 【請求項２】拡散は、相異なる不純物を用いて２回行な
われることを特徴とする前記特許請求の範囲第１項記載
の多重拡散方法。 - 【請求項３】前記マスクの拡張は、先に形成された拡散
層の拡散端から後に形成された拡散層の拡散端までの拡
散端距離が均一になるように設定されることを特徴とす
る請求項１に記載の多重拡散方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61021830A JPH0821553B2 (ja) | 1986-02-03 | 1986-02-03 | 多重拡散方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61021830A JPH0821553B2 (ja) | 1986-02-03 | 1986-02-03 | 多重拡散方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62179720A JPS62179720A (ja) | 1987-08-06 |
| JPH0821553B2 true JPH0821553B2 (ja) | 1996-03-04 |
Family
ID=12065985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61021830A Expired - Lifetime JPH0821553B2 (ja) | 1986-02-03 | 1986-02-03 | 多重拡散方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821553B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02150068A (ja) * | 1988-11-30 | 1990-06-08 | Fuji Electric Co Ltd | 二重拡散ｍｏｓｆｅｔ |
| JPH0834312B2 (ja) * | 1988-12-06 | 1996-03-29 | 富士電機株式会社 | 縦形電界効果トランジスタ |
-
1986
- 1986-02-03 JP JP61021830A patent/JPH0821553B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62179720A (ja) | 1987-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2728671B2 (ja) | バイポーラトランジスタの製造方法 | |
| US4522682A (en) | Method for producing PNP type lateral transistor separated from substrate by O.D.E. for minimal interference therefrom | |
| US4485551A (en) | NPN Type lateral transistor separated from substrate by O.D.E. for minimal interference therefrom and method for producing same | |
| JPS62126675A (ja) | 半導体装置及びその製造方法 | |
| JPH0436471B2 (ja) | ||
| JPH0821553B2 (ja) | 多重拡散方法 | |
| US5204735A (en) | High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same | |
| JPH02186675A (ja) | 高耐圧プレーナ型半導体素子およびその製造方法 | |
| US6078095A (en) | Power transistor including a plurality of unit transistors | |
| JPS6258678A (ja) | トランジスタ | |
| JPH0425134A (ja) | 半導体装置 | |
| JPS5975658A (ja) | 高耐圧半導体装置 | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| KR0147407B1 (ko) | 반도체장치 제조방법 | |
| JP2643431B2 (ja) | 高耐圧半導体装置の製造方法 | |
| JPS63124567A (ja) | 半導体装置 | |
| JPH0650742B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63107065A (ja) | 半導体集積回路装置 | |
| JPH04256321A (ja) | 半導体装置 | |
| JPS61172369A (ja) | 半導体装置の製造方法 | |
| KR970030790A (ko) | 바이폴라 인버터의 구조 및 그 제조방법 | |
| JPH03240271A (ja) | 絶縁ゲート付きｇｔｏサイリスタの製造方法 | |
| JPS61187366A (ja) | トランジスタ | |
| JPS6032353A (ja) | 半導体集積回路及びその製造方法 | |
| JPS5965477A (ja) | 半導体装置およびその製造方法 |