Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0821581B2 - 半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JPH0821581B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0821581B2
JPH0821581B2 JP1162510A JP16251089A JPH0821581B2 JP H0821581 B2 JPH0821581 B2 JP H0821581B2 JP 1162510 A JP1162510 A JP 1162510A JP 16251089 A JP16251089 A JP 16251089A JP H0821581 B2 JPH0821581 B2 JP H0821581B2
Authority
JP
Japan
Prior art keywords
layer
insulating material
semiconductor device
region
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1162510A
Other languages
English (en)
Other versions
JPH0251232A (ja
Inventor
ヨセフス・マルテイヌス.フランシスカス.ゲラルドゥス・ファン・ラールホーベン
ウィルヘルムス・フランシスカス・マリー・ゴーツェン
ミヒャエル・フリードリッヒ・ブルーノ・ベラーセン
トルング・トリ・ドアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH0251232A publication Critical patent/JPH0251232A/ja
Publication of JPH0821581B2 publication Critical patent/JPH0821581B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/031Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/031Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H10W20/0633Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material using subtractive patterning of the conductive members
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/071Manufacture or treatment of dielectric parts thereof
    • H10W20/081Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/082Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/945Special, e.g. metal

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 [技術分野] 本発明は、当該半導体装置の一部を形成する下部構造
表面上に各々が縁で相接する上壁と側壁とを有する離間
領域を規定し、前記表面及び前記領域全面にわたって絶
縁物質層を設け、前記領域の上壁を露出するために前記
絶縁物質層を異方的にエッチングし、これにより、前記
領域の側壁上に前記絶縁物質の一部を残存させる半導体
装置を製造する方法に関する。
[背景技術] このような方法は、例えば米国特許第4,641,420号及
び日本公開特許公報60−124951号に記載されている。前
記特開昭60−124951号に記載されるように、前記離間領
域はメタライゼーションレベルの一部を形成する電気的
導電領域であり、前記電気的導電領域の側壁上に前記絶
縁物質の一部またはスペーサーを残存するために前記絶
縁物質の異方性エッチングを行った後、腐食及び酸化の
少なくともどちらか一方から前記電気的導電領域を保護
するためにこの電気的導電領域上に、さらに他の絶縁層
を設ける。対照的に米国特許第4,641,420号は、前記離
間領域を形成しこの離間領域間の間の不純物導入区域の
表面を露出させるバイア(通路)を、半導体基体表面上
に設けられた絶縁物質を通り抜けるように開口すること
により、前記半導体基体の表面に隣接する不純物導入区
域等の下部領域を接触させる方法を記載している。前記
離間領域上に設けられた絶縁物質の層は異方性エッチン
グされて前記離間領域の側壁上に前記絶縁物質の一部ま
たはスペーサーを残存させる。電気的導電層が次いで前
記不純物導入区域上に電気的接合を設けるために被着さ
れる。
上記米国特許第4,641,420号及び上記特開昭60−12495
1号の両方において、前記離間領域の側壁上に前記絶縁
物質の一部またはスペーサーを設ける目的は、前記離間
領域により平坦な表面を設けること、すなわち、より緩
やかな勾配の側壁及びより急峻さの小さい段差あるい角
を有する表面を設け、この上に次の層を、前記下層表面
構造が該次の層内に望ましくない弱点または破断を生ず
ることがないように被着することを可能にすることであ
る。しかしながら、前記領域の側壁上に残存する前記絶
縁物質の一部または前記スペーサーにより設けられた表
面は非常に急峻で有り得るし、特に前記表面とスペーサ
ーとの交差近傍の該スペーサーによって設けられた表面
は、前記下層構造の表面に略々垂直であり得る。上述の
方法を使用することは、前記領域間の空間が上記領域の
厚さに比較して比較的大きい場合に、他の層によって満
足な被覆を得ることが出来るが、前記領域の空間が前記
領域の厚さに匹敵し(すなわち前記側壁の高さである)
場合には、前記次の層による被覆に伴う問題が、例えば
前記基板の表面との交差部で前記スペーサーにより得ら
れる比較的急峻な表面のために生じる。
[発明の要約] 本発明は、絶縁物質の一部またはスペーサーを前記側
壁上に設けることを可能にし、前記スペーサーにより設
けられる表面が相対的により緩やかな傾斜を有し、全面
に次に被着される層が設けられるべき段差及び縁が相対
的により緩やかな勾配及び鋭さであることを目的とす
る。
本発明によれば、当該半導体装置の一部を形成する下
部構造表面上に各々が縁で相接する上壁と側壁とを有す
る離間領域を規定し、前記表面及び前記領域全面にわた
って絶縁物質の層を設け、前記領域の前記上壁を露出す
るために前記絶縁物質の層を異方的にエッチングし、こ
れにより、前記領域の前記側壁上に前記絶縁物質を一部
残存させる半導体装置を製造する方法において、前記表
面上に設けられる該絶縁物質の下層をオーバーハング
(overhang)するような該絶縁物質の一部を前記領域の
前記縁各々の隣接して形成するために、前記絶縁物質を
これら縁に選択的に設けることにより、前記絶縁物質の
層の異方性エッチングの際に、前記表面上に設けられる
前記絶縁物質の下層がこれらオーバーハング部により該
エッチングの初期的段階においてマスクされることを特
徴とする。
このように前記本発明を実施する方法を用いて、前記
絶縁物質の前記オーバーハング部が前記異方性エッチン
グの間、前記絶縁物質の下層をマスクする。前記オーバ
ーハング部それ自体が、前記異方性エッチングによって
エッチングされ、前記エッチングが進むに従って、前記
オーバーハング部がエッチングされて小さくなり、前記
異方性エッチングに対して露出される前記表面上の前記
絶縁物質の領域は増大する。前記オーバーハング部の下
方の前記絶縁物質の前記異方性エッチングは、このよう
に前記オーバーハング部のエッチング除去によって制御
され、本発明者達は、前記領域の側壁上に残存する前記
絶縁物質の一部またはスペーサーが従来のスペーサーよ
りも、より緩やかな傾斜表面を有することになるので前
記段差又は縁部は比較的より緩やかな勾配で且つ急峻さ
が小さくなり、例えば1nmよりも大きな比較的厚い厚さ
の他の絶縁物質の層が前記領域上に設けられ、前記領域
間に前記他の絶縁層内に空隙が形成される可能性を減少
し、さもなくば、この空隙は前記他の絶縁層内に弱点と
なり、そして前記半導体装置の電気的特性に有害な影響
を与えることになるであろうことを見いだした。
前記絶縁物質の層は、隣接する領域上の前記オーバー
ハング部が互いに接合させこれら接合したオーバーハン
グ部の下方の前記絶縁物質層内に空隙を規定するのに充
分な厚さに設けることが出来る。前記オーバーハング部
が接合する必要は必ずしもないが離間領域間の前記絶縁
物質の層の全表面が前記異方性エッチングの間、初期段
階においてマスクされるであろうから前記オーバーハン
グ部が互いに接合すれば前記側壁上により緩やかな勾配
のスペーサー又は部分を設けることが出来る。
前記絶縁物質の層が、あえて大変悪い段差被覆に至る
ような前記絶縁層を設ける技術を用いて、前記領域の前
記縁に選択的に設けられるようにしてもよい。しかしな
がら再現性のために、前記絶縁物質が前記上壁と前記側
壁とが相接するところで鋭角であるように前記領域を規
定することにより前記縁上に選択的に設けられるように
することが望ましい。
前記所望の鋭角は、前記領域を規定することにより設
けることが出来るので、前記上壁と前記側壁とが相接す
る鋭角を設けるように前記側壁を越えて突出し前記上壁
を設け相対的に薄いキャッピング補助領域及び前記側壁
を規定する相対的に厚い補助領域により各々の領域が形
成される。前記表面上にある物質の相対的に厚い層を設
け、この相対的に厚い層上に異なる物質の相対的に薄い
層を設け、この相対的に薄い層が前記相対的に薄いキャ
ッピング補助領域を規定するようにアンダーエッチング
されると共に前記相対的に厚い層が前記相対的に厚い補
助領域を規定するようにマスク手段を用いてこれら相対
的に厚い層及び相対的に薄い層をエッチングすことによ
り前記各領域が規定される。前記相対的に厚い補助領域
は、例えばアルミニウムで形成される電気的導電領域で
あり得るし、一方前記相対的に薄い補助領域は、好まし
くは約50nmよりも薄く、どの適切な物質で形成されても
よく、例えば、アルミニウムで形成された前記相対的に
薄い補助領域を相対的に厚い補助領域の酸化又は陽極酸
化することによって、又は前記相対的に厚い層上にアル
ミニウムシリサイド、チタン、タングステン、チタンタ
ングステン合金、チタンシリサイド又はアモルファスシ
リコンのような物質の相対的に薄い層を設けることによ
って形成することが出来る。
前記側壁を越えて突出する前記相対的に薄いキャッピ
ング層により規定される鋭角は、前記オーバーハング部
の形成を容易にする構造的又は幾何学的形状に設けるこ
とが出来る。好ましい実施例において、例えば酸化シリ
コン、窒化シリコンもしくはシリコンオキシナイトライ
ドで形成される前記絶縁物質層がプラズマ強化気相成長
法(plasma enhanced chemical vapor depositon)によ
り被着される場合、前記相対的に薄いキャピング層によ
って規定される前記鋭角で生じる強い電界が前記領域の
縁において前記絶縁物質の被着の高速化を導き、その結
果前記オーバーハング部の形成を確実にすると信じられ
ている。
従来技術において既知のように、プラズマ強化気相成
長法によって被着された酸化シリコン層は主として二酸
化シリコンであり得るが、シリコン、酸素及び水素を含
有するであろうことも理解されるべきである。
[実施例] 本発明の実施例を図面を参照して説明する。
第1図乃至第6図は本発明を実施する方法を図解する
ために半導体基体の一部の断面図を示し、第7図は本発
明による方法を用いて製造された半導体装置の一部の断
面図で、第8図は第7図に示されるのと同様な半導体装
置の一部の第7図に示される断面図に直交する部分の断
面図を示すもので本発明による方法を用いて製造され
る。
これらの図は、単に概略的なもので縮尺にしたがって
描かれたものではないことを理解されたい。特に、ある
領域の層の厚さのように、ある大きさについては誇張し
てあり、一方他の大きさは減縮されている場合もある。
特に第1図乃至第6図のような図面に関して、半導体
装置を製造する方法は前記装置の一部を形成する下部構
造1の表面1aの上に、各々が縁20で相接する上壁2aと側
壁2bとを有する離間領域2を規定し、上記表面1a及び上
記領域2上に絶縁物質の層3を設け、前記領域2の前記
上壁表面2aを露出するために前記絶縁物質層3を異方性
エッチングし、これによって前記領域2の側壁2b上に前
記絶縁物質の部分30を残存する。本発明によれば、前記
絶縁物質層3が前記領域2の前記縁20に優先的に設けら
れるようにして前記絶縁物質の部分31が前記縁20に隣接
して形成され、該部分は前記絶縁物質の下層32にオーバ
ーハングするように設けられるので、前記絶縁物質の異
方性エッチングの間前記表面上に設けられた前記下層絶
縁物質32は始めに前記オーバーハング部分31によってマ
スクされる。
本発明を実施する方法はさらに詳しく第1図乃至第7
図を参照して説明する。説明される実施例において、前
記領域2は電気的導電領域で、集積回路のような半導体
装置のメタライゼーションの一つのレベルを構成し、一
実施例が第7図を参照して下記に説明される。
第7図に示される実施例において、前記下層構造1
は、シリコン集積回路の回路素子を設けるために、不純
物イオン注入及び不純物拡散の少なくともどちらか一方
による既知の方法で形成される異なる導電率及び導電型
の不純物導入区域を有する単結晶シリコン半導体基板ま
たは基体70からなる。2個の不純物導入区域71及び72が
第7図に示され、各々の不純物導入区域は前記不純物区
域を被覆する絶縁層76に形成されるバイア(通路)75を
介して延在する電気的導電プラグ74により前記メタライ
ゼーションレベルの各電気的導電領域2に各々接続され
ている。第7図に示される実施例では、前記不純物導入
区域71及び72の各々は前記基板70とpn接合を形成し、絶
縁ゲート77を有するMOSトランジスタのソース及びドレ
イン領域を構成する。このMOSトランジスタは前記絶縁
層76の部分を形成するフィールド酸化物78によって分離
されている。接触抵抗を減少するために、例えばチタン
シリサイド層のような金属シリサイド層79が、前記不純
物導入区域71及び72及び前記絶縁ゲートの例えば不純物
導入多結晶シリコン層のような前記導電層上に設けるこ
とが出来る。もちろん前記集積回路は、MOSトランジス
タ及び他の回路素子の少なくともどちらか一方のような
多くの素子で構成されるであろうし、又第7図には示さ
れていないが、電気的接続は前記不純物導入区域71及び
72に接続するのに用いられるのと同様な方法で前記絶縁
ゲートに設けられるであろう。
第1図乃至第6図を参照し、前記電気的導電領域2は
前記下部構造1上に設けられ(例えば第7図に示される
構造を有する前記下部構造1において、前記電気的導電
プラグ74により前記不純物導入区域71及び72に接触す
る)、第1図に示すように前記下部構造の表面1a上に例
えばアルミニウムの比較的厚い層200をまず設ける。前
記アルミニウムは例えば化学蒸着被着またはスパッタ被
着のようなどの適切な従来の技術を用いて設けてもよ
い。前記集積回路の大きさがミクロンメーターμmある
いはサブミクロンメーターのオーダーである場合には前
記層200は約1.5乃至3μmの厚さであろう。
前記比較的厚い層200が前記表面1a上に設けられた
後、比較的薄い層201が前記比較的厚い層200の上に設け
られる。明瞭化のため前記比較的厚い層は実際の厚さよ
りもかなり厚く示され、特に第1図乃至第4図及び第6
図、第7図において誇張されている。前記比較的薄い層
201はアルミニウムシリサイドまたはチタン、タングス
テン、チタンタングステン合金又はモリブデン、コバル
ト、クロム、ハフニウム又は上記の合金あるいはシリサ
イドの電気的導電層であり、前記比較的厚い層200の上
に、例えばスパッタ被着のような従来の技術を用いて設
けられる。前記比較的薄い層201は電気的導電層である
必要はなく、例えばプラズマ強化気相成長法により被着
された二酸化シリコン、シリコンナイトライド又はシリ
コンオキシナイトライドのような絶縁層であってもよ
い。又アモルファスシリコンが前記比較的薄い層201を
形成するのに用いられてもよい。更に代案として酸化ア
ルミニウム(Al2O3)の薄い絶縁層を前記層201として前
記比較的厚いアルミニウム層200に引続き従来の酸化あ
るいは陽極酸化処理により、又は前記比較的厚いアルミ
ニウム層200の上に前記酸化アルミニウムをスパッタ被
着することによって設けることもできる。前記比較的薄
い層201は好ましくは約10nm及至約200nmの範囲で、特に
約50nmが好ましい。
前記比較的薄い層201が設けられると、マスク層が前
記比較的薄い層201の上に設けられ、該層は前記比較的
厚い層200及び比較的薄い層201をエッチングして前記電
気的導電領域2を形成するためのマスク10を規定するよ
うに従来の技術を用いてパターン化される。この実施例
において、前記マスク10は、前記比較的薄い層201の表
面上にフォトレジスト層を設け、該フォトレジスト層を
従来のフォトリソグラフィー技術及びエッチング技術を
用いてパターン化することにより形成される。
前記マスク10は第1図に示されるように規定される
と、前記比較的厚い層200及び比較的薄い層201は適切な
異方性エッチャントを用いて前記マスク10を通して異方
性エッチングが行われる。前記比較的厚い層200がアル
ミニウム層であり、又前記比較的薄い層201がアルミニ
ウムシリサイド又は酸化アルミニウムの層である場合、
アルゴンキャリアガス内のボロントリクロライド(BC
l3)又はトリクロロメタン(CHCl3)のような塩素含有
プラズマを前記異方性エッチャントとして用いることが
出来るであろう。前記比較的薄い層がチタン、タングス
テン又はチタンタングステン合金である場合、アルゴン
キャリアガス内の四弗化炭素(CF4)又は四弗化硫黄(S
F4)のような弗素含有プラズマを異方性エッチャントと
して用いることが出来るであろう。前記異方性エッチン
グは従来の手段によって監視され、即ち前記プラズマ中
の成分を監視することによって、前記電気的導電領域の
間に規定されている前記基板の表面1aが露出されたとき
停止される。
前記電気的導電領域2はこのようにして規定され、各
々の領域2は前記側壁2bを規定するアルミニウムの比較
的厚い補助領域2cと前記領域の上部表面2aを規定する比
較的薄いキャッピング補助領域2dとからなる。図面に非
常に概略的に図示されるように、前記異方性エッチング
は前記比較的薄いキャッピング補助領域2dのわずかなア
ンダーエッチングを生じるので前記比較的薄いキャッピ
ング補助領域2dは前記側壁2bを越えて突出する。当該技
術分野において明らかなように、前記比較的薄いキャッ
ピング補助領域2dのわずかなアンダーエッチングは実際
上垂直な側壁2bを越えて突き出すように前記キャッピン
グ補助領域2dを示すことによりこれらを図面(第1図乃
至第4図、第6図、第7図)に概略的に説明されるけれ
ども、前記アンダーエッチングは通常各々のキャッピン
グ補助領域2dのすぐ下の前記側壁2bの領域にどちらかと
言えば局在するであろうから前記キャッピング補助領域
2dのすぐ下の前記側壁内に実際には小さな凹部を設ける
ようになるであろう。前記キャッピング補助領域がアン
ダーエッチングされるのを確実にするために、前記異方
性エッチングの後に短い間の等方性エッチングが行われ
るであろう。このような短時間の等方性エッチングはこ
の技術分野で既知のように同じ成分のプラズマを用いて
印加電圧を変えることによって行うことが出来、又前記
等方性エッチャントとして例えば燐酸を用いて行うこと
もできるであろう。
このような前記電気的導電領域を形成するための前記
比較的厚い層200及び薄い層201のエッチングの結果、各
々の電気的導電領域2の上部表面2aと側壁2bとの間の縁
部において鋭角が形成されるが、この鋭角は、例えば該
実施例においては前記比較的薄いキャッピング領域2dが
前記側壁2bを越えて突出するという事実及び該領域は薄
いので大変鋭いほぼ尖頭状の角又は突出が縁部20に存在
するという事実により設けられる。
前記電気的導電領域2の形成の後、前記絶縁物質層3
は前記電気的導電領域2及び前記表面1aを被覆するよう
にして設けられる。本実施例において、前記絶縁物質層
は酸化シリコンの層として設けられるが、シリコンナイ
トライドまたはシリコンオキシナイトライドのような他
の適切な絶縁物質を用いることが出来る。前記絶縁物質
層3は、エレクトロテック(Electrotech)によって製
造されるND6200のような従来のプラズマ強化気相成長装
置内でプラズマ強化気相成長技術を用いて設けられる。
上記のように従来技術において既知のように、プラズマ
強化気相成長法被着によって被着された酸化シリコン層
は、一般に多くの場合二酸化シリコンであろうがシリコ
ン、酸素及び水素をも含むであろう。
前記キャッピング補助領域2dは前記電気的導電領域2
の前記側壁2bを越えて突出し、鋭角のまたは鋭い縁部20
を設ける事実は、各々の電気的導電領域2の前記鋭い縁
部20に隣接した、例えば酸化シリコンのような絶縁物質
の選択的被着を生じ、前記絶縁物質が被着されるにつれ
て、各々の鋭い縁部20に隣接する前記絶縁物質の部分31
は、外側に向かって膨らみはじめ、そこで前記電気的導
電領域2に隣接する前記基板表面1a上に設けられる前記
下層絶縁物質32にオーバーハングし始める。第2図に於
ける点線Aは、前記絶縁物質層3の被着中に、前記絶縁
物質が前記鋭い縁部20に隣接して選択的に被着される段
階を図示するものである。このような選択的被着が生じ
る主な理由は、前記プラズマ強化気相成長被着中に、前
記鋭い縁部20において強い電界が生じるためであるが、
しかしながら幾何学的効果も又関与している。
上述のように前記鋭い縁部20は前記側壁2bを越えて突
出する薄いキャッピング補助領域2dを用いて設けられる
けれども、前記鋭い縁部20は他の方法によっても設けら
れるであろう。このように例えば前記キャッピング補助
領域2dを省略し前記層200をエッチングするエッチング
工程を用いて前記側壁2bがほぼ垂直ではなく、前記上部
表面2aと鋭角を形成するように前記表面1aに向かって内
側に傾斜するようにして前記鋭い縁部20を形成すること
も可能であろう。又上記のような構成において、プラズ
マ強化気相成長技術は前記絶縁物質層3を設けるのに用
いられるけれども、これらの技術を用いて、前記オーバ
ーハング部分31の形成を達成することが可能で、ここ
で、例えば、被着される前記層の形状は、被着されるべ
き表面の輪郭に非常に良く密着して追随する。
前記絶縁物質層3の形成は認め得るほどのオーバーハ
ング部分31が各々の縁部20で設けられるまで継続され
る。第3図に示す実施例において、前記絶縁物質層3の
被着は前記オーバーハング部分31が隣接する縁20の上に
形成されて相接するかまたは接合するまで継続されるの
で隣接する電気的導電領域2の間の前記表面1a上に形成
される前記絶縁物質の全体が前記隣接するオーバーハン
グ部分31によって被覆される。第3図に明確に図示され
るように、前記隣接するオーバーハング部分31は、前記
表面1a上に設けられる前記下層絶縁物質32と共に前記接
合するオーバーハング部分31下方の前記絶縁物質内に空
隙33を規定する。一例を示すと、前記絶縁物質の被覆工
程が前記側壁2bのように垂直表面上に被着される平均の
厚さが前記上壁2aのような水平表面上に被着される厚さ
の約半分であり、互いに接合する前記オーバーハング部
分31にとって、前記電気的導電領域が例えば約1μmの
大きさで離間している場合に、前記絶縁物質層3を前記
上壁2a及び前記表面1a上に約1μの厚さを有するように
被着することができ、一方前記電気的導電領域2が約2
μの大きさの間隔で離間している場合には、前記絶縁物
質3は前記上壁2a及び前記表面1a上に、約2μ厚さを有
するように被着することができる。
上記構成において、前記絶縁物質層3は隣接するオー
バーハング部分31が接合して空隙33を形成するようにす
るのに充分な厚さに被着されるけれども、これは必ずし
も必要ではない。むしろ、近隣のオーバーハング部分が
完全に封止されたチャンバーまたは空隙33よりもむしろ
狭く限定された導入部またはネックを有するチャンバー
を規定するように幾らか離間することができるであろ
う。
前記絶縁物質層3の所望の厚さが形成されると前記異
方性エッチング工程が行われる。例えば、異方性プラズ
マエッチング工程のようなどの適切な異方性エッチング
工程も用いることができるが用いられる工程は前記絶縁
物質層3を形成する物質の性質に依存するであろうこと
はもちろん明かである。本実施例のように前記絶縁物質
層3が酸化シリコンで形成される場合、前記異方性エッ
チングは不活性キャリアガスにカーボンテトラフロライ
ド(CF4)またはトリフルオロメタン(CHF3)またはCxF
y(例えばC2F6)のような弗素含有プラズマを用いて行
われる。本実施例において、四塩化炭素(CF4)とCHF3
プラズマが結合したものが用いられる。
前記異方性エッチングの工程は従来技術によって監視
され、この場合プラズマ中の成分のスペクトル、特に前
記スペクトル(483nmにおけ)一酸化炭素の発光線の変
化を検出することにより監視され、前記電気的導電領域
2の上壁2aが露出される時前記エッチングは停止される
であろう。
前記異方性エッチングの工程は第3図、第4図及び第
5図に図示されている。初めに、第3図において矢印X
によって示されるように前記絶縁物質層3は前記表面1a
に垂直な方向に異方性エッチングされるので前記絶縁物
質層3の一様な厚さが前記層全体にわたり除去される。
点線B及びCは前記異方性エッチングの間の2度の異な
る時点での前記層3の絶縁物質の表面が露出された位置
を示す。第4図は第3図における点線Cによって図示さ
れる状態をより明確に示すもので、側ち前記絶縁物質層
3の充分な厚さが除去されて近隣のオーバーハング部分
31が単にちょうど接合する。もちろん所望であれば、前
記絶縁物質層の前記実際の厚さは第4図に示されるよう
な構造を設けるのに充分な厚さのみでもよい。この場合
第4図はもちろん前記異方性エッチングの開始時の状態
に似ているであろうが前記表面1a上の前記絶縁層3の部
分32の厚さが第4図示されるよりも薄いであろう。
第4図に示される状態から前記異方性エッチングが行
われるにつれて、第5図に示されるように、前記オーバ
ーハング部分31の間に間隙34を生じる。もちろん上記の
ように、前記絶縁物質層3は、前記異方性エッチングの
開始時に前記オーバーハング部分の間に前記間隙34と同
様な小さな間隙があるような厚さがあってもよい。
前記間隙34の存在は第5図において矢印X′によって
概略的に示されるように、前記間隙34の直ぐ下に横たわ
る絶縁物質を前記異方性エッチングに対して露出する。
事実、第5図は前記異方性エッチングによって前記間隙
34が開口された後の短時間の状態を示すもので、小さな
溝36がすでに前記間隙34の直下に横たわる前記絶縁物質
内にエッチングされていることを示す。前記異方性エッ
チングが更に進むにつれて、前記間隙34はより大きくな
りそこで前記異方性エッチングに対して露出された前記
間隙34の直下の絶縁物質の領域は、前記間隙34の大きさ
によって増大する。
第5図における点線Dは、前記間隙34がいくらか増大
した場合の概略の状態を図示するもので、一方点線Eは
前記電気的導電領域2の上表面2aが露出され、前記異方
性エッチングが停止した場合の概略の状態を示す。実際
問題として、通常わずかなオーバーエッチングがされる
であろう。そこで、前記異方性エッチングが前記電気的
導電領域2の上部表面2aが露出された後もわずかに継続
されるならば、前記側壁2bに残留する前記絶縁物質の部
分またはスペーサー30は第5図において点線Eによって
概略的に図示される場合と似た形状を有する。
前記オーバーハング部分31による前記下層部分のマス
クの効果は次の通りである。異方性エッチングする初期
の段階の間、前記下層絶縁物質32は前記オーバーハング
部分31により前記異方性エッチャントからマスクされて
残存する。ひとたび前記間隙34が開口されれば、前記下
層絶縁物質32の異方性エッチングは開始し、前記オーバ
ーハング部分31の間の前記間隙34が大きくなるにつれて
前記異方性エッチングに対し露出される前記絶縁層の部
分32の領域は増大する。これら2つの効果が結合して、
前記電気的導電領域2の前記側壁26上に残存する前記部
分またはスペーサー30に、特に前記部分又はスペーサー
30が前記表面1aに交差し又は相接する場合に、比較的緩
やかな傾斜の表面37を設ける。前記電気的導電領域2の
分離及びオーバーエッチングの程度により、隣接する側
壁2b上に残存する前記絶縁層の部分30は前記表面1aで相
接する。前記部分30が前記表面1aに相接しない場合でさ
えも、本発明を実施する方法を用いて設けた前記緩やか
な傾斜表面37は、前記緩やかな傾斜表面32と前記表面1a
との角度は90゜よりも小さくなければならず、前記部分
30と前記表面1aとの交差部で急峻な角度または鋭角では
ないことを意味する。
第6図に示されるように、前記部分またはスペーサー
30が形成された後、他の絶縁層4が本実施例では、前記
電気的導電領域2の上に設けられる。前記他の絶縁層4
はどの適切な従来の被着技術を用いて形成されてもよ
く、本実施例の場合、プラズマ強化化学気相成長法技術
が用いられる。前記他の絶縁層4は酸化シリコンの層又
はシリコンナイトライドの層またはシリコンオキシナイ
トライドの層でもよい。本実施例では、前記他の絶縁層
4はシリコンナイトライドの層である。
比較的緩やかな傾斜表面37を有する前記部分またはス
ペーサー30を設ける本発明による方法の使用は、比較的
平坦な表面を設け、これに前記他の絶縁物質層4が被着
されるので、前記他の絶縁物質層4による悪い被覆が生
じ得るような極端な段差又は急峻な縁の発生が避けられ
るか又は減少され、そこで空隙の発生可能性(前記他の
絶縁層内の弱い部分を引き起こすであろうし、又悪い電
気的特性の結果を引き起こすであろう)を防止するか又
は少なくとも減少する。本発明による方法を用いて、前
記他の絶縁物質層4が前記最終パッシベーションまたは
前記集積回路装置の絶縁層を前記装置の性能に有害な影
響を及ぼすであろう空隙の発生の危険をなくすかあるい
は非常に減少させるようにして形成するために1μまた
はそれ以上の厚さに設けることが出来る。
上記のように第7図は、半導体装置の単結晶シリコン
基体70の一部を概略的に示す断面図で、例えばCMOS集積
回路のような集積回路でこの回路において最終パッシベ
ーション層4は第1図乃至第6図を参照して上記に説明
された本発明による方法を用いて設けられる。
第7図に示される構造の不純物導入区域71及び72は、
従来技術を用いて前記半導体基体70の表面70aに隣接し
て設けられ、これに関連する絶縁ゲート77は薄いゲート
絶縁層77aの従来技術による形成、不純物導入多結晶シ
リコン層77bの被着及び従来のフォトリソグラフィー技
術及びエッチング技術を用いるパターン形成により設け
られる。
前記フィールド酸化物78(第7図において点線により
一部示される)は上記MOSトランジスタの領域を規定す
るために従来の既知の方法で、シリコンの局所酸化(LO
COS)により形成される。
次工程のメタライゼーションに対してより低い接触抵
抗を設けるために、前記表面70a上にチタンがスパッタ
被着され、前記露出されたシリコン表面領域即ち前記不
純物導入区域71及び72及び前記不純物導入多結晶シリコ
ンゲート層77b上にチタンシリサイド接触層79を設ける
ために前記半導体基体70は急激に加熱される。前記絶縁
物質上の残存チタンは例えば過酸化水素及び水酸化アン
モニウム水溶液中でエッチング除去することが出来る。
前記絶縁層76は前記表面上に化学蒸着被着により被着
される。従来のフォトリソグラフィー技術及びエッチン
グ技術を用いて前記バイア75が前記絶縁層76を通り抜け
て開口され、前記導電プラグ74が前記バイア75内に次工
程のメタライゼーションで接続できるように設けられ
る。
前記導電プラグ74は次工程で被着されるタングステン
層の前記絶縁物質に対する接着性を改善するために前記
絶縁層76上及び前記バイア75内に、まず接着層(図示さ
れず)を被着することにより形成することが出来る。前
記接着層は例えばチタンまたはチタンタングステンでよ
く、従来技術で既知のようにスパッタ被着することが出
来る。例えば、化学蒸着被着により前記タングステンを
被着した後に、前記被着物質を例えば六弗化硫黄(S
F6)プラズマエッチング工程を用いてエッチング除去し
て、前記バイア内のタングステンの前記プラグ74を残し
て前記絶縁層76の表面を露出する。この実施例におい
て、上記のような構造は下部構造1を形成し、この下部
構造上に前記比較的厚い層200及び薄い層201が設けら
れ、上記第1図及び第2図を参照して上述したように前
記下の不純物区域71及び72と前記プラグ74を用いて接続
する前記電気的導電領域2を形成するためにパターンが
形成される。この方法は第1図乃至第5図を参照して上
述したように緩やかな傾斜部分あるいはスペーサー30を
形成し、更に他の絶縁層4が第6図を参照し上述するよ
うにして設けられる。前記他の絶縁層4は上記のように
前記半導体装置の最終パッシベーティング層、またはメ
タライゼーションレベル間に設けられる中間絶縁層でよ
く、後者の場合は前記スペーサ30はより平坦で平らな絶
縁層を例えば次工程メタライゼーション層によってより
優れた被覆を可能にするような第一のメタライゼーショ
ン層の上面に設けることが出来る。
第8図は、第7図に示されるのと同様な半導体装置の
一部の断面図であるが第7図に示される断面図と垂直な
方向である。すなわち、この紙面に対して垂直な方向で
ある。
第7図及び第8図の比較から理解されるように、第8
図に図示された半導体装置において、図示される前記電
気的導電領域2′は、第7図においてこの紙面中に延在
するようにストライプ状領域である。第8図に図示され
るように、電気的導電領域2′に対し接触可能にするた
めに、バイア81は前記他の絶縁層4を通り抜けて開口さ
れ、前記導電プラグ74が形成されるのと同様な方法で導
電プラグ80により満たされる。再び、例えばアルミニウ
ムのような他のメタライゼーションが被着され、従来技
術を用いてパターンが形成されて、他の電気的導電領域
102を規定するようにパターンが形成され、この電気的
導電領域102は前記導電プラグ80を介して前記電気的導
電領域2′と電気的接続をする。第7図に図示される前
記比較的緩かな傾斜のスペーサーまたは部分30を形成す
るために本発明を実施する方法を使用することは、前記
他の絶縁物質4が比較的平坦な表面を有することを可能
にし、この表面上に前記他の電気的導電領域102を形成
するための前記メタライゼーションを設ける。上記から
明かなように、第8図に図示される前記半導体装置は通
常多くの多数のMOSトランジスタから構成されるであろ
うし、又多数の他の電気的導電領域102が存在するであ
ろう。従って、本発明を実施する方法は第8図に図示さ
れるように前記下部構造1は下部構造1′によって置き
換えられ第1図乃至第6図を参照して上述のように前記
他の電気的導電領域102上に最終のパッチベーティング
層(図示されていない)を設けるのに用いることもでき
る。又前記他の層4は必ずしも絶縁層である必要はない
が、例えば前記半導体基体70内に前記領域2及び不純物
導入区域あるいは区域の少なくとも1個を形成する絶縁
ゲートに接続するために電気的導電層であってもよい。
本発明を実施する方法は、上記のように集積回路、半
導体装置であってもよく、または個別半導体、大電力半
導体装置であってもよいが半導体装置の一部を形成する
下部構造に電気的接合を設けるのに用いることが出来
る。
上記の記載から他の応用例は当業者にとって明らかで
ある。このような応用例は従来技術で既知のような特徴
を含むものであってもよく、また上記にすでに述べたよ
うな特徴に代わる、あるいはこの特徴に加えることので
きるものでもよい。本願では特定の特徴の組合せについ
て特許請求の範囲が規定されているけれども本願の記載
の範囲は本願明細書中に明確あるいは暗に示されている
新規な特徴または特徴の新規な組合せあるいはこれらの
特徴の一つ又それ以上のものの一般例あるいは応用例を
含むもので本願特許請求の範囲に記載される発明に同一
か否か及び本発明と同じ技術的問題点をいくつかあるい
は全部が解決されるか否かについて理解されるべきであ
る。本願審査中または本願より発生する新しい出願にこ
のような特徴及びまたはこのような特徴の組合せを規定
する新たな特許請求の範囲が規定される可能性もある。
【図面の簡単な説明】
第1図乃至第6図は本発明を実施する方法を図解するた
めに半導体基体の一部の断面図を示す。第7図は本発明
による方法を用いて製造された半導体装置の一部の断面
図を、第8図は第7図に示されるのと同様な半導体装置
の一部の第7図に示される断面図に垂直な部分の断面図
を示す。 1……下部構造、 1a……基板の表面、 2……離間領域(離間する電気的導電領域)、 2′……電気的導電領域、 2a……上壁、 2b……側壁、 2c……比較的厚い補助領域、 2d……比較的薄い補助領域、 3……絶縁物質層、 10……マスク、 4……他の絶縁物質層、 20……縁、 30……スペーサー、 31……オーバーハング部分、 32……下層絶縁物質、 33……空隙、 34……間隙、 36……小さな溝、 37……傾斜表面、 70……基体、 71,72……不純物導入区域、 74……電気的導電プラグ、 75……バイア、 76……絶縁層、 77……絶縁ゲート、 77a……薄いゲート絶縁層、 77b……不純物導入多結晶シリコン層、 78……フィールド酸化物、 79……金属シリサイド層、 80……導電プラグ、 81……バイア、 102……電気的導電領域、 200……比較的厚い層、 201……比較的薄い層、
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミヒャエル・フリードリッヒ・ブルーノ・ ベラーセン オランダ国 アインドーフェン フルーネ ヴァウツウェッハ 1 (72)発明者 トルング・トリ・ドアン アメリカ合衆国 アイダホ州83712 ボイ ス シェナンドードライブ 1574 (56)参考文献 特開 昭60−110142(JP,A) 特開 昭62−33445(JP,A) 特開 昭55−138260(JP,A) 特開 昭59−113630(JP,A) 特開 昭56−90525(JP,A) 特公 昭56−46263(JP,B2) 特表 昭61−501738(JP,A) 米国特許4666737(US,A) 米国特許4507853(US,A)

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】当該半導体装置の一部を形成する下部構造
    の表面上に各々が縁で相接する上壁と側壁とを有する離
    間領域を規定し、前記表面及び前記領域全面にわたって
    絶縁物質の層を設け、前記領域の前記上壁を露出するた
    めに前記絶縁物質の層を異方的にエッチングし、これに
    より、前記領域の前記側壁上に前記絶縁物質を部分的に
    残存させる半導体装置を製造する方法において、 前記表面上に設けられる前記絶縁物質の下層をオーバー
    ハングするような該絶縁物質の一部を前記領域の前記縁
    の各々に隣接して形成するように前記絶縁物質をこれら
    縁に優先的に設けることにより、前記絶縁物質の異方性
    エッチングの際に、前記表面上に設けられる前記絶縁物
    質の下層がこれらオーバーハング部により該エッチング
    の初期段階においてマスクされることを特徴とする半導
    体装置の製造方法。
  2. 【請求項2】隣接する各領域上の前記オーバーハング部
    を互いに接合させてこれら接合したオーバーハング部の
    下方に空隙を規定するために十分な厚さに前記絶縁物質
    の層を設けることを特徴とする請求項1に記載の半導体
    装置の製造方法。
  3. 【請求項3】前記上壁と前記側壁とが相接するところが
    鋭角となるように前記各領域を規定することにより前記
    絶縁物質が前記縁上に優先的に設けられることを特徴す
    る請求項1又は2に記載の半導体装置の製造方法。
  4. 【請求項4】前記各領域が前記側壁を規定する相対的に
    厚い補助領域と、前記上壁を設け且つ前記側壁を越えて
    突出する相対的に薄いキャッピング補助領域とにより前
    記上壁と前記側壁とが相接するところが鋭角となるよう
    に形成されるように、前記各領域を規定することを特徴
    とする請求項3に記載の半導体装置の製造方法。
  5. 【請求項5】前記表面上に、ある物質の相対的に厚い層
    を設け、この相対的に厚い層上に異なる物質の相対的に
    薄い層を設け、この相対的に薄い層が前記相対的に薄い
    キャッピング補助領域を規定するようにアンダーエッチ
    ングされると共に前記相対的に厚い層が前記相対的に厚
    い補助領域を規定するようにマスク手段を用いてこれら
    相対的に厚い層及び相対的に薄い層をエッチングするこ
    とにより前記各領域が規定されることを特徴とする請求
    項4に記載の半導体装置の製造方法。
  6. 【請求項6】前記相対的に厚い補助領域を電気的導電物
    質で設けることを特徴とする請求項4又は5に記載の半
    導体装置の製造方法。
  7. 【請求項7】前記相対的に厚い補助領域をアルミニウム
    で設けることを特徴とする請求項6に記載の半導体装置
    の製造方法。
  8. 【請求項8】前記相対的に薄い補助領域をアルミニウム
    シリサイド、酸化アルミニウム、チタンシリサイド、チ
    タン、タングステン、チタンタングステン合金、または
    アモルファスシリコンより成る群より選択される物質で
    設けることを特徴とする請求項4乃至7の何れか一項に
    記載の半導体装置の製造方法。
  9. 【請求項9】前記相対的に厚い層をアルミニウムの層と
    して設け、前記相対的に薄い層を前記相対的に厚い層を
    酸化又は陽極酸化することにより設けることを特徴とす
    る請求項5に記載の半導体装置の製造方法。
  10. 【請求項10】前記相対的に薄い補助領域が約50nm以下
    の厚さを持つように該相対的に薄い層を設けることを特
    徴とする請求項4乃至9の何れか一項に記載の半導体装
    置の製造方法。
  11. 【請求項11】前記絶縁物質の層をプラズマ強化気相成
    長法により設けることを特徴とする請求項1乃至10の何
    れか一項に記載の半導体装置の製造方法。
  12. 【請求項12】前記絶縁物質の層を二酸化シリコン、窒
    化シリコンまたはシリコンオキシナイトライド層として
    設けることを特徴とする請求項1乃至11の何れか一項に
    記載の半導体装置の製造方法。
  13. 【請求項13】前記異方性エッチングの後、前記下部構
    造及び前記各領域全面にわたって他の絶縁物質の層を設
    けることを特徴とする請求項1乃至12の何れか一項に記
    載の半導体装置の製造方法。
  14. 【請求項14】請求項1乃至13の何れか一項に記載の半
    導体装置の製造方法を用いて製造されることを特徴とす
    る半導体装置。
JP1162510A 1988-06-29 1989-06-23 半導体装置の製造方法 Expired - Fee Related JPH0821581B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8815442A GB2220298A (en) 1988-06-29 1988-06-29 A method of manufacturing a semiconductor device
GB8815442 1988-06-29

Publications (2)

Publication Number Publication Date
JPH0251232A JPH0251232A (ja) 1990-02-21
JPH0821581B2 true JPH0821581B2 (ja) 1996-03-04

Family

ID=10639557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1162510A Expired - Fee Related JPH0821581B2 (ja) 1988-06-29 1989-06-23 半導体装置の製造方法

Country Status (7)

Country Link
US (1) US5001079A (ja)
EP (1) EP0349070B1 (ja)
JP (1) JPH0821581B2 (ja)
KR (1) KR900000992A (ja)
CN (1) CN1039151A (ja)
DE (1) DE68919549T2 (ja)
GB (1) GB2220298A (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0405850A3 (en) * 1989-06-30 1991-03-13 AT&T Corp. Dielectric formation process and devices produced thereby
FR2658362A1 (fr) * 1990-02-09 1991-08-16 Philips Electronique Lab Procede de realisation par autoalignement, d'un dispositif semiconducteur integre, comprenant au moins la formation d'un premier contact d'electrode encapsule et muni d'espaceurs et d'un second contact d'electrode autoaligne sur celui-ci.
KR950002948B1 (ko) * 1991-10-10 1995-03-28 삼성전자 주식회사 반도체 장치의 금속층간 절연막 형성방법
DE69217838T2 (de) * 1991-11-19 1997-08-21 Philips Electronics Nv Herstellungsverfahren für eine Halbleitervorrichtung mit durch eine Aluminiumverbindung seitlich voneinander isolierten Aluminiumspuren
EP0543449B1 (en) * 1991-11-19 1997-03-05 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device with aluminium tracks mutually insulated in lateral direction by an aluminium compound
TW219407B (ja) * 1992-06-24 1994-01-21 American Telephone & Telegraph
JP2611615B2 (ja) * 1992-12-15 1997-05-21 日本電気株式会社 半導体装置の製造方法
US5532191A (en) * 1993-03-26 1996-07-02 Kawasaki Steel Corporation Method of chemical mechanical polishing planarization of an insulating film using an etching stop
US5641711A (en) * 1994-04-28 1997-06-24 Texas Instruments Incorporated Low dielectric constant insulation in VLSI applications
US5407860A (en) * 1994-05-27 1995-04-18 Texas Instruments Incorporated Method of forming air gap dielectric spaces between semiconductor leads
WO1996038859A1 (en) * 1995-06-02 1996-12-05 Advanced Micro Devices, Inc. Surface conditioning insulating layer for fine line conductive pattern
US5599745A (en) 1995-06-07 1997-02-04 Micron Technology, Inc. Method to provide a void between adjacent conducting lines in a semiconductor device
US5641712A (en) * 1995-08-07 1997-06-24 Motorola, Inc. Method and structure for reducing capacitance between interconnect lines
US5789314A (en) * 1995-12-05 1998-08-04 Integrated Device Technology, Inc. Method of topside and inter-metal oxide coating
US5677241A (en) * 1995-12-27 1997-10-14 Micron Technology, Inc. Integrated circuitry having a pair of adjacent conductive lines and method of forming
US5953626A (en) * 1996-06-05 1999-09-14 Advanced Micro Devices, Inc. Dissolvable dielectric method
US5814555A (en) 1996-06-05 1998-09-29 Advanced Micro Devices, Inc. Interlevel dielectric with air gaps to lessen capacitive coupling
US6376330B1 (en) * 1996-06-05 2002-04-23 Advanced Micro Devices, Inc. Dielectric having an air gap formed between closely spaced interconnect lines
JPH10107140A (ja) * 1996-09-26 1998-04-24 Nec Corp 多層配線半導体装置とその製造方法
US6303464B1 (en) 1996-12-30 2001-10-16 Intel Corporation Method and structure for reducing interconnect system capacitance through enclosed voids in a dielectric layer
US6576976B2 (en) 1997-01-03 2003-06-10 Integrated Device Technology, Inc. Semiconductor integrated circuit with an insulation structure having reduced permittivity
US5869379A (en) * 1997-12-08 1999-02-09 Advanced Micro Devices, Inc. Method of forming air gap spacer for high performance MOSFETS'
US6133142A (en) * 1997-12-18 2000-10-17 Advanced Micro Devices, Inc. Lower metal feature profile with overhanging ARC layer to improve robustness of borderless vias
US6160316A (en) * 1998-03-04 2000-12-12 Advanced Micro Devices, Inc. Integrated circuit utilizing an air gap to reduce capacitance between adjacent metal linewidths
US6387797B1 (en) * 1999-01-20 2002-05-14 Philips Electronics No. America Corp. Method for reducing the capacitance between interconnects by forming voids in dielectric material
US6365489B1 (en) * 1999-06-15 2002-04-02 Micron Technology, Inc. Creation of subresolution features via flow characteristics
US6482688B2 (en) * 2001-03-30 2002-11-19 Texas Instruments Incorporated Utilizing amorphorization of polycrystalline structures to achieve T-shaped MOSFET gate
US6740549B1 (en) 2001-08-10 2004-05-25 Integrated Device Technology, Inc. Gate structures having sidewall spacers using selective deposition and method of forming the same
DE10201178A1 (de) * 2002-01-15 2003-06-26 Infineon Technologies Ag Verfahren zur Maskierung einer Ausnehmung einer Struktur mit einem großen Aspektverhältnis
US6846740B2 (en) * 2003-06-14 2005-01-25 Intel Corporation Wafer-level quasi-planarization and passivation for multi-height structures
US7294572B2 (en) * 2005-11-24 2007-11-13 United Microelectronics Corp. Method of forming contact
CN101202226B (zh) * 2006-12-11 2010-05-12 上海华虹Nec电子有限公司 一种改善金属前介质pmd填充特性的集成方法
KR20090000324A (ko) * 2007-06-28 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
US8696922B2 (en) * 2009-06-22 2014-04-15 Micron Technology, Inc. Methods of plasma etching platinum-comprising materials, methods of processing semiconductor substrates in the fabrication of integrated circuitry, and methods of forming a plurality of memory cells
US8575000B2 (en) 2011-07-19 2013-11-05 SanDisk Technologies, Inc. Copper interconnects separated by air gaps and method of making thereof
US9449871B1 (en) 2015-11-18 2016-09-20 International Business Machines Corporation Hybrid airgap structure with oxide liner

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4507853A (en) 1982-08-23 1985-04-02 Texas Instruments Incorporated Metallization process for integrated circuits
US4666737A (en) 1986-02-11 1987-05-19 Harris Corporation Via metallization using metal fillets

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138260A (en) * 1979-04-13 1980-10-28 Toshiba Corp Manufacture of semiconductor device
JPS5646263A (en) * 1979-09-25 1981-04-27 Fuji Xerox Co Ltd Original lighting device of electronic copying machine
JPS5690525A (en) * 1979-11-28 1981-07-22 Fujitsu Ltd Manufacture of semiconductor device
JPS59113630A (ja) * 1982-12-20 1984-06-30 Fujitsu Ltd 半導体装置の製造方法
JPS60110142A (ja) * 1983-11-18 1985-06-15 Matsushita Electronics Corp 半導体装置の製造方法
JPS60124951A (ja) * 1983-12-12 1985-07-04 Fujitsu Ltd 半導体装置の製造方法
US4481070A (en) * 1984-04-04 1984-11-06 Advanced Micro Devices, Inc. Double planarization process for multilayer metallization of integrated circuit structures
US4641420A (en) * 1984-08-30 1987-02-10 At&T Bell Laboratories Metalization process for headless contact using deposited smoothing material
JPS6233445A (ja) * 1985-08-07 1987-02-13 Nec Corp 多層配線とその製造方法
JPS63179548A (ja) * 1987-01-21 1988-07-23 Mitsubishi Electric Corp 半導体集積回路装置の配線構造
US4755477A (en) * 1987-03-24 1988-07-05 Industrial Technology Research Institute Overhang isolation technology

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4507853A (en) 1982-08-23 1985-04-02 Texas Instruments Incorporated Metallization process for integrated circuits
US4666737A (en) 1986-02-11 1987-05-19 Harris Corporation Via metallization using metal fillets

Also Published As

Publication number Publication date
EP0349070A2 (en) 1990-01-03
EP0349070A3 (en) 1991-02-20
US5001079A (en) 1991-03-19
GB8815442D0 (en) 1988-08-03
GB2220298A (en) 1990-01-04
EP0349070B1 (en) 1994-11-30
DE68919549T2 (de) 1995-06-14
KR900000992A (ko) 1990-01-31
DE68919549D1 (de) 1995-01-12
JPH0251232A (ja) 1990-02-21
CN1039151A (zh) 1990-01-24

Similar Documents

Publication Publication Date Title
JPH0821581B2 (ja) 半導体装置の製造方法
US4946550A (en) Forming electrical connections for electronic devices
TW536749B (en) Semiconductor device and its manufacturing method
JP4046436B2 (ja) 半導体装置のコンタクト形成方法
JPH0680651B2 (ja) 半導体デバイスの製造方法
JPH02237135A (ja) 半導体装置の製造方法
US6268287B1 (en) Polymerless metal hard mask etching
JPH05211241A (ja) ビア構成体及びその製造方法
JPH03138934A (ja) 異なる深さを有する窓のエッチング法
JP2000307001A (ja) 半導体装置の製造方法
US6245657B1 (en) Self-aligned, low contact resistance, via fabrication process
US6368900B1 (en) Method of fabricating an antifuse element
JPH03200330A (ja) 半導体装置の製造方法
JPH02231739A (ja) 半導体装置の製造方法
US6103633A (en) Method for cleaning metal precipitates in semiconductor processes
JPS63260134A (ja) スル−・ホ−ルの形成方法
JPH05299397A (ja) 金属プラグの形成方法
JP2647026B2 (ja) 半導体装置の製造方法
JPH07297280A (ja) 半導体装置の製造方法
JP3567635B2 (ja) コンタクト形成方法
JPH0864580A (ja) 半導体装置の製造方法
JPS5825229A (ja) 半導体装置の製造方法
JP2000077416A (ja) 埋め込み配線の形成方法
JPH04123458A (ja) 半導体装置の製造方法
JPH11168072A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees