JPH0824310B2

JPH0824310B2 - データ信号補正回路

Info

Publication number: JPH0824310B2
Application number: JP60140638A
Authority: JP
Inventors: ヨハネス・オツトー・フオールマン
Original assignee: Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1984-06-29
Filing date: 1985-06-28
Publication date: 1996-03-06
Anticipated expiration: 2011-03-06
Also published as: EP0166489B1; EP0166489A1; JPS6119259A; DE3568677D1; NL8402071A; US4647790A

Description

【発明の詳細な説明】本発明は、振幅補正回路と、レベル補正回路と、該レ
ベル補正回路の出力端子に結合され且つ符号決定回路を
含み補正信号を取り出す信号路とを具え、前記振幅補正
回路とレベル補正回路は補正信号により制御し得ると共
に前記振幅補正回路は前記信号路に結合された零交差検
出回路の出力信号によりスイッチし得るようにしてある
データ信号補正回路に関するものである。

「IEEE Transactions on Consumer Electronics」Vo
l.CE27,1981年８月、の第512〜529頁に上述のタイプの
データ信号補正回路が開示されている。この補正回路で
はレベル補正回路の出力信号が一方の入力端子に直接、
他方の入力端子に両側リミッタから成る符号決定回路及
び振幅補正回路を経て供給される差決定回路によって補
正信号を得ている。

本発明の目的は一層高い精度で補正し得るデータ信号
補正回路を提供することにある。

本発明は上述した種類のデータ信号補正回路におい
て、補正信号を符号決定回路の出力端子から取り出し、
該符号決定回路は零交差検出回路により、常規動作モー
ド中は３レベル符号変化関数に、零交差が検出されない
動作モード中は１レベル符号変化関数に機能切換えで
き、且つ振幅補正回路は零交差検出回路におり、零交差
が検出されない動作モード中は零とは異なる一定増幅状
態に切換えることができるように構成したことを特徴と
する。

本願人は、従来の補正回路では差決定回路に至る２つ
の信号路の遅延時期の差が補正された信号に誤差を発生
することを確かめた。常規動作モード中は３レベル符号
変化関数を有する符号決定回路を用いると、補正信号を
得る信号路を単通路構成にすることができ、その結果と
して前記遅延時期差が存在しなくなる。

本発明は、更に、３レベル符号変化関数を有する符号
決定回路は補正信号に対して関数sgn（sgny−ｙ）を有
する（ここでｙは符号決定回路の入力信号）という認識
に基づくものである。斯る補正信号関数はデータ信号補
正回路の制御システムに使用するのに好適である。

零交差が検出されない不所望な状態においては、回路
はレベル補正回路の出力信号のレベルが正しくないこと
を意味する入力信号があるとき阻止される。零交差の不
在が検出された後に補正信号関数は一時的に−sgn yに
切換えられ、これによりレベル補正回路はレベルを補正
して回路の阻止が除去される。

図面につき本発明を説明する。

第１図において、補正すべきデータ信号はデータ信号
補正回路の入力端子１に供給される。この入力端子１は
レベル補正回路の入力端子でもある。データ信号は例え
ばテレテキスト信号またはその他の任意の２進信号とす
ることができる。

レベル補正回路３の入力端子１は加算回路７の一方の
入力端子５に接続され、この加算回路の他方の入力端子
９にはレベル補正信号が供給される。このレベル補正信
号は、電流源13により発生される定電流と積分器15によ
り積分された補正信号が供給される乗算器11から得られ
る。この補正信号はレベル補正回路３の入力端子17に供
給される。

加算回路７はレベル補正回路３の出力端子も構成する
出力端子19を有し、この出力端子は振幅補正回路23の入
力端子21に接続される。

振幅補正回路23は信号入力端子が振幅補正回路の入力
端子21に接続された振幅制御回路25を具える。この振幅
制御回路の制御信号入力端子27は積分器29及びスイッチ
31を経て乗算器35の出力端子33に接続される。この乗算
器35の一方の入力端子37は振幅補正回路23の補正信号入
力端子39からの補正信号を受信すると共に他方の入力端
子41は振幅制御回路25の出力端子43に接続される。この
振幅制御回路25の出力端子43は振幅補正回路23の信号出
力端子45にも接続される。

振幅補正回路23の出力端子45は両側リミッタ49の入力
端子47に接続され（このリミッタの出力端子51がデータ
信号補正回路の出力端子を構成する）、更に零交差検出
回路55の入力端子53及び切換可能な符号決定回路59の入
力端子57にも接続される。符号決定回路59の切換信号入
力端子61は零交差検出回路55の出力端子63に接続され
る。この出力端子63は振幅補正回路23の入力端子65を経
てスイッチ31の制御信号入力端子67にも接続される。

符号決定回路59の出力端子69はレベル補正回路３の入
力端子17及び振幅補正回路23の入力端子39に補正信号ｅ
を供給する。

零交差検出回路55がその入力信号ｙにおける零交差を
検出する常規動作モードにおいては、符号決定回路59は
ｙの関数であってｙの３つのレベルにおいて符号変化を
有する補正信号ｅ＝sgn（sgny−ｙ）を発生する。

この３レベル符号変化関数の補正信号を比較のために
従来の補正回路の補正信号とともに第４図に示す。第４
図Ａにおいてｙはレベル補正された入力信号及びsgnyは
その符号信号（信号ｙをスライスしたもの）である。

第４図Ｂは従来の補正回路の補正信号を示し、従来の
補正回路では信号ｙとその符号信号sgnyとの差（sgny−
ｙ）から成る誤差信号自体を補正信号としている。第４
図Ｃは本発明補正回路の補正信号を示し、この補正信号
は誤差信号sgny−ｙを更に符号信号に変換したものに相
当し、この補正信号sgn（sgny−ｙ）はｙの関数であっ
て、３つのレベルで符号変化し、次の関係： sgn（sgny−ｙ）＝＋１（ｙ＜−１に対し） −１（−１＜ｙ＜０に対し）＋１（０＜ｙ＜＋１に対し） −１（ｙ＞＋１に対し）を有する。そして、このような３レベル符号変化関数の
補正信号をレベル補正回路３及び振幅補正回路23の補正
に使用すると、従来のように誤差信号自体を用いる場合
よりも補正の精度が向上することが確かめられた。

この常規動作モードにおいてはスイッチ31が閉じるた
め、この補正回路により振幅補正回路23による振幅補正
とレベル補正回路によるレベル補正の両方が回路の入力
端子１に供給される信号に加えられる。

零交差検出回路55がしばらくの間零交差を検出しなか
った場合にはスイッチ31は開になり、符号決定回路の機
能はｅ＝−sgn yになる。この場合には振幅補正回路23
の積分器29が乗算器35の出力信号の最終値を記憶して振
幅制御回路25の利得を零ではない一定値に調整する。ま
た、信号ｙのレベルがレベル補正回路３ににより再びも
とに戻されて零交差が再び発生するようになる。

レベル補正回路３、両側リミッタ49及び振幅補正回路
23の動作及び構成は上述の文献及び米国特許第4333158
号明細書に開示されているため、これ以上の説明しな
い。

スイッチ31は本例では独立したスイッチとして示して
あるが、例えば乗算器の一部として形成することもでき
る。

乗算器35の入力端子41の信号は、必要に応じ、出力端
子51から取出すことができ、また振幅補正回路23の入力
端子21から両側リミッタを介して取出すこともできる。

零交差検出回路55は、必要に応じ、入力信号としてレ
ベル補正回路３の出力信号を受信するようにしてもよ
い。

スイッチ31は、必要に応じ、切換スイッチとして構成
して零交差が検出されない動作モード中固定電圧が積分
器29に供給されるようにして振幅制御回路がこの動作モ
ード中この固定電圧に応答して所定の利得を有するよう
にすることもできる。

信号路は平衡構成のもの又は不平衡構成のものとする
ことができる。

必要に応じ、このデータ信号補正回路は自己調整トラ
ンスバーサル型、再帰型またはトランスバーサル及び再
帰型フィルタの出力回路として用いることもできる。こ
の場合には補正信号ｅは例えば前述の刊行物に開示され
ているようフィルタ係数を設定する誤差信号としても使
用される。この場合には振幅補正回路23の出力信号は既
に所望波形になっているため、両側リミッタ49を省略す
ることができる。

振幅補正回路23の振幅制御回路25は回路内の他の場
所、例えばレベル補正回路３の前又は自己調整フィルタ
回路内の遅延回路の各タップに対し挿入することもでき
る。

第２図には零交差検出回路55と切換可能符号決定回路
59の可能な構成例を示してあり、第１図と対応する素子
には第１図と同一の参照番号を付してある。

入力信号ｙは平衡（対称）信号であるものとすること
ができる。信号＋ｙが符号決定回路59の入力端子57及び
零交差検出回路55の入力端子53に供給され、所定のレベ
ルに対し平衡な信号−ｙが符号決定回路59の入力端子58
及び零交差検出回路55の入力端子54に供給される。補正
信号も平衡状態にあり、符号決定回路59の出力端子69及
び70に＋ｅ及び−ｅとして得られる。

零交差検出回路55の入力端子53及び54はトランジスタ
75及び77のベースにそれぞれ接続され、ダイオード79及
び81及び電流源83及び85をそれぞれ具えるレベルシフト
回路がトランジスタ87及び89のベースにそれぞれ接続し
てある。

トランジスタ75及び77のエミッタはトランジスタ89の
コレクタに接続され、トランジスタ89のエミッタはトラ
ンジスタ87のエミッタ及び電流源91に接続してある。ト
ランジスタ75のコレクタは抵抗93を経て正電圧に接続す
ると共にpnpトランジスタ95のベースに接続してある。

入力53が入力54に対し著しく正の場合、トランジスタ
87が電流源91により供給される全電流を流し、トランジ
スタ75のコレクタは電源電圧になる。入力53が入力54に
対し著しく負の場合にはトランジスタ89及び77が電流源
91により供給される全電流を流し、この場合もトランジ
スタ75のコレクタは電源電圧になる。入力端子53及び54
の電圧が等しい場合には、トランジスタ75及び77がそれ
ぞれ電流源91により発生される電流の４分の１を流し、
抵抗93の両端間に電圧降下を発生する。従って入力端子
53,54の信号の零交差ごとにトランジスタ95のベース
に、正電源電圧に接続されたそのエミッタに対し負電圧
パルスが発生する。

トランジスタ95のコレクタは他端が正電源電圧に接続
されたコンデンサ97に接続すると共にトランジスタ99の
ベースに接続してある。トランジスタ99のエミッタはト
ランジスタ101のエミッタと電流源103とに接続してあ
る。トランジスタ101のベースは適当な電圧Ｖ₁に接続
し、そのコレクタは抵抗105を経て正電源電圧に接続す
ると共にpnpトランジスタ107のベースに接続してある。

抵抗93の両端間に負電圧パルスが発生しない場合に
は、トランジスタ95は非導通状態にあり、コンデンサ97
はトランジスタ99のベース電流により充電され、その結
果としてトランジスタ99もカットオフし、電流源103に
より発生されトランジスタ101を経て流れる電流に応答
して抵抗105の両端間に電圧降下が発生する。この場合
トランジスタ107が電流を流し、その結果として一端が
このトランジスタのコレクタに接続され他端が正電源電
圧に接続されたコンデンサ109はその両端間電圧が略々
零である電荷状態になり、コンデンサ109に接続された
トランジスタ111のベースが高電圧になる。トランジス
タ111のエミッタは電流源113とトランジスタ115のエミ
ッタとに接続し、このトランジスタ115のベースは電圧
Ｖ₁に接続すると共にそのコレクタは抵抗117を経て正電
源電圧とトランジスタ119のベースに接続してある。

上記の状態ではトランジスタ111のベースの電圧は電
流原113からの全電流がトランジスタ111を経て流れる状
態にある。従って、トランジスタ119は電流を流さない
ため、そのコレクタ回路に挿入され且つ適当な電圧Ｖ₂
に接続された２個の抵抗121,123の直列接続の両端間に
何の電圧降下も発生しない。抵抗121及び123間の接続点
はトランジスタ125のベースに接続してあり、このトラ
ンジスタはこのとき電流を流さないため、抵抗127を経
て正電源電圧に接続されたそのコレクタは高電圧にな
り、このコレクタに接続された零交差検出回路55の出力
端子63も高電圧になる。

入力53,54に零交差が生ずると、トランジスタ99のベ
ースの電圧がコンデンサ97の放電に応答して増大する。
このときトランジスタ99が電流原103からの電流を流し
始め、トランジスタ101及び従ってトランジスタ107がカ
ットオフし、コンデンサ109がトランジスタ111のベース
電流に応答してこのトランジスタ111が非導通になるま
で充電され、その結果トランジスタ115が電流原113から
の電流を流し、これによりトランジスタ119及びトラン
ジスタ125が電流を流して出力端子63の電圧が低電圧に
なる。

この状態ではコンデンサ109の時定数とトランジスタ1
11のベース電流とによって零交差の発生後に出力63がど
のくらい速く低電圧状態に調整されるか決まる。零交差
が消失するときはコンデンサ97の時定数とトランジスタ
99のベース電流とによって零交差の消失後に出力63がど
のくらい速く高電圧状態になるかが決まる。

零交差検出回路55の出力端子63に接続された切換可能
符号決定回路59の入力端子61はトランジスタ129のベー
スに接続し、そのエミッタは電流原131と２個のトラン
ジスタ133及び135のエミッタに接続する。トランジスタ
133及び135のベースは適当な電圧Ｖ₃に接続し、それら
のコレクタはトランジスタ137及び139のベースにそれぞ
れ接続すると共にそれぞれ抵抗141及び143を経て入力端
子57及び58に接続する。入力端子58及び57を更にトラン
ジスタ145及び147のベースにそれぞれ接続する。ダイオ
ード149及び151及び電流原153及び155をそれぞれ具える
レベルシフト回路をトランジスタ157及び159のベースに
それぞれ接続する。

トランジスタ137,147及び139,145のエミッタはトラン
ジスタ157及び159のコレクタにそれぞれ接続する。トラ
ンジスタ157及び159のエミッタは電流源161に接続す
る。トランジスタ139及び137のコレクタはそれぞれ出力
端子69及び70及びトランジスタ147及び145のコレクタに
接続すると共にそれぞれ抵抗163及び165を経て正電源電
圧に接続する。

零交差検出回路55が零交差を検出しない場合には、ト
ランジスタ129が導通し、トランジスタ133及び135が非
導通状態になるため、抵抗141及び143の両端間に電圧降
下が発生しない。

この場合において入力端子57及び58の電圧が等しい場
合には、トランジスタ157及び159のベースの電圧が等し
く、トランジスタ137,139,145及び147のベースの電圧も
等しく、各トランジスタは電流源161により発生される
電流の４分の１を流す。このとき出力端子69及び70の電
圧も等しくなる。

ここで入力端子57が入力端子58の電圧より高くなる
と、トランジスタ159がトランジスタ157よりも多量の電
流を流し始めると共にトランジスタ139及び147がトラン
ジスタ145及び137よりも多量の電流を流し始める。その
結果、抵抗163の両端間の電圧降下が入力端子57及び58
間の電圧差の増大につれて急激に増大すると共に抵抗16
5の電圧降下が急激に減少する。逆に、入力端子57の電
圧が入力端子58の電圧より低くなる場合には出力端子69
の電圧が急激に高くなると共に出力端子70の電圧が急激
に低下する。

入力端子57と58の電圧差の小さな変化において出力端
子69と70の電圧は最大値と最小値との間を変化し、入力
端子57と58の大きな電圧差の間中その最大値及び最小値
が一定に維持される。従って出力端子70の電圧に対する
出力端子69の電圧が入力端子58に対する入力端子57の電
圧の逆符号を表わすことになる。この符号は入力端子57
の信号が入力端子58の信号に対し零交差する場合にのみ
変化する。

零交差検出回路55が零交差を検出する場合には、トラ
ンジスタ129が非導通になり、その結果トランジスタ133
及び135が抵抗141及び143の両端間に電圧降下を発生す
る。従って、トランジスタ137及び139は入力端子57及び
58間の電圧差が所定値より低い場合に非導通になる。こ
れがため、この電圧差の範囲内においてはトランジスタ
147の電流のみが抵抗163を流れると共にトランジスタ14
5の電流のみが抵抗165を流れる。トランジスタ145を流
れる電流はトランジスタ159を流れる電流に等しく、ト
ランジスタ147を流れる電流はトランジスタ157を流れる
電流に等しい。これらトランジスタ157おらび159間の電
流分配は入力端子57及び58間の電圧差により決まる。入
力端子57の電圧が入力端子58の電圧より高い場合にはト
ランジスタ159がトランジスタ157よりも多量の電流を流
し、これに応じて出力端子69の電圧が出力端子70よりも
高くなる。入力端子57及び58間に極めて低い電圧差が存
在する場合には全電流がトランジスタ159を流れ始め、
トランジスタ157は非導通になる。入力端子57の電圧
が、トランジスタ139のベース電圧がトランジスタ145の
ベースの電圧に略々等しくなる程度に高くなる場合には
トランジスタ139と145の間の電流分配が影響し始め、出
力端子69の電圧が減少し始めると共に出力端子70の電圧
が増大し始めるため、出力端子69及び70間の電圧差の極
性が変化する。同様に、入力端子57の電圧が入力端子58
の電圧より、トランジスタ137及び147のベースの電圧が
略々等しくなる程度に減少する場合にもこの差電圧の極
性が変化する。これがため、入力端子57及び58の電圧差
の３つのレベルにおいて出力69及び70は符号変化を示
し、これらレベル外ではｙの符号とｙとの差の符号（ｅ
＝sgn（stn y−ｙ））を表わす一定値を有するものとな
る。

明瞭のため、２個のレベルシフト回路151,155及び79,
83を図示しなある。またレベルシフト回路149、153及び
81,85も図示してある。

第３図は符号決定回路59の他の例を示し、第２図と対
応する素子は第２図と同一の参照番号で示しある。

本例ではトランジスタ139,145及び137,147の各々に、
電流源161によりトランジスタ157,159の結合エミッタに
供給される電流に等しい一定の直流電流を発生する格別
の電流源167及び169を設ける。

トランジスタ139のベースを符号決定回路59の入力端
子57に、トランジスタ137のベースを入力端子58に接続
する。

３個の抵抗171,173,175の直列接続を入力端子端子57
とトランジスタ135のコレクタとの間に接続し、３個の
抵抗177,179,181の直列接続を入力端子58とトランジス
タ133のコレクタとの間に接続する。

トランジスタ159のベースは抵抗171及び173間の接続
点に、トランジスタ147のベースを抵抗173及び175間の
接続点に、トランジスタ157のベースを抵抗177及び179
間の接続点に、トランジスタ145のベースを抵抗179及び
181間の接続点にそれぞれ接続する。

トランジスタ157のコレクタを出力端子69に、トラン
ジスタ159のコレクタを出力端子70に接続する。

トランジスタ133及び135が非導通状態のとき、入力端
子57からトランジスタ139,159及び147に同一のベース電
圧が供給されると共に入力端子58からトランジスタ137,
157及び145に同一のベース電圧が供給される。その結
果、トランジスタ対137,147及び157,159が互に対抗する
ためトランジスタ対139,145のみが出力信号に対し能動
になる。この場合、出力端子69及び70間の出力信号には
入力端子57及び58間の入力信号の一つのレベルにおいて
のみ符号変化が生ずる。

トランジスタ133及び135が導通している場合には、ト
ランジスタ159のベースの電圧が入力端子57の電圧より
幾分低くなり、トランジスタ147のベースの電圧が更に
幾分低くなる。また、トランジスタ157のベースの電圧
が入力端子58の電圧より幾分低くなり、トランジスタ14
5のベース電圧が更に幾分低くなる。この場合には第２
図の符号決定回路の場合と同様に出力端子69,70の信号
は入力端子57及び58間の信号の３つのレベルで符号変化
を生ずるものとなる。

【図面の簡単な説明】

第１図は本発明データ信号補正回路のブロック回路図、第２図は本発明データ信号補正回路の一部分の可能な構
成例の回路図、第３図は第２図の回路の一部分の他の構成例の回路図で
あり、第４図は従来の補正回路の補正信号及び本発明補
正回路の補正信号を示す波形図である。１……データ信号補正回路の入力端子３……レベル補正回路７……加算回路、11……乗算器 13……電流源、15……積分器 23……振幅補正回路、25……振幅制御回路 29……積分器、31……スイッチ 35……乗算器、49……両側リミッタ 51……データ補正回路の出力端子 55……零交差検出回路 59……符号決定回路、69……補正信号出力端子 53,54……平衡入力端子 75,77;87,89……エミッタ結合トランジスタ対 79,83;81,85……レベルシフト回路 95〜105;107〜117……時定数回路 119〜127……出力回路 57,58……平衡入力端子 129,133,135;137,147;139,145;157,159……エミッタ結
合トランジスタ対 149,153;151,155……レベルシフト回路 69,70……平衡出力端子

Claims

【特許請求の範囲】

【請求項１】振幅補正回路と、レベル補正回路と、該レ
ベル補正回路の出力端子に結合され且つ符号決定回路を
含み補正信号を取り出す信号路とを具え、前記振幅補正
回路とレベル補正回路は補正信号により制御し得ると共
に前記振幅補正回路は前記信号路に結合された零交差検
出回路の出力信号によりスイッチし得るようにしてある
データ信号補正回路において、前記補正信号（ｅ）は前
記符号決定回路（59）の出力端子（69）から取り出し、
該符号決定回路は前記零交差検出回路（55）により、常
規動作モード中は３レベル符号変化関数に、零交差が検
出されない動作モード中は１レベル符号変化関数に切換
えることができ、且つ前記振幅補正回路（23）は前記零
交差検出回路（55）により零交差が検出されない動作モ
ード中は零でない一定増幅状態に切換えることができる
ように構成してなることを特徴とするデータ信号補正回
路。
【請求項２】特許請求の範囲第１項記載のデータ信号補
正回路において、前記レベル補正回路（３）の出力端子
（19）から補正信号を得るための信号路は前記振幅補正
回路（23）と符号決定回路（59）を順次に含むことを特
徴とするデータ信号補正回路。
【請求項３】特許請求の範囲第１又は２項記載のデータ
信号補正回路において、前記符号決定回路（59）におい
ては平衡入力端子（57,58）を２個のトランジスタ（14
7,145）のベースに接続し、該２個のトランジスタのコ
レクタを平衡出力端子（69,70）に接続し、該平衡出力
端子に２個の別のトランジスタ（139,137）のコレクタ
を接続し、後者の２個のトランジスタは前者の２個のト
ランジスタと２個のエミッタ結合対（147,137及び145,1
39）を構成するようにし、後者の２個のトランジスタの
ベースは前記平衡入力端子（57,58）にそれぞれ接続す
ると共に２個の更に別のトランジスタ（135,133）のコ
レクタに接続し、該２個のトランジスタはベース（61）
に前記零交差検出回路（55）が供給されるトランジスタ
（129）とエミッタ結合してあることを特徴とするデー
タ信号補正回路。
【請求項４】特許請求の範囲第３項記載のデータ信号補
正回路において、前記２個のエミッタ結合対（139,145;
147,137）はそれらの結合エミッタを別のエミッタ結合
トランジスタ対のコレクタに接続し、該トランジスタ対
のベースをレベルシフト回路（151,155;149,153）を経
て平衡入力端子（57,58）に接続してあることを特徴と
するデータ信号補正回路。
【請求項５】特許請求の範囲第３項記載のデータ信号補
正回路において、別のエミッタ結合トランジスタ対（15
9,157）のコレクタを平衡出力端子（69,70）に接続する
と共に前記３個のエミッタ結合トランジスタ対（139,14
5;147,137及び159,157）の各々に電流源（167,169,16
1）を設けてあることを特徴とするデータ信号補正回
路。
【請求項６】特許請求の範囲第１〜５の何れかに記載の
データ信号補正回路において、前記零検出回路において
は平衡入力端子（53,54）をエミッタ結合トランジスタ
対（75,77）のベースに接続すると共にレベルシフト回
路（79,83;81,85）を経て別のエミッタ結合トランジス
タ対（87,89）のベースに接続し、後者のトランジスタ
の一方のコレクタ（89のコレクタ）を前者のトランジス
タ対（75,77）のエミッタに接続し、前者のトランジス
タ対のコレクタから各々零交差時にパルスが得られるよ
うにしてあることを特徴とするデータ信号補正回路。
【請求項７】特許請求の範囲第６項記載のデータ信号補
正回路において、各零交差時にパルスが得られる前記コ
レクタを２個の時定数回路（97,109）を経て零交差検出
回路（55）の出力端子（63）に結合し、一方の時定数回
路が零交差検出回路の出力信号の発生時の遅延を決定
し、他方の時定数回路がこの出力信号の消失時の遅延を
決定するようにしてあることを特徴とするデータ信号補
正回路。