JPH0827304B2 - Failure detection device - Google Patents
Failure detection deviceInfo
- Publication number
- JPH0827304B2 JPH0827304B2 JP6677087A JP6677087A JPH0827304B2 JP H0827304 B2 JPH0827304 B2 JP H0827304B2 JP 6677087 A JP6677087 A JP 6677087A JP 6677087 A JP6677087 A JP 6677087A JP H0827304 B2 JPH0827304 B2 JP H0827304B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- output
- frequency
- determination device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 title claims description 33
- 238000010586 diagram Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 2
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、周波数判定装置の故障を検出する装置に関
するものである。The present invention relates to a device for detecting a failure of a frequency determination device.
[従来の技術] 従来、信号処理装置の誤動作等を防止するため正規の
信号だけを処理装置に入力し、それ以外の信号は入力し
ないようにする場合には、入力信号を判定する装置を設
け、これにより入力信号を調べて正規の信号だけを信号
処理装置に入力するようにしていた。第3図に示したの
はその一例であり、信号は周波数判定装置101を通して
信号処理装置102に入力される。周波数判定装置101は入
力信号の周波数を調べ、それが正規の入力信号の周波数
に等しい場合には、入力信号は正規のものと判定して信
号処理装置102に出力し、周波数が異なる場合には、正
規の信号ではないとして信号を出力しない。[Prior Art] Conventionally, in order to prevent malfunction of a signal processing device and the like, only a normal signal is input to the processing device, and other signals are not input, a device for determining an input signal is provided. Thus, the input signal is checked and only the regular signal is input to the signal processing device. An example is shown in FIG. 3, and the signal is input to the signal processing device 102 through the frequency determination device 101. The frequency determining device 101 checks the frequency of the input signal, and if it is equal to the frequency of the regular input signal, the input signal is determined to be regular and is output to the signal processing device 102. , No signal is output as it is not a legitimate signal.
一方、信号処理装置における処理結果を出力する場合
にも、これに接続された装置等に正規の信号のみを出力
しようとする場合には、信号処理装置の出力信号が正規
のものであるか否かを確認した後出力するということが
行われている。第4図に示したのはその一例で、信号処
理装置102の出力信号を周波数判定装置101に入力してそ
のチェックを行っている。周波数判定装置101は、入力
された信号の周波数が正規の信号の周波数に等しい場合
にのみこの信号は正規のものであると判定し、出力す
る。On the other hand, even when outputting the processing result in the signal processing device, if it is intended to output only a normal signal to the device connected to this, whether the output signal of the signal processing device is a normal signal or not. After confirming whether or not it is output. An example thereof is shown in FIG. 4, in which the output signal of the signal processing device 102 is input to the frequency determination device 101 to check it. The frequency determination device 101 determines that this signal is a regular signal only when the frequency of the input signal is equal to the frequency of the regular signal, and outputs it.
[発明が解決しようとする問題点] ところで、このような周波数判定装置を用いて信号を
判定する場合、この判定装置が故障すると正規の信号が
入力された場合でもこの装置からは信号が出力されず、
その出力は例えば論理レベル“1"あるいは論理レベル
“0"のいずれかに固定された状態となる。そして、この
ような出力は信号が入力されていない場合の周波数判定
装置の出力と同じであるため、信号処理装置は信号が入
力されていないものとして待機状態となってしまう。[Problems to be Solved by the Invention] By the way, when a signal is determined using such a frequency determination device, even if a normal signal is input when this determination device fails, a signal is output from this device. No
The output is fixed to either the logic level "1" or the logic level "0", for example. Since such an output is the same as the output of the frequency determination device when no signal is input, the signal processing device enters a standby state as if no signal was input.
また、周波数判定装置が故障により正規の信号以外の
信号を出力すると、これは信号処理装置の誤動作の原因
となる。Further, if the frequency determination device outputs a signal other than a normal signal due to a failure, this causes a malfunction of the signal processing device.
本発明の目的は、このような問題を解決するため、周
波数判定装置の故障を検出する信頼性の高い故障検出装
置を提供することにある。An object of the present invention is to provide a highly reliable fault detection device for detecting a fault in a frequency determination device in order to solve such a problem.
[問題点を解決するための手段] 本発明は、入力信号が所定の周波数を持つときのみこ
の信号を出力する周波数判定装置の故障を検出する装置
において、上記周波数の試験信号を入力する試験信号入
力端子と、所定の時間間隔で試験を行うべきタイミング
を示す第1の制御信号と第2の制御信号とを発生し、上
記第1の制御信号を出力したとき、所定の信号が入力さ
れた場合にのみ上記第2の制御信号を出力する制御手段
と、 この制御手段が上記第2の制御信号を出力したとき、
上記周波数判定装置が出力する信号をもとにこの周波数
判定装置の故障を検出する故障検出手段と、 機械的に連動してオン(扛上)又はオフ(落下)する
第1の接点と第2の接点を有し、上記第1の制御信号が
入力したとき上記第2の接点のオン又はオフを示す上記
所定の信号を上記制御手段に出力し、また上記第1の接
点を通して上記試験信号入力端子に入力された上記試験
信号を上記周波数判定装置に入力するリレーとを備えた
ことを特徴とする。[Means for Solving Problems] The present invention relates to a device for detecting a failure of a frequency determination device which outputs a signal only when an input signal has a predetermined frequency. When a first control signal and a second control signal indicating the timing to perform a test at a predetermined time interval are generated and the first control signal is output, the predetermined signal is input Only when the control means outputs the second control signal, and when the control means outputs the second control signal,
A failure detecting means for detecting a failure of the frequency determining device based on a signal output from the frequency determining device, a first contact and a second contact which are mechanically interlocked to be turned on (lifted) or turned off (dropped). And outputs the predetermined signal, which indicates ON or OFF of the second contact, to the control means when the first control signal is input, and inputs the test signal through the first contact. And a relay for inputting the test signal input to the terminal to the frequency determination device.
[作用] 上記制御手段が第1の制御信号を出力すると、上記リ
レーの第1の接点はオンし、上記試験信号入力端子に入
力された試験信号が上記周波数判定装置に入力される。
また、このときリレーは第2の接点のオン又はオフを示
す所定の信号を制御手段に出力する。制御手段はこれを
受け、上記リレーが第1の制御信号により確かに動作し
たとして、第2の制御信号を上記故障検出手段に出力す
る。故障検出手段は、第2の制御信号が出力されると、
試験信号が入力されている周波数判定装置が出力する信
号をもとにこの周波数判定装置の故障検出を行う。[Operation] When the control means outputs the first control signal, the first contact of the relay is turned on, and the test signal input to the test signal input terminal is input to the frequency determination device.
Further, at this time, the relay outputs a predetermined signal indicating ON or OFF of the second contact to the control means. Upon receipt of this, the control means outputs a second control signal to the failure detection means on the assumption that the relay has certainly operated by the first control signal. The failure detection means outputs the second control signal,
Failure detection of the frequency determination device is performed based on the signal output by the frequency determination device to which the test signal is input.
[この発明の実施例] 次に、本発明の一実施例について説明する。[Embodiment of the Invention] Next, an embodiment of the present invention will be described.
第1図に本実施例のブロック図を示す、周波数判定装
置101は入力信号の周波数を調べ、それが正規の入力信
号の周波数に等しい場合には、入力信号は正規のものと
判定して信号処理装置102に出力し、周波数が異なる場
合には、正規の信号ではないとして信号を出力しない。
周波数判定装置101の出力信号はアンドゲート103を通し
て信号処理装置102に入力する。本発明による故障検出
装置10はこの周波数判定装置101の故障を検出するもの
である。FIG. 1 shows a block diagram of the present embodiment. The frequency determination device 101 checks the frequency of the input signal, and if it is equal to the frequency of the regular input signal, the input signal is determined to be regular and the signal is determined. The signal is output to the processing device 102, and if the frequencies are different, the signal is not output because it is not a normal signal.
The output signal of the frequency determination device 101 is input to the signal processing device 102 through the AND gate 103. The failure detection device 10 according to the present invention detects a failure of the frequency determination device 101.
試験信号入力端子1は正規の入力信号と同じ周波数を
持つ試験信号tを入力するためのもので、これに入力し
た試験信号は後述するリレー4により動作されるスイッ
チを介して周波数判定装置101に入力する。制御回路2
は、所定の時間間隔で試験を行うべきタイミングを示す
論理レベル“1"の制御信号C1と制御信号C2とを発生す
る。制御信号C1は後述するリレー4に出力し、制御信号
C2は後述する故障検出回路3と上記アンドゲート103に
出力する。ただし、制御信号C2は、制御信号C1を出力し
たとき、信号として+5Vの電圧が端子21に入力された場
合にのみ出力する。The test signal input terminal 1 is for inputting a test signal t having the same frequency as that of a regular input signal, and the test signal input to the test signal input terminal 1 is sent to the frequency determination device 101 via a switch operated by a relay 4 described later. input. Control circuit 2
Generates a control signal C 1 and a control signal C 2 having a logic level “1” indicating the timing at which the test should be performed at predetermined time intervals. The control signal C 1 is output to the relay 4, which will be described later, and the control signal C 1 is output.
C 2 is output to the failure detection circuit 3 described later and the AND gate 103. However, the control signal C 2 is output only when a voltage of +5 V is input to the terminal 21 as a signal when the control signal C 1 is output.
故障検出回路3はこの制御回路2が制御信号C2を出力
したとき、周波数判定装置101が出力する信号をもとに
この周波数判定装置の故障検出を行い、故障を検出した
ときは、そのことを示す故障検出信号sを出力する。リ
レー4は、機械的に連動する接点4a,4bによりオン又は
オフするスイッチ41,42を有する。このリレー4は接点4
a,4bが確実に連動して動作するように構成されている。
リレー4がオンすると、スイッチ41の接点411、接点4a
を通して試験信号tは周波数判定装置101に入力され、
一方、スイッチ42の接点421,4bを通して+5Vの電圧が信
号として制御回路2の端子21に印加される。また、リレ
ー4がオフしたときは、スイッチ42の接点412,4aを通し
て、端子5に入力された入力信号iが周波数判定装置10
1に入力される。When the control circuit 2 outputs the control signal C 2 , the failure detection circuit 3 detects the failure of the frequency determination device based on the signal output by the frequency determination device 101. The failure detection signal s indicating The relay 4 has switches 41, 42 which are turned on or off by mechanically interlocking contacts 4a, 4b. This relay 4 has contact 4
The a and 4b are configured to operate in a reliable manner.
When relay 4 is turned on, contact 411 of switch 41 and contact 4a
The test signal t is input to the frequency determination device 101 through
On the other hand, the voltage of + 5V is applied as a signal to the terminal 21 of the control circuit 2 through the contacts 421 and 4b of the switch 42. When the relay 4 is turned off, the input signal i input to the terminal 5 through the contacts 412, 4a of the switch 42 is applied to the frequency determination device 10.
Entered in 1.
次に、動作を説明する。制御回路2が論理レベル“1"
の制御信号C1,C2を出力していないときは、リレー4が
オフしているため、入力信号iが周波数判定装置101に
入力される。周波数判定装置101はこの信号が所定の周
波数を持つ場合は正規の信号であると判定してアンドゲ
ート103に出力し、異なる周波数を持つ場合には正規の
信号でないと判定して出力しない。アンドゲート103の
もう一方の端子に入力されている制御信号C2は論理レベ
ル“0"であるため、周波数判定装置101が出力した上記
信号はこのアンドゲートを通って信号処理装置102に入
力される。Next, the operation will be described. Control circuit 2 is at logic level "1"
When the control signals C 1 and C 2 are not output, the input signal i is input to the frequency determination device 101 because the relay 4 is off. When this signal has a predetermined frequency, the frequency determining device 101 determines that it is a regular signal and outputs it to the AND gate 103, and when it has a different frequency, it determines that it is not a regular signal and does not output it. Since the control signal C 2 input to the other terminal of the AND gate 103 has the logic level “0”, the signal output from the frequency determination device 101 is input to the signal processing device 102 through this AND gate. It
制御回路2は、定期的に周波数判定装置の故障検出を
行うため、所定の時間間隔で論理レベル“1"の制御信号
C1を出力しており、この信号が出力されると、リレー4
が動作してスイッチ41,42の接点411,421がオンとなる。
これにより、試験信号入力端子1に入力された試験信号
tは周波数判定装置101に入力され、一方、スイッチ42
を通して+5Vの電圧が信号として制御回路2の端子21に
印加される。Since the control circuit 2 periodically detects the failure of the frequency determination device, the control signal of the logic level "1" is set at a predetermined time interval.
When C 1 is output and this signal is output, relay 4
Operates to turn on the contacts 411, 421 of the switches 41, 42.
As a result, the test signal t input to the test signal input terminal 1 is input to the frequency determination device 101, while the switch 42
A voltage of + 5V is applied as a signal to the terminal 21 of the control circuit 2 through.
制御回路2はその端子21に+5Vの電圧が印加される
と、論理レベル“1"の制御信号C2をアンドゲート103と
故障検出回路3に出力する。ここで、制御回路2が、端
子21に+5Vの電圧が印加された後、制御信号C2を出力し
て故障検出回路3に故障検出を行わせるのは、試験信号
tが確実に周波数判定装置101に入力されている状態で
故障検出を実施するためである。すなわち、リレー4に
よりスイッチ41とスイッチ42は機械的に連動し、接点41
1がオンのときは接点421も必ずオンとなる。従って、端
子21に+5Vの電圧が印加されたならば、リレー4が動作
して試験信号tが周波数判定装置101に確かに入力され
ていることになる。When the voltage of + 5V is applied to the terminal 21, the control circuit 2 outputs the control signal C 2 of logic level “1” to the AND gate 103 and the failure detection circuit 3. Here, the reason why the control circuit 2 outputs the control signal C 2 to cause the failure detection circuit 3 to perform the failure detection after the voltage of + 5V is applied to the terminal 21 is that the test signal t is surely the frequency determination device. This is because the failure detection is performed with the input to 101. That is, switch 41 and switch 42 are mechanically interlocked by relay 4, and contact 41
When 1 is on, contact 421 is always on. Therefore, if a voltage of + 5V is applied to the terminal 21, the relay 4 operates and the test signal t is surely input to the frequency determination device 101.
制御回路2が制御信号C2を出力したことによりアンド
ゲート103はゲートを閉じ、故障検出を行っている間は
周波数判定装置101からの信号が信号処理装置102に入力
されることを阻止する。そして、故障検出回路3は周波
数判定装置101が出力する信号をもとにこの周波数判定
装置の故障検出を行い、故障を検出した場合にはそのこ
とを示す故障検出信号sを出力する。Since the control circuit 2 outputs the control signal C 2 , the AND gate 103 closes the gate and prevents the signal from the frequency determination device 101 from being input to the signal processing device 102 while the failure detection is being performed. Then, the failure detection circuit 3 detects a failure of this frequency determination device based on the signal output from the frequency determination device 101, and when a failure is detected, outputs a failure detection signal s indicating this.
このようにして、周波数判定装置101の故障検出が、
本来の通信機能に支障を与えずに、定期的に、かつ確実
に実施される。In this way, the failure detection of the frequency determination device 101,
It is carried out regularly and surely without affecting the original communication function.
次に、信号処理装置102の出力側に接続された周波数
判定装置101の故障を検出する実施例について、第2図
に示すブロック図を用いて説明する。Next, an embodiment for detecting a failure of the frequency determination device 101 connected to the output side of the signal processing device 102 will be described with reference to the block diagram shown in FIG.
周波数判定装置101は信号処理装置102の出力信号の周
波数を調べ、それが正規の出力信号の周波数に等しい場
合にはこの信号は正規のものと判定し、周波数が異なる
場合には正規の信号ではないと判定する。The frequency determination device 101 examines the frequency of the output signal of the signal processing device 102, determines that the signal is normal if it is equal to the frequency of the regular output signal, and determines that the signal is regular if the frequencies are different. It is determined not to.
この故障検出装置11の試験信号入力端子1は、正規の
出力信号と同じ周波数を持つ試験信号tを入力するため
のもので、これに入力した試験信号はリレー4により動
作されるスイッチ 41を介して周波数判定装置101に入力する。制御回路
2は、所定の時間間隔で試験を行うべきタイミングを示
す論理レベル“1"の制御信号C1と制御信号C2とを発生す
る。制御信号C1は後述するリレー4に出力し、制御信号
C2は故障検出回路3に出力する。ただし、制御信号C
2は、制御信号C1を出力したとき、信号として+5Vの電
圧が端子21に入力された場合にのみ出力する。The test signal input terminal 1 of this failure detection device 11 is for inputting a test signal t having the same frequency as the normal output signal, and the test signal input thereto is passed through a switch 41 operated by the relay 4. Input to the frequency determination device 101. The control circuit 2 generates a control signal C 1 and a control signal C 2 having a logic level "1" indicating the timing at which the test should be performed at predetermined time intervals. The control signal C 1 is output to the relay 4, which will be described later, and the control signal C 1 is output.
C 2 is output to the failure detection circuit 3. However, control signal C
When the control signal C 1 is output, 2 is output only when a voltage of +5 V is input to the terminal 21 as a signal.
故障検出回路3はこの制御回路2が制御信号C2を出力
したとき、周波数判定装置101が出力する信号をもとに
この周波数判定装置の故障検出を行い、故障を検出した
ときは、そのことを示す故障検出信号sを出力する。リ
レー4は、機械的に連続してオン又はオフするスイッチ
41,42を有し、それらの接点411,421は制御信号C1が出力
されたとき、オンとなる。このリレー4は、先の実施例
のものと同様に、接点421が確実に連動して動作し、一
方がオン(又はオフ)のときは他方も必ずオン(又はオ
フ)となるように構成されている。リレー4がオンする
と、スイッチ41の接点411を通して試験信号tは周波数
判定装置101に入力され、一方、スイッチ42の接点421を
通して+5Vの電圧が信号として制御回路2の端子21に印
加される。リレー4がオフしたときは、スイッチ41の接
点412がオンとなり、試験信号入力端子1に入力された
信号が出力端子5より正規の出力信号oとして出力され
る。When the control circuit 2 outputs the control signal C 2 , the failure detection circuit 3 detects the failure of the frequency determination device based on the signal output by the frequency determination device 101. The failure detection signal s indicating The relay 4 is a switch that is mechanically continuously turned on or off.
41 and 42, and their contacts 411 and 421 are turned on when the control signal C 1 is output. As in the case of the previous embodiment, this relay 4 is configured so that the contact 421 operates in a reliable manner so that when one is on (or off), the other is always on (or off). ing. When the relay 4 is turned on, the test signal t is input to the frequency determination device 101 through the contact 411 of the switch 41, while the + 5V voltage is applied as a signal to the terminal 21 of the control circuit 2 through the contact 421 of the switch 42. When the relay 4 is turned off, the contact 412 of the switch 41 is turned on, and the signal input to the test signal input terminal 1 is output from the output terminal 5 as a regular output signal o.
この実施例では信号処理装置102の正規の出力信号及
び試験信号tはいずれも信号処理装置102から切り替え
て出力されるものとしている。In this embodiment, both the regular output signal of the signal processing device 102 and the test signal t are switched and output from the signal processing device 102.
次に、動作を説明する。制御回路2が論理レベル“1"
の制御信号C1,C2を出力していないときは、リレー4の
接点412がオンとなり、信号処理装置102の出力が正規の
信号として端子5から出力される。Next, the operation will be described. Control circuit 2 is at logic level "1"
When the control signals C 1 and C 2 are not output, the contact 412 of the relay 4 is turned on, and the output of the signal processing device 102 is output from the terminal 5 as a regular signal.
制御回路2は、定期的に周波数判定装置の故障検出を
行うため、所定の時間間隔で論理レベル“1"の制御信号
C1を出力しており、この信号が出力されると、リレー4
が動作してスイッチ41,42の接点411,421がオンとなる。
これにより、試験信号入力端子1に入力された信号処理
装置102からの試験信号tは接点411を通して周波数判定
装置101に入力され、一方、接点421を通して+5Vの電圧
が信号として制御回路2の端子21に印加される。Since the control circuit 2 periodically detects the failure of the frequency determination device, the control signal of the logic level "1" is set at a predetermined time interval.
When C 1 is output and this signal is output, relay 4
Operates to turn on the contacts 411, 421 of the switches 41, 42.
As a result, the test signal t from the signal processing device 102 input to the test signal input terminal 1 is input to the frequency determination device 101 through the contact 411, while the + 5V voltage is output as a signal through the contact 421 to the terminal 21 of the control circuit 2. Applied to.
制御回路2はその端子21に+5Vの電圧が印加される
と、論理レベル“1"の制御信号C2を故障検出回路3に出
力する。制御回路2は端子21に+5Vの電圧が印加された
後、制御信号C2を出力することによって、試験信号tが
周波数判定装置101に確実に入力されている状態で故障
検出回路3に故障検出を行わせる。リレー4のスイッチ
41とスイッチ42とは機械的に連動してオン又はオフし、
接点411がオンのときは接点421も必ずオンとなるため、
これが可能である。When the voltage of + 5V is applied to the terminal 21, the control circuit 2 outputs the control signal C 2 of logic level “1” to the failure detection circuit 3. The control circuit 2 outputs the control signal C 2 after the voltage of + 5V is applied to the terminal 21, so that the failure detection circuit 3 detects the failure while the test signal t is reliably input to the frequency determination device 101. To perform. Switch for relay 4
41 and the switch 42 are mechanically interlocked to turn on or off,
Since contact 421 is always on when contact 411 is on,
This is possible.
制御回路2が制御信号C2を出力したことにより、故障
検出回路3は周波数判定装置101が出力する信号をもと
にこの周波数判定装置101の故障検出を行い、故障を検
出した場合には、そのことを示す故障検出信号を出力す
る。When the control circuit 2 outputs the control signal C 2 , the failure detection circuit 3 detects the failure of the frequency determination device 101 based on the signal output from the frequency determination device 101, and when the failure is detected, A failure detection signal indicating that is output.
このようにして、周波数判定装置101が信号処理装置
の出力側に設けられた場合にも、その故障検出が定期的
に、かつ確実に実施される。In this way, even when the frequency determination device 101 is provided on the output side of the signal processing device, its failure detection is performed regularly and reliably.
なお、これらの実施例では試験信号入力端子1からは
正規の信号と同じ周波数を持つ信号を試験信号として入
力したが、正規の信号とは異なる周波数の信号をも用い
ることによって故障検出をさらに確実なものとすること
ができる。すなわち、正規の信号とは周波数が異なる信
号を試験信号tとして周波数判定装置101に入力した場
合、周波数判定装置が正常であればこの信号は出力され
ない。従って、故障検出回路3をこのとき周波数判定装
置が正常と判定するように構成すれば、正規の信号以外
の信号が入力された場合にも周波数判定装置が正しく動
作するか否かを調べることができる。In these examples, a signal having the same frequency as the regular signal was input as the test signal from the test signal input terminal 1. However, by using a signal having a frequency different from the regular signal, it is possible to further ensure the failure detection. It can be anything. That is, when a signal having a frequency different from that of the regular signal is input to the frequency determination device 101 as the test signal t, this signal is not output if the frequency determination device is normal. Therefore, by configuring the failure detection circuit 3 so that the frequency determination device determines that the frequency determination device is normal at this time, it is possible to check whether the frequency determination device operates properly even when a signal other than a normal signal is input. it can.
[この発明の効果] 以上説明したように、本発明の故障検出装置は、入力
信号が所定の周波数を持つときのみこの信号を出力する
周波数判定装置の故障を検出する装置において、 上記周波数の試験信号を入力する試験信号入力端子
と、所定の時間間隔で試験を行うべきタイミングを示す
第1の制御信号と第2の制御信号とを発生し、上記第1
の制御信号を出力したとき、所定の信号が入力された場
合にのみ上記第2の制御信号を出力する制御手段と、こ
の制御手段が上記第2の制御信号を出力したとき、上記
周波数判定装置が出力する信号をもとにこの周波数判定
装置の故障を検出する故障検出手段とを備え、さらに機
械的に連動してオン又はオフする第1の接点と第2の接
点とを持ち、上記第1の制御信号が出力されたとき、上
記第2の接点のオン又はオフを示す上記所定の信号を上
記制御手段に入力し、また上記第1の接点を通して上記
試験信号入力端子に入力された上記試験信号を上記周波
数判定装置に入力するリレーとを備えている。[Effects of the Invention] As described above, the failure detection device of the present invention is a device for detecting a failure of a frequency determination device that outputs this signal only when an input signal has a predetermined frequency. A test signal input terminal for inputting a signal, a first control signal and a second control signal indicating the timing at which a test should be performed at a predetermined time interval are generated, and the first control signal is generated.
When the control signal is output, the control means outputs the second control signal only when a predetermined signal is input, and the frequency determining device when the control means outputs the second control signal. A failure detecting means for detecting a failure of the frequency determining device based on a signal output by the frequency determining device, and further having a first contact and a second contact which are mechanically interlocked to turn on or off. When the control signal No. 1 is output, the predetermined signal indicating ON or OFF of the second contact is input to the control means, and the test signal input terminal is input through the first contact. And a relay for inputting a test signal to the frequency determination device.
従って、本発明の故障検出装置を用いることによっ
て、周波数判定装置の故障検出を定期的に行え、しかも
試験信号を確実に入力した状態で試験を実施できる。こ
れにより、周波数判定装置の非常に信頼性の高い故障検
出が可能となる。Therefore, by using the failure detection device of the present invention, the failure of the frequency determination device can be detected periodically, and the test can be performed while the test signal is being reliably input. This enables very reliable fault detection of the frequency determination device.
第1図は本発明の一実施例を示すブロック図、第2図は
他の実施例を示すブロック図、第3図,第4図は周波数
判定装置により入力信号又は出力信号の正規性を判定す
る従来の信号処理システムを示すブロック図である。 1……試験信号入力端子、 2……制御回路、 3……故障検出回路、 4……リレー、 4a,4b……接点、 21……端子、 41,42……スイッチ。FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram showing another embodiment, and FIGS. 3 and 4 are frequency judgment devices for judging the normality of an input signal or an output signal. It is a block diagram which shows the conventional signal processing system which does. 1 ... Test signal input terminal, 2 ... control circuit, 3 ... fault detection circuit, 4 ... relay, 4a, 4b ... contact, 21 ... terminal, 41,42 ... switch.
Claims (1)
の信号を出力する周波数判定装置の故障を検出する装置
において、 上記周波数の試験信号を入力する試験信号入力端子と、 所定の時間間隔で試験を行うべきタイミングを示す第1
の制御信号と第2の制御信号とを発生し、上記第1の制
御信号を出力したとき、所定の信号が入力された場合に
のみ上記第2の制御信号を出力する制御手段と、 この制御手段が上記第2の制御信号を出力したとき、上
記周波数判定装置が出力する信号をもとにこの周波数判
定装置の故障を検出する故障検出手段と、 機械的に連動してオン又はオフする第1の接点と第2の
接点とを有し、上記第1の制御信号が出力されたとき、
上記第2の接点のオン又はオフを示す上記所定の信号を
上記制御手段に入力し、また上記第1の接点を通して上
記試験信号入力端子に入力された上記試験信号を上記周
波数判定装置に入力するリレーとを備えたことを特徴と
する故障検出装置。1. A device for detecting a failure of a frequency judgment device which outputs a signal only when an input signal has a predetermined frequency, and a test signal input terminal for inputting a test signal of the frequency and a predetermined time interval. First to indicate when the test should be done
And a second control signal, and when the first control signal is output, the control means outputs the second control signal only when a predetermined signal is input, and the control means. A failure detecting means for detecting a failure of the frequency determining device based on the signal output by the frequency determining device when the means outputs the second control signal; 1 contact point and 2nd contact point, when the above-mentioned 1st control signal is output,
The predetermined signal indicating ON or OFF of the second contact is input to the control means, and the test signal input to the test signal input terminal through the first contact is input to the frequency determination device. A failure detection device comprising a relay.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6677087A JPH0827304B2 (en) | 1987-03-20 | 1987-03-20 | Failure detection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6677087A JPH0827304B2 (en) | 1987-03-20 | 1987-03-20 | Failure detection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63233378A JPS63233378A (en) | 1988-09-29 |
| JPH0827304B2 true JPH0827304B2 (en) | 1996-03-21 |
Family
ID=13325441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6677087A Expired - Lifetime JPH0827304B2 (en) | 1987-03-20 | 1987-03-20 | Failure detection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0827304B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7504865B2 (en) | 2004-03-09 | 2009-03-17 | Panasonic Corporation | Frequency sensor and semiconductor device |
| CN104122474B (en) * | 2014-08-06 | 2017-03-15 | 国网上海市电力公司 | A kind of intelligent distribution type feeder automation logic testing system |
-
1987
- 1987-03-20 JP JP6677087A patent/JPH0827304B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63233378A (en) | 1988-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4945540A (en) | Gate circuit for bus signal lines | |
| JPH0827304B2 (en) | Failure detection device | |
| WO1986007477A1 (en) | Skew insensitive fault detect and signal routing device | |
| JP2861595B2 (en) | Switching control device for redundant CPU unit | |
| US6658501B1 (en) | Printer device having a function of preventing malfunctions owing to an abnormal signal leaking out from an external recording device | |
| EP0460643A2 (en) | Emergency circuit for, e.g., numerical control unit | |
| JP2624796B2 (en) | Control device | |
| KR100421849B1 (en) | Digital Signal Processor Operation Method of Main Processor | |
| JPH02122730A (en) | Signal line terminating system | |
| JPH05204692A (en) | Failure detecting/separating system for information processor | |
| JPH05227056A (en) | Redundant circuit alarm detection method | |
| JP3033588B2 (en) | MF signal erroneous detection prevention circuit | |
| JPS61267810A (en) | Deciding circuit for detection of service interruption | |
| JPS6367842A (en) | Load controlling system | |
| JP2001004683A (en) | Self-checking device | |
| JPS6386329A (en) | Relay operation abnormality detector | |
| JPH05250195A (en) | Health check control system of information processing system | |
| JPH0887938A (en) | Latch relay monitoring device | |
| JPH05143381A (en) | Queued redundant system | |
| JPH0469759A (en) | Bypass control system for device selecting signal | |
| JPH04172913A (en) | Protective relaying device | |
| JPS5872226A (en) | Clock switching circuit | |
| JPH10294723A (en) | Multiplex communication system | |
| JPS61248102A (en) | process controller | |
| JPH0536501U (en) | Electronic device control device |