Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0827464B2 - Active matrix LCD display - Google Patents
[go: Go Back, main page]

JPH0827464B2 - Active matrix LCD display - Google Patents

Active matrix LCD display

Info

Publication number
JPH0827464B2
JPH0827464B2 JP62048682A JP4868287A JPH0827464B2 JP H0827464 B2 JPH0827464 B2 JP H0827464B2 JP 62048682 A JP62048682 A JP 62048682A JP 4868287 A JP4868287 A JP 4868287A JP H0827464 B2 JPH0827464 B2 JP H0827464B2
Authority
JP
Japan
Prior art keywords
liquid crystal
transistor
pixel
active matrix
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62048682A
Other languages
Japanese (ja)
Other versions
JPS63216030A (en
Inventor
昌也 欅田
通信 末包
信彦 今城
修市 飯田
弘 小倉
正記 結城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP62048682A priority Critical patent/JPH0827464B2/en
Publication of JPS63216030A publication Critical patent/JPS63216030A/en
Publication of JPH0827464B2 publication Critical patent/JPH0827464B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136268Switch defects

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、各画素に2個のトランジスタを形成し、一
方のトランジスタに不良を生じたとしても表示欠陥を生
じないアクティブマトリックス液晶表示装置に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix liquid crystal display device in which two transistors are formed in each pixel and a display defect does not occur even if one transistor has a defect. It is a thing.

[従来の技術] 最近、OA機器端末や平面テレビ等薄型ディスプレイの
開発の要求が強くなっており、そのひとつとして行列状
に電極を配置した液晶表示装置において前記電極の交点
部分近傍にトランジスタ等の能動素子を配置して液晶の
駆動を行なうアクティブマトリックス液晶表示装置が盛
んに開発されている。
[Prior Art] Recently, there has been a strong demand for development of thin displays such as OA equipment terminals and flat-screen TVs. One of them is a liquid crystal display device in which electrodes are arranged in a matrix, and transistors such as transistors are provided near intersections of the electrodes. Active matrix liquid crystal display devices have been actively developed in which active elements are arranged to drive liquid crystals.

第2図は、このアクティブマトリックス液晶表示装置
の代表的例の等価回路図である。図において、21は液晶
層であり、22は前記液晶層に印加される電圧を保持する
ためのキャパシタであり、23は前記液晶層を駆動する電
圧を制御するためのトランジスタである。X2,1、X2,2
X2,3……はトランジスタ23のゲートを制御する行選択
線、Y2,1、Y2,2、Y2,3……は液晶を駆動するのに必要な
電圧を印加するための列信号線であり、線順次で駆動さ
れる。
FIG. 2 is an equivalent circuit diagram of a typical example of this active matrix liquid crystal display device. In the figure, 21 is a liquid crystal layer, 22 is a capacitor for holding a voltage applied to the liquid crystal layer, and 23 is a transistor for controlling a voltage for driving the liquid crystal layer. X 2,1 , X 2,2 ,
X 2,3 ... are row select lines that control the gate of the transistor 23, and Y 2,1 , Y 2,2 , Y 2,3 ... are columns for applying the voltage necessary to drive the liquid crystal. It is a signal line and is driven line-sequentially.

このようなアクティブマトリックス液晶表示装置を実
用化する際に、最も大きな障害となっているのは、断
線、短絡等の欠陥である。1枚の基板上に、数万個から
数十万個のトランジスタを集積しなければならないた
め、無欠陥の表示を得るのが極めて困難となっている。
このような欠陥を取り除くために、あらかじめ1画素当
り2個のトランジスタを配置しておく構造が知られてい
る。
When putting such an active matrix liquid crystal display device into practical use, the biggest obstacle is defects such as disconnection and short circuit. Since it is necessary to integrate tens of thousands to hundreds of thousands of transistors on one substrate, it is extremely difficult to obtain a defect-free display.
In order to remove such a defect, a structure in which two transistors are arranged in advance for each pixel is known.

第3図及び第4図は、これら1画素当たり2個のトラ
ンジスタを設けた例の等価回路図を示している。
3 and 4 show equivalent circuit diagrams of an example in which two transistors are provided for each pixel.

第3図は、行選択線の上下にトランジスタを配置する
構造の例であり、33は第1のトランジスタ、34は第2の
トランジスタ、31はその2個のトランジスタが設けられ
ている画素の液晶層を示している。また、X3,i-1、X3,
i、X3,i+1、X3,i+2は行選択線、Y3,j-1、Y3,j、Y3,j+1
は列信号線を示している。
FIG. 3 is an example of a structure in which transistors are arranged above and below a row selection line. 33 is a first transistor, 34 is a second transistor, and 31 is a liquid crystal of a pixel provided with the two transistors. The layers are shown. Also, X 3 , i -1 , X 3 ,
i, X 3 , i +1 , X 3 , i +2 are row selection lines, Y 3 , j -1 , Y 3 , j, Y 3 , j +1
Indicates a column signal line.

この例では、2個のトランジスタのゲート電極は夫々
別の行選択線に接続されている。この第3図の例では、
31の画素では、第1のトランジスタ33のゲート電極は、
X3,i-1の行選択線に接続され、第2のトランジスタ34の
ゲート電極は、X3,iの行選択線に接続されている。
In this example, the gate electrodes of the two transistors are connected to different row selection lines. In the example of FIG. 3,
In the 31 pixel, the gate electrode of the first transistor 33 is
The gate electrode of the second transistor 34 is connected to the X 3 , i -1 row selection line, and is connected to the X 3 , i row selection line.

そこで、もし第2のトランジスタ34が欠陥を持ってい
ることが判明した時には、この第2のトランジスタ34を
レーザー等で行選択線から切断分離して第1のトランジ
スタ33のみで液晶層を駆動する。従って、上記画素の液
晶層31は、1行上の画像を表示することとなる。
Therefore, if it is found that the second transistor 34 has a defect, the second transistor 34 is separated from the row selection line by a laser or the like, and only the first transistor 33 drives the liquid crystal layer. . Therefore, the liquid crystal layer 31 of the pixel displays an image on one line.

第4図は、1本の行選択線にトランジスタを2個並列
に配置する構造の例であり、43は第1のトランジスタ、
44は第2のトランジスタ、41はその2個のトランジスタ
が設けられている画素の液晶層を示している。また、
X4,i-1、X4,i、X4,i+1は行選択線、Y4,j-1、Y4,j、Y4,j
+1は列信号線を示している。
FIG. 4 shows an example of a structure in which two transistors are arranged in parallel on one row selection line, and 43 is the first transistor,
Reference numeral 44 denotes a second transistor, and 41 denotes a liquid crystal layer of a pixel provided with the two transistors. Also,
X 4 , i -1 , X 4 , i, X 4 , i +1 are row selection lines, Y 4 , j -1 , Y 4 , j, Y 4 , j
+1 indicates a column signal line.

この例では、2個のトランジスタのゲート電極は同一
の行選択線に接続されている。この第4図の例では、41
の画素では、第1のトランジスタ43のゲート電極も第2
のトランジスタ44のゲート電極も、X4,i+1の行選択線に
接続されている。
In this example, the gate electrodes of the two transistors are connected to the same row selection line. In the example of FIG. 4, 41
In the pixel of, the gate electrode of the first transistor 43 is also the second
The gate electrode of the transistor 44 is also connected to the row selection line of X 4 , i +1 .

そこで、もし第1のトランジスタ43が欠陥を持ってい
ることが判明した時には、この第1のトランジスタ43を
レーザー等で行選択線から切断分離して第2のトランジ
スタ44のみで液晶層を駆動する。従って、上記画素の液
晶層41は、本来の画素の画像を表示することとなる。
Therefore, if it is found that the first transistor 43 has a defect, the first transistor 43 is cut and separated from the row selection line by a laser or the like, and only the second transistor 44 drives the liquid crystal layer. . Therefore, the liquid crystal layer 41 of the pixel displays the original image of the pixel.

[発明の解決しようとする問題点] 第3図の構造は、レーザートリミングを行なった際
に、その画素は、1行ずれた画素の表示を行なうことと
なるため、テレビ画像のように動画表示で、隣接する画
素の表示があまり異ならない場合には有効な欠陥救済方
法であるが、文字図形表示の場合には、誤った情報を表
示することになってしまうという欠点がある。従って、
文字図形表示を目的とする表示装置においては第3図の
構造は採れない。
[Problems to be Solved by the Invention] With the structure shown in FIG. 3, when laser trimming is performed, the pixel is displayed with a line offset by one line. Therefore, a moving image is displayed like a television image. However, this is an effective defect remedy method when the display of adjacent pixels is not so different, but there is a drawback that incorrect information is displayed in the case of character / graphic display. Therefore,
The structure shown in FIG. 3 cannot be adopted in a display device intended for displaying characters and figures.

そこで、文字図形表示用の装置のためには、第4図の
構造を採る必要があるが、これにも次のような問題点が
あった。
Therefore, it is necessary to adopt the structure shown in FIG. 4 for the device for displaying the character and graphics, but this also has the following problems.

即ち、トランジスタにはゲート電極と画素電極との間
の寄生容量があり、この寄生容量と基板間の液晶層の有
している容量と、画素のキャパシタの蓄積容量とによ
り、画素電極の電位がシフトすることが知られている。
That is, the transistor has a parasitic capacitance between the gate electrode and the pixel electrode, and the potential of the pixel electrode is changed by the parasitic capacitance, the capacitance of the liquid crystal layer between the substrates, and the storage capacitance of the pixel capacitor. Known to shift.

このため、1画素に1個のトランジスタの構造の液晶
表示装置の場合には、このシフトした大きさだけ対向電
極の電位をずらせて駆動することにより、駆動という点
に関しては、問題のない交流駆動が可能となる。しか
し、表示欠陥を少なくするために1画素に2個のトラン
ジスタを設けた液晶表示装置の場合には、一方のトラン
ジスタをトリミングした時には、駆動の電位がずれてし
まい、誤表示を生ずる危険性があった。
Therefore, in the case of a liquid crystal display device having a structure of one transistor per pixel, by driving by shifting the potential of the counter electrode by the shifted size, there is no problem in terms of driving in AC driving. Is possible. However, in the case of a liquid crystal display device in which two transistors are provided in one pixel in order to reduce display defects, when one of the transistors is trimmed, the drive potential is shifted, and there is a risk of erroneous display. there were.

[問題点を解決するための手段] 本発明は、かかる問題点を解決すべくなされたもので
あり、絶縁性基板上に行列状に電極を配線し、前記電極
の交点部分近傍に前記行電極に接続されたゲート電極を
有するトランジスタを1画素当たり2個並列に配置した
画素電極を設けたアクティブマトリックス基板と、対向
電極を設けた対向基板との間に液晶を挟持してなるアク
ティブマトリックス液晶表示装置において、トランジス
タの寄生容量の大きさをCP、基板間の液晶の容量をCL
画素のキャパシタの蓄積容量をCS、ゲート電極の選択信
号電圧をVG、液晶の点灯しきい値電圧をVLとした場合
に、 となるようにしたことを特徴とするアクティブマトリッ
クス液晶表示装置を提供するものである。
[Means for Solving Problems] The present invention has been made to solve such problems, and electrodes are arranged in a matrix on an insulating substrate, and the row electrodes are provided in the vicinity of intersections of the electrodes. Active matrix liquid crystal display in which liquid crystal is sandwiched between an active matrix substrate provided with a pixel electrode in which two transistors each having a gate electrode connected to each pixel are arranged in parallel per pixel, and a counter substrate provided with a counter electrode. In the device, the parasitic capacitance of the transistor is C P , the capacitance of the liquid crystal between the substrates is C L ,
When the storage capacity of the pixel capacitor is C S , the selection signal voltage of the gate electrode is V G , and the lighting threshold voltage of the liquid crystal is V L , The present invention provides an active matrix liquid crystal display device characterized by the following.

このような構造にすることにより、1画素を元々の2
個のトランジスタで駆動した場合であっても、一方の1
個のトランジスタのみで駆動した場合であっても、本来
の表示が正確に表示され、表示を誤認する危険性をほと
んどなくすことができる。
With this structure, one pixel is
Even if it is driven by one transistor, one of the
Even when driven by only individual transistors, the original display is accurately displayed, and the risk of misidentifying the display can be almost eliminated.

これにより、多数のトランジスタを基板上に集積した
アクティブマトリックス基板を高歩留まりで生産でき、
生産性が向上するとともに、文字図形表示のように1画
素の欠陥も有されない表示装置用にアクティブマトリッ
クス液晶表示装置を使用可能にすることができる。
As a result, an active matrix substrate in which a large number of transistors are integrated on the substrate can be produced with a high yield,
The productivity can be improved, and the active matrix liquid crystal display device can be used for a display device which does not have a defect of one pixel such as a character graphic display.

第1図は、本発明のアクティブマトリックス液晶表示
装置の代表的例の等価回路図である。
FIG. 1 is an equivalent circuit diagram of a typical example of the active matrix liquid crystal display device of the present invention.

第1図では、1本の行選択線にトランジスタが2個並
列に配置されており、3は第1のトランジスタ、4は第
2のトランジスタ、1はその2個のトランジスタが設け
られている画素の液晶層、2は蓄積用のキャパシタ示し
ている。
In FIG. 1, a pixel in which two transistors are arranged in parallel on one row selection line, 3 is a first transistor, 4 is a second transistor, and 1 is the two transistors The liquid crystal layers 2 and 2 are storage capacitors.

また、Xi-1、Xi、Xi+1は行選択線、Yj-1、Yj、Yj+1
列信号線を示している。
Further, Xi -1 , Xi, and Xi +1 indicate row selection lines, and Yj -1 , Yj, and Yj +1 indicate column signal lines.

本発明では、2個のトランジスタのゲート電極は同一
の行選択線に接続されている。この第1図の1の画素で
は、第1のトランジスタ3のゲート電極も第2のトラン
ジスタ4のゲート電極も、Xi+1の行選択線に接続されて
いる。
In the present invention, the gate electrodes of the two transistors are connected to the same row selection line. In the pixel 1 shown in FIG. 1, both the gate electrode of the first transistor 3 and the gate electrode of the second transistor 4 are connected to the row selection line of Xi +1 .

そこで、もし第1のトランジスタ3が欠陥を持ってい
ることが判明した時には、この第1のトランジスタ3を
レーザー等で行選択線から切断分離して第2のトランジ
スタ4のみで液晶層を駆動すればよい。また、逆に第2
のトランジスタ4が欠陥を持っていることが判明した時
には、この第2のトランジスタ4をレーザー等で行選択
線から切断分離して第1のトランジスタ3のみで液晶層
を駆動すればよい。これらの場合、いずれの場合にも上
記画素の液晶層1は、同じ行選択線により駆動されるた
め、本来の画素の画像を表示することとなる。
Therefore, if it is found that the first transistor 3 has a defect, the first transistor 3 is cut off from the row selection line by a laser or the like, and the liquid crystal layer is driven only by the second transistor 4. Good. On the contrary, the second
If it is found that the second transistor 4 has a defect, the second transistor 4 may be cut and separated from the row selection line by a laser or the like, and the liquid crystal layer may be driven only by the first transistor 3. In any of these cases, since the liquid crystal layer 1 of the pixel is driven by the same row selection line in any case, the image of the original pixel is displayed.

本発明の絶縁性基板とは、ガラス、プラスチック、セ
ラミック等の絶縁性を有する基板であり、導電性または
絶縁性の基板上に絶縁性の被膜を形成した基板であって
もよい。この絶縁性基板上に金属膜や透明導電膜による
電極を行列状に配線し、夫々行電極(行選択線)と列電
極(列信号線)を形成する。この行電極と列電極との交
点部分近傍に前記行電極に接続されたゲート電極を有す
るトランジスタを1画素当たり2個並列に配置した画素
電極を設ける。これらの2個のトランジスタは、公知の
種々の形状のトランジスタが使用でき、通常は同じ構造
のトランジスタとされればよい。これらのトランジスタ
の半導体層は、Si、CdSe、GaAs等の非結晶、多結晶、単
結晶の半導体が使用できる。
The insulating substrate of the present invention is a substrate having insulating properties such as glass, plastic, and ceramics, and may be a substrate in which an insulating film is formed on a conductive or insulating substrate. Electrodes made of a metal film or a transparent conductive film are arranged in a matrix on the insulating substrate to form row electrodes (row selection lines) and column electrodes (column signal lines), respectively. A pixel electrode in which two transistors each having a gate electrode connected to the row electrode are arranged in parallel per pixel is provided near the intersection of the row electrode and the column electrode. As these two transistors, transistors of various known shapes can be used, and normally transistors having the same structure may be used. For the semiconductor layers of these transistors, amorphous, polycrystalline, or single crystal semiconductors such as Si, CdSe, and GaAs can be used.

この画素電極上には、必要に応じて、カラーフィルタ
ー、配向膜が形成され、アクティブマトリックス基板と
される。また、もう一方の基板には、対向電極が形成さ
れ、対向基板とされる。
If necessary, a color filter and an alignment film are formed on the pixel electrode to form an active matrix substrate. A counter electrode is formed on the other substrate to serve as a counter substrate.

このアクティブマトリックス基板と対向基板との間に
液晶を挟持してアクティブマトリックス液晶表示装置が
形成される。
A liquid crystal is sandwiched between the active matrix substrate and the counter substrate to form an active matrix liquid crystal display device.

これは基本的構成を示したのみであるので、本発明の
効果を損しない範囲内で、例えば、電極の内、一方を反
射電極にしたり、画素電極以外の部分を遮光層で覆った
り、基板間隙調整用にスペーサーを配置したりして、従
来から公知の構成を付加してもよい。
Since this only shows the basic configuration, within a range that does not impair the effects of the present invention, for example, one of the electrodes may be a reflective electrode, or a portion other than the pixel electrode may be covered with a light-shielding layer, or a substrate. A conventionally known structure may be added by disposing a spacer for adjusting the gap.

[作用] 本発明の作用を説明する。[Operation] The operation of the present invention will be described.

第1図において、トランジスタの1個当たりのゲート
電極と画素電極との間の寄生容量の大きさをCP、電場が
かかっていない時の基板間の液晶の容量をCL、画素のキ
ャパシタの蓄積容量をCS、ゲート電極の選択信号電圧を
VGとした時に、画素電極の電位は、選択線の信号電位の
降下時に、以下の(1)式に示されるようにΔVだけシ
フトする。
In FIG. 1, the parasitic capacitance between the gate electrode and the pixel electrode of each transistor is C P , the liquid crystal capacitance between the substrates when no electric field is applied is C L , and the pixel capacitor The storage capacitance is C S and the selection signal voltage of the gate electrode is
When V G is set, the potential of the pixel electrode shifts by ΔV as shown in the following expression (1) when the signal potential of the selection line drops.

このため、2個のトランジスタで駆動する場合には、こ
の大きさだけで対向電極の電位をずらせて駆動すれば良
い。
Therefore, in the case of driving with two transistors, it is sufficient to shift the potential of the counter electrode by this size and drive.

しかし、一方のトランジスタが欠陥を有していた場合
には、一方のトランジスタをトリミングすることとな
り、以下の(2)式に示すように電位のシフトΔV′が
シフトする。
However, when one transistor has a defect, one transistor is trimmed, and the potential shift ΔV ′ shifts as shown in the following expression (2).

このため、2個のトランジスタで駆動している画素
と、1個のトランジスタで駆動している画素との間でΔ
Vc=ΔV−ΔV′だけ駆動の電位がずれてしまうことと
なる。
Therefore, the difference between the pixel driven by two transistors and the pixel driven by one transistor is Δ
The driving potential will shift by Vc = ΔV−ΔV ′.

そこで、液晶の点灯しきい値電圧をVLとした場合に、
この電位のシフトの差ΔVcが点灯しきい値電圧VLを超え
てまうと、誤表示を生じることとなる。
Therefore, when the lighting threshold voltage of the liquid crystal is VL ,
If this potential shift difference ΔVc exceeds the lighting threshold voltage V L , an erroneous display will occur.

なお、この液晶の点灯しきい値電圧VLとは、液晶表示
装置の正面から見た時の画素の光の透過率が最小の時を
透過率0、最大の時を透過率1とした場合に、ポジ型表
示においては透過率が0.9になる実効印加電圧を意味
し、ネガ型表示においては透過率が0.1になる実効印加
電圧を意味する。
The lighting threshold voltage V L of the liquid crystal is the case where the transmittance of the light of the pixel when viewed from the front of the liquid crystal display device is 0 when the transmittance is 0 and the maximum is 1 when the transmittance is 1. In addition, it means the effective applied voltage at which the transmittance becomes 0.9 in the positive type display, and the effective applied voltage at which the transmittance becomes 0.1 in the negative type display.

このため、下記の(3)式の条件を満たすようにトラ
ンジスタの寄生容量を設計してやることにより、このよ
うな誤表示を生じ無くすることができる。
Therefore, by designing the parasitic capacitance of the transistor so as to satisfy the condition of the following expression (3), such an erroneous display can be prevented.

この式中、寄生容量CPは、液晶の容量CL及び画素のキ
ャパシタの蓄積容量CSに比してかなり小さいため、この
式は、以下の(4)式のように近似することができる。
In this formula, the parasitic capacitance C P is considerably smaller than the capacitance C L of the liquid crystal and the storage capacitance C S of the pixel capacitor, so this formula can be approximated by the following formula (4). .

特に、この場合、各画素のキャパシタをなくすことに
より、トランジスタの寄生容量CPを、以下の(5)式に
示すようにすれば良いことがわかる。
In particular, in this case, it is understood that the parasitic capacitance C P of the transistor can be set as shown in the following expression (5) by eliminating the capacitor of each pixel.

また、キャパシタを設け、トランジスタが2個のまま
使用される時はキャパシタを使用し、トランジスタの内
一方をトリミングする場合には、同時にキャパシタもト
リミングすることにより、前記(2)式で示された電位
のシフト△V′は以下のようになる。
Further, when a capacitor is provided and two transistors are used as they are, the capacitor is used, and when one of the transistors is trimmed, the capacitor is also trimmed at the same time. The potential shift ΔV 'is as follows.

そこで、この場合にも、(1)式と(6)式とから△
Vcを計算すると以下のようになる。
Therefore, in this case as well, from equations (1) and (6),
The calculation of Vc is as follows.

即ち、ここで液晶の容量CLと画素のキャパシタの蓄積
容量CSとをほぼ一致させてやることにより、トランジス
タの寄生容量の大きさにかかわらず、△Vcをほぼ0にす
ることができ、トリミングをしていない画素とトリミン
グをした画素との間の電位のずれをほとんどなくするこ
とができ、誤表示を生じない。
That is, by making the capacitance C L of the liquid crystal and the storage capacitance C S of the pixel capacitor substantially equal to each other here, ΔVc can be almost zero regardless of the size of the parasitic capacitance of the transistor. The potential difference between the non-trimmed pixel and the trimmed pixel can be almost eliminated, and erroneous display does not occur.

このようにすることにより、1画素中の一方のトラン
ジスタに欠陥があったとしても、これをレーザートリマ
ーでトリミングして、切断分離することにより、高歩留
まりで生産性良く、正確な表示を行なうことのできるア
クティブマトリックス液晶表示装置を得ることができ
る。
By doing so, even if one of the transistors in one pixel has a defect, by trimming this with a laser trimmer and cutting and separating, a high yield, high productivity, and accurate display can be performed. It is possible to obtain an active matrix liquid crystal display device which can be manufactured.

[実施例] 実施例1 半導体としてはアモルファスシリコンを使用し、トラ
ンジスタの構造としては、第5図に示すような逆スタガ
ー型のトランジスタを使用した。第5図において、50は
ガラス基板、51はゲート電極、52はゲート絶縁膜、53は
半導体層、54は保護絶縁層、55A、55Bは夫々ソース電
極、ドレイン電極、56は表示画素電極を示す。このトラ
ンジスタの寄生容量の大きさはゲート電極と表示画素電
極との重なりの巾と、トランジスタのチャンネル巾及び
チャンネル容量からの寄与で決まる。
[Examples] Example 1 Amorphous silicon was used as a semiconductor, and an inverted stagger type transistor as shown in FIG. 5 was used as a transistor structure. In FIG. 5, 50 is a glass substrate, 51 is a gate electrode, 52 is a gate insulating film, 53 is a semiconductor layer, 54 is a protective insulating layer, 55A and 55B are source and drain electrodes, respectively, and 56 is a display pixel electrode. . The size of the parasitic capacitance of the transistor is determined by the width of the overlap between the gate electrode and the display pixel electrode, the channel width of the transistor, and the contribution from the channel capacitance.

このような逆スタガー型の薄膜トランジスタを使用
し、第4図に示すように1画素に2個のトランジスタを
形成した。補助的な蓄積容量であるキャパシタは設けな
かった。
Using such an inverted stagger type thin film transistor, two transistors were formed in one pixel as shown in FIG. No auxiliary storage capacitor was provided.

この実施例では、行選択線、列信号線の間隔をもとに
400μmとし、セル間隙を9.5μm、開口率を70%とし
た。液晶の表示方式は、ツイストネマチック(TN)型と
し、電場がかかっていない時の誘電率が5の液晶を用い
た。
In this embodiment, based on the distance between the row selection line and the column signal line,
The cell gap was 400 μm, the cell gap was 9.5 μm, and the aperture ratio was 70%. The liquid crystal display system was a twisted nematic (TN) type, and a liquid crystal having a dielectric constant of 5 when no electric field was applied was used.

この液晶表示装置の電場がかかっていない時の基板間
の液晶の容量CLはCL=0.52pFであり、キャパシタは設け
られていないので画素のキャパシタの蓄積容量CSはCS
0であった。また、ゲート電極の選択信号電圧VGはVG
25Vとした。
The liquid crystal capacitance C L between the substrates when no electric field is applied in this liquid crystal display device is C L = 0.52 pF, and since no capacitor is provided, the storage capacitance C S of the pixel capacitor is C S =
It was 0. Further, the selection signal voltage V G of the gate electrode is V G =
It was set to 25V.

このトランジスタの大きさは、ゲート絶縁膜52の厚さ
を260nm、誘電率を5として、ゲート電極51とドレイン
電極55Bとの重なりを2μmとし、トランジスタのチャ
ンネル巾とチャンネル長とを夫々10μm、9μmとし
た。
The size of this transistor is such that the thickness of the gate insulating film 52 is 260 nm, the dielectric constant is 5, the overlap between the gate electrode 51 and the drain electrode 55B is 2 μm, and the channel width and the channel length of the transistor are 10 μm and 9 μm, respectively. And

この場合、チャンネル容量のドレイン側半分と、ゲー
ト電極51とドレイン電極55Aとの重なり部分の寄与か
ら、寄生容量CPはCP=0.012pFとなった。これにより、
電位のシフトは△VC=0.54Vであった。これは、液晶の
点灯しきい値電圧VLの2.1Vよりも充分に低いものであ
り、2個のトランジスタで駆動された画素も、不良のト
ランジスタをトリミングにより切断除去して1個のトラ
ンジスタで駆動された画素も、問題なく駆動でき、誤表
示を生じなかった。
In this case, the parasitic capacitance C P was C P = 0.012 pF due to the contribution of the drain side half of the channel capacitance and the overlapping portion of the gate electrode 51 and the drain electrode 55A. This allows
The potential shift was ΔV C = 0.54V. This is sufficiently lower than the lighting threshold voltage V L of the liquid crystal, which is 2.1 V. For pixels driven by two transistors, the defective transistor is trimmed and removed by trimming with one transistor. The driven pixels were also able to be driven without any problems, and erroneous display did not occur.

実施例2 行選択線の間隔を220μm、列信号線の間隔を190μm
とし、開口率を60%とし、蓄積容量を設けた外は実施例
1と同様のツイストネマチック(TN)型の液晶表示装置
を製造した。
Example 2 The spacing between row selection lines is 220 μm, and the spacing between column signal lines is 190 μm
A twisted nematic (TN) type liquid crystal display device was manufactured in the same manner as in Example 1 except that the aperture ratio was 60% and the storage capacitor was provided.

この液晶表示装置の電場がかかっていない時の基板間
の液晶の容量CLはCL=0.19pFであり、画素のキャパシタ
の蓄積容量CSはCS=0.35pFあった。また、ゲート電極の
選択信号電圧VGはVG=25Vとした。
The capacitance C L of the liquid crystal between the substrates when the electric field of this liquid crystal display device was not applied was C L = 0.19 pF, and the storage capacitance C S of the pixel capacitor was C S = 0.35 pF. Further, the selection signal voltage V G of the gate electrode is set to V G = 25V.

この液晶表示装置の電位のシフトは△Vc=0.52Vであ
った。これは、液晶の点灯しきい値電圧VLの2.1Vよりも
充分に低いものであり、誤表示を生じなかった。
The potential shift of this liquid crystal display device was ΔVc = 0.52V. This was sufficiently lower than the lighting threshold voltage VL of the liquid crystal, 2.1 V, and no erroneous display occurred.

実施例3 開口率を60%とし、蓄積容量を設けた外は実施例1と
同様のツイストネマチック(TN)型の液晶表示装置を製
造した。
Example 3 A twisted nematic (TN) type liquid crystal display device was manufactured in the same manner as in Example 1 except that the aperture ratio was 60% and the storage capacitor was provided.

この液晶表示装置の電場がかかっていない時の基板間
の液晶の容量CLはCL=0.45pFであり、画素のキャパシタ
の蓄積容量CSはCS=0.45pFあった。また、ゲート電極の
選択信号電圧VGはVG=25Vとした。
The liquid crystal capacitance C L between the substrates when no electric field was applied to this liquid crystal display device was C L = 0.45 pF, and the storage capacitance C S of the pixel capacitor was C S = 0.45 pF. Further, the selection signal voltage V G of the gate electrode is set to V G = 25V.

この液晶表示装置では、画素のトランジスタが不良で
あった時に、その不良のトランジスタを除去するととも
に、キャパシタも除去するようにした。
In this liquid crystal display device, when the pixel transistor is defective, the defective transistor is removed and the capacitor is also removed.

この液晶表示装置では、基板間の液晶の容量CLと画素
のキャパシタの蓄積容量CSとが同じにされたために、前
記(7)式の分子の(CP・CL−CP・CS)の値が0となる
ため、ゲート電極の選択信号電圧VG及びトランジスタの
寄生容量CPの値によらなく、電位のシフト△VCはほぼ0
となる。
In this liquid crystal display device, since the capacitance C L of the liquid crystal between the substrates and the storage capacitance C S of the pixel capacitor are made the same, (C P · C L −C P · C S ) becomes 0, the potential shift ΔV C is almost 0 regardless of the values of the selection signal voltage V G of the gate electrode and the parasitic capacitance C P of the transistor.
Becomes

これにより、電位のシフト△VCはほぼ0であり、当然
に液晶の点灯しきい値電圧VLの2.1Vよりも充分に低いも
のとなり、2個のトランジスタで駆動された画素も、不
良のトランジスタとキャパシタとをトリミングにより切
断除去して1個のトランジスタで駆動された画素も、問
題なく駆動でき、誤表示を生じなかった。
As a result, the potential shift ΔV C is almost 0, which is, of course, sufficiently lower than the lighting threshold voltage V L of 2.1 V of the liquid crystal, and the pixel driven by the two transistors is also defective. A pixel driven by one transistor by cutting and removing the transistor and the capacitor by trimming could also be driven without any problem, and no erroneous display occurred.

これらの実施例では、トランジスタを2個使用し、ト
ランジスタの構造を逆スタガー型としたが、3個以上使
用したり、スタガー型、コプレーナ型としてもよいし、
2個のトランジスタの形状を異ならせてもよい。
In these embodiments, two transistors are used and the structure of the transistor is an inverted stagger type. However, three or more transistors may be used, or a stagger type or a coplanar type may be used.
The two transistors may have different shapes.

例えば、2個のトランジスタの形状を異ならしめた時
には、夫々2個のトランジスタの寄生容量をC1とC2と示
した時に、寄生容量C2のトランジスタを除去したとする
と、以下のような式を満足すれば良いこととなる。
For example, if the two transistors have different shapes, and the parasitic capacitances of the two transistors are shown as C 1 and C 2, respectively, and the transistor of the parasitic capacitance C 2 is removed, the following equation is obtained. Will be satisfied.

即ち、(3)式の分子のCPとして、切除したトランジ
スタの寄生容量を代入し、分母の2CPとして2個のトラ
ンジスタの合成寄生容量を代入し、分母のCPには残って
いるトランジスタの寄生容量を代入したこととなる。
That is, as the C P of the equation (3) molecules, substitutes the parasitic capacitance of the excised transistors, by substituting the synthesized parasitic capacitance of the two transistors as the denominator of 2C P, transistor remaining in C P of the denominator It means that the parasitic capacitance of is substituted.

1画素に3個以上のトランジスタを形成した場合に
も、この式は同様に成立し、全トランジスタの合成寄生
容量を(C1+C2)で表わし、切除された1または2以上
のトランジスタの合成寄生容量をC2で表わし、残された
1または2以上のトランジスタの合成寄生容量をC1で表
わして計算すれば良い。
Even when three or more transistors are formed in one pixel, this formula is similarly established, and the combined parasitic capacitance of all the transistors is represented by (C 1 + C 2 ), and one or two or more cut-off transistors are combined. The parasitic capacitance may be represented by C 2 , and the combined parasitic capacitance of the remaining one or more transistors may be represented by C 1 .

また、液晶もTNLCDに限られなく、SmC*等の強誘電性
液晶も使用できる。
The liquid crystal is not limited to TNLCD, and ferroelectric liquid crystal such as SmC * can be used.

[発明の効果] 以上のように、本発明は、1画素に複数個のトランジ
スタを設けておくことにより、不良のトランジスタを生
じても、不良のトランジスタのみを切除して、一方のト
ランジスタのみで駆動でき、製造歩留まりの低いアクテ
ィブマトリックス液晶表示装置の生産性を向上させるこ
とができる。
[Effects of the Invention] As described above, according to the present invention, by providing a plurality of transistors in one pixel, even if a defective transistor occurs, only the defective transistor is cut off and only one transistor is used. The productivity of the active matrix liquid crystal display device which can be driven and has a low manufacturing yield can be improved.

また、その画素を一方のトランジスタのみで駆動して
も、2個のトランジスタで駆動している画素との間に誤
表示を生じなく、文字図形表示のように全画素全てが正
確に表示される必要のあるディスプレイにおいても誤表
示を生じない。
Further, even if the pixel is driven by only one transistor, no erroneous display occurs with a pixel driven by two transistors, and all pixels are accurately displayed as in the case of character and graphic display. No erroneous display occurs even on a required display.

本発明は、この外、本発明の効果を損しない範囲内で
種々の応用が可能なものである。
In addition to the above, the present invention can be applied in various ways within a range that does not impair the effects of the present invention.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明のアクティブマトリックス液晶表示装
置の等価回路図。 第2図は、従来例の1画素に1個のトランジスタを設け
たアクティブマトリックス液晶表示装置の等価回路図。 第3図は、1画素に2個のトランジスタを設けたアクテ
ィブマトリックス液晶表示装置の等価回路図。 第4図は、1画素に2個のトランジスタを並列に設けた
アクティブマトリックス液晶表示装置の等価回路図。 第5図は、逆スタガー型トランジスタの断面図。 液晶層:1,21,31,41 キャパシタ:2,22 トランジスタ:3,4,23,33,34,43,44
FIG. 1 is an equivalent circuit diagram of the active matrix liquid crystal display device of the present invention. FIG. 2 is an equivalent circuit diagram of an active matrix liquid crystal display device in which one transistor is provided for each pixel in the conventional example. FIG. 3 is an equivalent circuit diagram of an active matrix liquid crystal display device in which two transistors are provided in one pixel. FIG. 4 is an equivalent circuit diagram of an active matrix liquid crystal display device in which two transistors are provided in parallel in one pixel. FIG. 5 is a sectional view of an inverted staggered transistor. Liquid crystal layer: 1,21,31,41 Capacitor: 2,22 Transistor: 3,4,23,33,34,43,44

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】絶縁性基板上に行列状に電極を配線し、前
記電極の交点部分近傍に前記行電極に接続されたゲート
電極を有するトランジスタを1画素当たり2個並列に配
置した画素電極を設けたアクティブマトリックス基板
と、対向電極を設けた対向基板との間に液晶を挟持して
なるアクティブマトリックス液晶表示装置において、ト
ランジスタの寄生容量の大きさをCP、基板間の液晶の容
量をCL、画素のキャパシタの蓄積容量をCS、ゲート電極
の選択信号電圧をVG、液晶の点灯しきい値電圧をVLとし
た場合に、 となるようにしたことを特徴とするアクティブマトリッ
クス液晶表示装置。
1. A pixel electrode in which electrodes are arranged in a matrix on an insulating substrate and two transistors each having a gate electrode connected to the row electrode are arranged in parallel in the vicinity of an intersection of the electrodes. In an active matrix liquid crystal display device in which a liquid crystal is sandwiched between the provided active matrix substrate and a counter substrate provided with a counter electrode, the parasitic capacitance of the transistor is C P and the liquid crystal capacitance between the substrates is C P. L , the storage capacity of the pixel capacitor is C S , the selection signal voltage of the gate electrode is V G , and the lighting threshold voltage of the liquid crystal is V L , An active matrix liquid crystal display device characterized by the following.
【請求項2】各画素にキャパシタを設けなく、 とした特許請求の範囲第1項記載のアクティブマトリッ
クス液晶表示装置。
2. A capacitor is not provided in each pixel, The active matrix liquid crystal display device according to claim 1.
【請求項3】トランジスタに不良が生じた場合、不良を
生じたトランジスタを切り離して使用する特許請求の範
囲第1項記載のアクティブマトリックス液晶表示装置。
3. The active matrix liquid crystal display device according to claim 1, wherein when a transistor is defective, the defective transistor is separated and used.
【請求項4】各画素にキャパシタを設け、トランジスタ
に不良が生じた場合、不良を生じたトランジスタ及びキ
ャパシタを切り離して使用する特許請求の範囲第3項記
載のアクティブマトリックス液晶表示装置。
4. The active matrix liquid crystal display device according to claim 3, wherein each pixel is provided with a capacitor, and when a transistor is defective, the defective transistor and capacitor are separated and used.
【請求項5】基板間の液晶の容量CLと画素のキャパシタ
の蓄積容量CSとが、ほぼ等しくされる特許請求の範囲第
4項記載のアクティブマトリックス液晶表示装置。
5. The active matrix liquid crystal display device according to claim 4, wherein the capacitance C L of the liquid crystal between the substrates and the storage capacitance C S of the pixel capacitor are made substantially equal to each other.
JP62048682A 1987-03-05 1987-03-05 Active matrix LCD display Expired - Lifetime JPH0827464B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62048682A JPH0827464B2 (en) 1987-03-05 1987-03-05 Active matrix LCD display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62048682A JPH0827464B2 (en) 1987-03-05 1987-03-05 Active matrix LCD display

Publications (2)

Publication Number Publication Date
JPS63216030A JPS63216030A (en) 1988-09-08
JPH0827464B2 true JPH0827464B2 (en) 1996-03-21

Family

ID=12810088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62048682A Expired - Lifetime JPH0827464B2 (en) 1987-03-05 1987-03-05 Active matrix LCD display

Country Status (1)

Country Link
JP (1) JPH0827464B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0422991A (en) * 1990-05-17 1992-01-27 Matsushita Electric Ind Co Ltd liquid crystal display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06100745B2 (en) * 1982-07-02 1994-12-12 セイコーエプソン株式会社 Active matrix liquid crystal display device
JPH0740101B2 (en) * 1985-04-23 1995-05-01 旭硝子株式会社 Thin film transistor

Also Published As

Publication number Publication date
JPS63216030A (en) 1988-09-08

Similar Documents

Publication Publication Date Title
EP0276001B1 (en) Active color liquid crystal display element
US5668613A (en) Liquid crystal display with a plurality of contiguous pixels or pixel groups with the same or different storage capacitances
US6256076B1 (en) Liquid crystal displays having switching elements and storage capacitors and a manufacturing method thereof
KR101435527B1 (en) Display device
US5491347A (en) Thin-film structure with dense array of binary control units for presenting images
US5745195A (en) Liquid crystal electrooptical device
KR100360753B1 (en) Liquid crystal display and manufacturing method thereof
JP3475266B2 (en) Liquid crystal display device and manufacturing method thereof
KR101695474B1 (en) Liquid crystal display
EP2037434B1 (en) Tft substrate, display panel and display device provided with such tft substrate, and tft substrate manufacturing method
JPH0713191A (en) Active matrix liquid crystal display device
JPH02165125A (en) Display device
JPH07159807A (en) Active matrix liquid crystal display device
JPH0814669B2 (en) Matrix type display device
EP0418846B1 (en) Method for fabricating a liquid crystal display and display made by said method
EP0279171B1 (en) Active matrix liquid crystal display device
JP2741769B2 (en) Liquid crystal display
JPH07311390A (en) Liquid crystal display device
US5432625A (en) Display screen having opaque conductive optical mask and TFT of semiconductive, insulating, and conductive layers on first transparent conductive film
JPH0772509A (en) Active matrix liquid crystal display device
EP0760966B1 (en) Large aperture ratio array architecture for active matrix liquid crystal displays
US5748268A (en) Quasi-tiled active matrix display
JPH04326329A (en) Liquid crystal display device and its manufacture
JPH0827464B2 (en) Active matrix LCD display
JP2001117083A (en) Liquid crystal display