JPH0827674B2 - Optical neurochip - Google Patents
Optical neurochipInfo
- Publication number
- JPH0827674B2 JPH0827674B2 JP11792489A JP11792489A JPH0827674B2 JP H0827674 B2 JPH0827674 B2 JP H0827674B2 JP 11792489 A JP11792489 A JP 11792489A JP 11792489 A JP11792489 A JP 11792489A JP H0827674 B2 JPH0827674 B2 JP H0827674B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- element array
- light receiving
- layer
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は生物の脳の情報処理能力を模倣したニュー
ロコンピュータに用いられる光デバイスの一つである光
ニューロチップに関するものである。TECHNICAL FIELD The present invention relates to an optical neurochip which is one of optical devices used in a neurocomputer which imitates the information processing capability of the brain of an organism.
ニューロコンピュータは、多数のニューロン(神経細
胞)と呼ばれる素子で構成されたネットワークの配線パ
ターン(ニューロン間結合強度の時間的・空間的パター
ン)に着目した学習能力をもつ超並列コンピュータで、
現行のコンピュータが苦手とする処理能力、例えば音
声、手書き文字、画像などのパターン認識や連想機能を
潜在的に持っている。A neurocomputer is a massively parallel computer with a learning ability that focuses on the wiring pattern (temporal / spatial pattern of the coupling strength between neurons) of a network composed of many neurons (neurons).
It has potential processing capabilities that current computers are not good at, such as pattern recognition and associative functions for voice, handwritten characters, and images.
このようなニューロコンピュータに用いられる光ニュ
ーロチップの従来例として、第3図に示すようなものが
ある。第3図は例えば電子情報通信学会技術報告CPSY,V
ol,88,No.107(1988年)第53〜60頁記載の従来の光ニュ
ーロチップの概念図である。図において、1は例えばGa
As基板4上に実装されたAlGaAs系ライン状発光素子アレ
イ1aから成る発光層、2は発光層1上に光学的には透明
な電気絶縁層5を介して実装されたAlGaAs系MQW利用空
間光変調素子2aから成る空間変調層、3は電気絶縁層5
を介して空間変調層2上に実装されたGaAs系ライン状受
光素子アレイ3aから成る受光層である。A conventional example of an optical neurochip used in such a neurocomputer is shown in FIG. Figure 3 shows, for example, IEICE Technical Report CPSY, V
FIG. 5 is a conceptual diagram of a conventional optical neurochip described in ol, 88, No. 107 (1988), pages 53-60. In the figure, 1 is, for example, G a
AlG a mounted on the A s substrate 4, a light emitting layer composed of the As light emitting element array 1 a based on A s , 2 is AlG a mounted on the light emitting layer 1 through an optically transparent electrically insulating layer 5. spatial modulation layer consisting of A s base MQW use spatial light modulator 2a, 3 is an electrically insulating layer 5
This is a light-receiving layer composed of a G a A s- based line-shaped light-receiving element array 3a mounted on the spatial modulation layer 2 via.
次に動作について説明する。光ニューロチップの発光
素子アレイ1aの電極間に電流を流すと、基板4に垂直方
向に光出力が発生する。この光出力をVi(i=1,2…,N;
Nはニューロン数で、ここでは発光素子アレイ1aの発光
素子数)とする。この光出力Viは、ニューラルネットワ
ークモデルにおけるシナプス間結合強度Tij(i=1,2
…,N、j=1,2,…,N)を表わす空間光変調素子2aを通し
て、受光素子アレイ3aで光電流Uj(j=1,2,…,N)とし
て検出される。即ち、 となり、これによりニューロン間の結合をチップ内で行
うことができる。この結合強度を変更するためには、空
間光変調素子2aの光透過率等を各ピクセル毎に外部から
制御する必要がある。Next, the operation will be described. When a current is passed between the electrodes of the light emitting element array 1a of the optical neurochip, a light output is generated in the substrate 4 in the vertical direction. This optical output is V i (i = 1,2 ..., N;
N is the number of neurons, and here is the number of light emitting elements of the light emitting element array 1a). This optical output V i is the inter-synaptic coupling strength T ij (i = 1,2) in the neural network model.
, N, j = 1, 2, ..., N) is detected as a photocurrent U j (j = 1, 2, ..., N) in the light receiving element array 3a through the spatial light modulator 2a. That is, Therefore, the connection between neurons can be performed in the chip. In order to change this coupling strength, it is necessary to externally control the light transmittance of the spatial light modulator 2a for each pixel.
従来の光ニューロチップは上述したように構成されて
いるので、空間光変調素子を発光素子アレイと受光素子
アレイとの間にはさみ込む形で集積化しなければなら
ず、また、発光層,空間変調層及び受光層の各層間での
アライメントが必要となり、したがって製造が複雑化
し、低価格化を図ることが難しいという問題点があっ
た。Since the conventional optical neurochip is configured as described above, it is necessary to integrate the spatial light modulation element between the light emitting element array and the light receiving element array and to integrate the light emitting layer and the spatial modulation element. There is a problem that alignment between the layers and the light-receiving layer is required, which complicates manufacturing and makes it difficult to reduce the cost.
この発明は上記のような問題点を解決するためになさ
れたもので、製造を簡単化し、低価格化を図れる光ニュ
ーロチップを提供することを目的とする。The present invention has been made to solve the above problems, and an object of the present invention is to provide an optical neurochip capable of simplifying manufacturing and reducing the cost.
この発明に係る光ニューロチップは、基板4上に実装
された発光素子アレイ1aから成る発光層1と、この発光
層1上に光学的には透明な電気絶縁層5を介して実装さ
れた受光素子アレイ3bから成る受光層3とを備え、上記
受光素子アレイ3bについて、電圧を加えることで光電変
換効率が変調される受光制御素子あるいは電圧を加える
ことで光電変換効率が変調される電圧制御素子等が接続
された受光素子を用いて構成したことを特徴とするもの
である。The optical neurochip according to the present invention comprises a light emitting layer 1 composed of a light emitting element array 1a mounted on a substrate 4, and a light receiving layer mounted on the light emitting layer 1 with an optically transparent electrical insulating layer 5 interposed therebetween. The light receiving layer 3 including the element array 3b, and the light receiving control element in which the photoelectric conversion efficiency is modulated by applying a voltage or the voltage control element in which the photoelectric conversion efficiency is modulated by applying a voltage to the light receiving element array 3b. It is characterized in that it is configured by using a light receiving element to which the above are connected.
発光層1の発光素子アレイ1aは基板4に対して上方に
光を発光する。受光層3の受光素子アレイ3bはその光を
受光して電気信号としての光電流を出力するが、この光
電流は外部より制御される。この制御は、発光素子アレ
イ1aを受光制御素子で構成した場合には、この受光制御
素子の制御端子に与えられる信号により行なわれ、ま
た、発光素子アレイ1aに電圧制御素子等を接続して構成
した場合は、この制御素子に与えられる信号により行な
われる。The light emitting element array 1a of the light emitting layer 1 emits light upward with respect to the substrate 4. The light receiving element array 3b of the light receiving layer 3 receives the light and outputs a photocurrent as an electric signal, which is controlled from the outside. This control is performed by a signal applied to the control terminal of the light-receiving control element when the light-emitting element array 1a is configured by the light-receiving control element, and is configured by connecting a voltage control element or the like to the light-emitting element array 1a. In the case of doing, it is performed by the signal given to this control element.
第1図はこの発明の一実施例に係る光ニューロチップ
の概念図である。図において、1は例えばGaAs基板(半
導体基板)4上に実装されたAlGaAs系ライン状発光素子
アレイ1aから成る発光層、3は発光層1上に光学的には
透明な電気絶縁層5を介して実装された受光素子アレイ
3bから成る受光層である。受光素子アレイ3bは例えばME
S(metal semiconductor)電界効果トランジスタ(受光
制御素子)で実現することができ、その受光感度制御電
極(制御電極)3cに与えられる信号により光電流を制御
することができる。FIG. 1 is a conceptual diagram of an optical neurochip according to an embodiment of the present invention. In FIG, 1 is a light emitting layer made of, for example, G a A s substrate (semiconductor substrate) 4 AlGaAs mounted on a A s based linear emitting element arrays 1a, 3 is transparent to optical on the light-emitting layer 1 Photodetector array mounted via electrical insulation layer 5
This is a light-receiving layer made of 3b. The light receiving element array 3b is, for example, ME.
It can be realized by an S (metal semiconductor) field effect transistor (light reception control element), and the photocurrent can be controlled by a signal given to the light reception sensitivity control electrode (control electrode) 3c.
第2図は第1図の受光素子アレイ3bを構成する受光素
子(受光層3)の層構造を示す断面図である。この図2
において、4aは受光素子アレイ3bを構成する受光素子を
マウントする基板であり、発光素子の発光する光Viを透
過するように孔が設けられているもの、あるいは光Viを
透過する素材から成るものである。6はブラッグ反射
層、7はチャネル層(n型)、8は空乏層、9はソース
電極、10はドレイン電極、11は図1に示す電気絶縁層5
を透過してきた光Viを受光する透明ゲート電極である。FIG. 2 is a sectional view showing the layer structure of the light receiving element (light receiving layer 3) which constitutes the light receiving element array 3b of FIG. This figure 2
In FIG. 4, reference numeral 4a denotes a substrate on which the light receiving elements that form the light receiving element array 3b are mounted, and is provided with a hole for transmitting the light Vi emitted from the light emitting element, or made of a material that transmits the light Vi. Is. 6 is a Bragg reflection layer, 7 is a channel layer (n type), 8 is a depletion layer, 9 is a source electrode, 10 is a drain electrode, and 11 is the electrical insulating layer 5 shown in FIG.
It is a transparent gate electrode that receives the light Vi that has been transmitted through.
次に動作について説明する。発光素子アレイ1aを構成
する例えばi番目発光素子から出射された光Vi(i=1,
2…,N)は、受光素子アレイ3bを構成するj番目受光素
子に入射する。この時、j番目受光素子の制御電極3cへ
の電圧をVとすると、このj番目受光素子の量子効率η
は、次式で表わされる。Next, the operation will be described. For example, the light V i (i = 1, 1) emitted from the i-th light-emitting element that constitutes the light-emitting element array 1a
2 ..., N) are incident on the j-th light receiving element forming the light receiving element array 3b. At this time, if the voltage to the control electrode 3c of the j-th light receiving element is V, the quantum efficiency η of this j-th light receiving element is
Is expressed by the following equation.
ここで、Rは反射率,αは吸収係数,LPはホール拡張
長(多数キャリアは電子とする)である。また、Wは空
乏層厚で、次式で与えられる。 Here, R is the reflectance, α is the absorption coefficient, and L P is the hole extension length (the majority carriers are electrons). W is a depletion layer thickness, which is given by the following equation.
ここで、εSは誘電率,qは電荷,NDはドナ密度,Vbiは
ビルトイン電圧,kはボルツマン定数,Tは絶対温度であ
る。上記の(1)式と(2)式より、量子効率ηは電圧
Vの関数となり、 の間をとる。即ち、この実施例は光電変換効率を変調す
ることができ、従来の空間光変調素子の代わりをさせる
ことが可能となる。なお、第2図のIphは光電流を示
す。 Here, ε S is the dielectric constant, q is the charge, N D is the donor density, V bi is the built-in voltage, k is the Boltzmann constant, and T is the absolute temperature. From the above equations (1) and (2), the quantum efficiency η becomes a function of the voltage V, Take a gap. That is, this embodiment can modulate the photoelectric conversion efficiency and can replace the conventional spatial light modulator. In addition, I ph in FIG. 2 represents a photocurrent.
又、ブラッグ反射層6を透過してチャネル層7へ達し
た光が、このチャネル層7にて反射して光電変換されな
かった光はブラッグ反射層6にて反射され、再びチャネ
ル層7に照射されて光電変換効率を高める様になってい
る。Further, the light that has passed through the Bragg reflection layer 6 and reached the channel layer 7 is reflected by the channel layer 7 and is not photoelectrically converted, and is reflected by the Bragg reflection layer 6 to irradiate the channel layer 7 again. Therefore, the photoelectric conversion efficiency is improved.
このように上記実施例における受光素子アレイ3bの各
受光素子は、受光層3上の二次元格子上の各点におい
て、ここでは図示されていない周知技術の手段を用いて
指定され、各受光素子に接続されている制御電極3cに加
えられる電圧Vにて受光感度が調整でき、これにより従
来のような空間変調素子がなくとも、ニューロン間結合
強度を変化させることができる。As described above, each light receiving element of the light receiving element array 3b in the above-described embodiment is designated at each point on the two-dimensional lattice on the light receiving layer 3 by means of a well-known technique not shown here, and each light receiving element is designated. The photosensitivity can be adjusted by the voltage V applied to the control electrode 3c connected to the control electrode 3c, and thus the inter-neuron coupling strength can be changed without the conventional spatial modulator.
なお、上記実施例では受光素子アレイとしてMES・FET
を用いた例を示したが、それに限らず外部制御電極が設
けられるようなフォトトランジスタ等の受光素子であっ
てもよい。また、上記実施例では受光素子アレイとして
フォトトランジスタ等の受光制御素子を用いたが、その
他にも光電変換を行うことができるデバイス(素子)な
どを用いることが可能で、それぞれの受光素子の仕様に
合わせた電圧制御素子等の、例えば電圧制御型抵抗とコ
ンデンサを組合せたもの、あるいは抵抗と電圧制御型コ
ンデンサを組合せたもの、あるいは電圧制御型抵抗,電
圧制御型コンデンサ等を、その受光素子を用いて受光素
子アレイに直列又は並列に接続し、この受光素子アレイ
が最適に動作するようにする。すなわち、この受光素子
アレイの外部に接続された上記抵抗等の制御素子によっ
て、光電流を制御するようにして受光素子を用いてもよ
い。更に、上記実施例ではニューラルネットワークモデ
ルへの適用の場合について説明したが、光変換器やスイ
ッチングマトリクス装置等に適用してもよい。In the above embodiment, the MES / FET is used as the light receiving element array.
However, the present invention is not limited to this and may be a light receiving element such as a phototransistor provided with an external control electrode. Further, in the above embodiment, the light receiving control element such as the phototransistor is used as the light receiving element array, but other devices (elements) capable of photoelectric conversion can be used, and the specifications of each light receiving element can be used. A voltage control element or the like, such as a combination of a voltage control type resistor and a capacitor, or a combination of a resistance and a voltage control type capacitor, or a voltage control type resistor, a voltage control type capacitor, etc. It is used to connect in series or in parallel to the light receiving element array so that this light receiving element array operates optimally. That is, the light receiving element may be used so that the photocurrent is controlled by the control element such as the resistor connected to the outside of the light receiving element array. Furthermore, in the above embodiment, the case of application to a neural network model has been described, but it may be applied to an optical converter, a switching matrix device, or the like.
以上のように本発明によれば、受光素子アレイについ
て、電圧を加えることで光電変換効率が変調される受光
素子あるいは電圧を加えることで光電変換効率が変調さ
れる電圧制御素子等が接続された受光素子を用いて構成
したので、受光素子の光電変換効率を受光素子アレイの
外部(光ニューロチップの外部)から制御できるように
なり、これにより従来のような空間光変調素子を含めて
集積化する必要がなくなり、したがって製造が簡単化
し、低価格化が図れるという効果が得られる。As described above, according to the present invention, with respect to the light receiving element array, a light receiving element whose photoelectric conversion efficiency is modulated by applying a voltage or a voltage control element whose photoelectric conversion efficiency is modulated by applying a voltage is connected. Since it is configured using a light-receiving element, the photoelectric conversion efficiency of the light-receiving element can be controlled from outside the light-receiving element array (outside the optical neurochip), which allows integration including conventional spatial light modulators. Therefore, it is possible to obtain the effects of simplifying the manufacturing and reducing the cost.
第1図はこの発明の一実施例に係る光ニューロチップの
概念図、第2図はこの実施例における受光素子の構成を
示す断面図、第3図は従来の光ニューロチップの概念図
である。 1……発光層、1a……発光素子アレイ、3……発光層、
3b……受光素子アレイ、3c……制御電極、4……基板、
5……電気絶縁層。FIG. 1 is a conceptual diagram of an optical neurochip according to an embodiment of the present invention, FIG. 2 is a sectional view showing a structure of a light receiving element in this embodiment, and FIG. 3 is a conceptual diagram of a conventional optical neurochip. . 1 ... Light emitting layer, 1a ... Light emitting element array, 3 ... Light emitting layer,
3b ... Photodetector array, 3c ... Control electrode, 4 ... Substrate,
5: Electrical insulating layer.
Claims (1)
る発光層と、この発光層上に光学的には透明な電気絶縁
層を介して実装された受光素子アレイから成る受光層と
を備えた光ニューロチップにおいて、 上記受光素子アレイについて、電圧を加えることで光電
変換効率が変調される受光制御素子あるいは光電変換効
率が変調される電圧制御型抵抗,電圧制御型コンデンサ
等が接続された受光素子を用いて構成したことを特徴と
する光ニューロチップ。1. A light emitting layer comprising a light emitting element array mounted on a substrate, and a light receiving layer comprising a light receiving element array mounted on the light emitting layer via an optically transparent electrical insulating layer. In the optical neurochip, a light-receiving control element in which photoelectric conversion efficiency is modulated by applying a voltage or a voltage-controlled resistor or voltage-controlled capacitor in which photoelectric conversion efficiency is modulated is connected to the above light-receiving element array. An optical neurochip characterized by being configured using elements.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11792489A JPH0827674B2 (en) | 1989-05-11 | 1989-05-11 | Optical neurochip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11792489A JPH0827674B2 (en) | 1989-05-11 | 1989-05-11 | Optical neurochip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02297204A JPH02297204A (en) | 1990-12-07 |
| JPH0827674B2 true JPH0827674B2 (en) | 1996-03-21 |
Family
ID=14723562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11792489A Expired - Fee Related JPH0827674B2 (en) | 1989-05-11 | 1989-05-11 | Optical neurochip |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0827674B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02256027A (en) * | 1989-03-29 | 1990-10-16 | Matsushita Electric Ind Co Ltd | Neuronetwork circuit |
-
1989
- 1989-05-11 JP JP11792489A patent/JPH0827674B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02297204A (en) | 1990-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ji et al. | Artificial perception built on memristive system: Visual, auditory, and tactile sensations | |
| JP2809954B2 (en) | Apparatus and method for image sensing and processing | |
| CN109713000B (en) | Light detection device and light detection device | |
| KR100349113B1 (en) | Method for Manufacturing Fingerprint recognition sensor and Fingerprint Recognition System | |
| US10323980B2 (en) | Tunable photocapacitive optical radiation sensor enabled radio transmitter and applications thereof | |
| CA2003684A1 (en) | Image sensor | |
| JPS6386973A (en) | Light sensitive pickcell with exposure blocking device | |
| JPH11512244A (en) | Light sensing device with programmable offset current | |
| JPH0827674B2 (en) | Optical neurochip | |
| KR102688557B1 (en) | Transparent Photovoltaic-Powered Photodetector | |
| TWI885228B (en) | Multi-application optical sensing apparatus and method thereof | |
| JPH0490015A (en) | Optical neurocomputer | |
| EP4279958B1 (en) | Time-of-flight sensor | |
| TWI896581B (en) | Single contact relief print generator | |
| JP3607074B2 (en) | Apparatus for image sensing and processing | |
| JPH10294899A (en) | Apparatus for image sensing and processing | |
| JP2769559B2 (en) | Semiconductor device and optical niuro system | |
| JPS61263156A (en) | image sensor | |
| JPH0126547B2 (en) | ||
| Webster et al. | PVDF sensors with low-temperature bonding techniques | |
| Nitta et al. | Optical neurochip for image processing | |
| CN115497971A (en) | Short-wave infrared focal plane sensor and manufacturing method thereof, short-wave infrared detector | |
| Bhattacharya et al. | Spike-Afferent Visual Optoelectronic Nerve (SAVON) for Retinomorphic Sensing Applications | |
| JPS6269671A (en) | image sensor | |
| JP2830177B2 (en) | Image reading device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |