JPH0828065B2

JPH0828065B2 - Ｐｃｍ信号再生装置

Info

Publication number: JPH0828065B2
Application number: JP62199870A
Authority: JP
Inventors: 裕治畑中; 宏夫岡本; 進一涌村; 俊一郎坂元
Original assignee: Hitachi Ltd; Pioneer Corp
Current assignee: Hitachi Ltd; Pioneer Corp
Priority date: 1987-08-12
Filing date: 1987-08-12
Publication date: 1996-03-21
Anticipated expiration: 2011-03-21
Also published as: JPS6443876A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はPCM信号の再生装置に係り、特に回転ヘッド
を用いたテープレコーダに好適なPCM信号再生装置に関
する。

〔従来の技術〕

従来の装置としては、例えば、特開昭58-188314号に
記載のように、偶数番目及び奇数番目のデータが隣り合
う別のトラックに記録され、且つ、同一のトラックの前
半のデータと後半のデータとは異る単位時間分のデータ
であるようにされたPCMデータの記録媒体を記録再生す
るものが知られている。この装置は、１トラック分のデ
ータが欠落しても、他のトラックのデータより補間を施
すことにより、S/Nの良いデータが得られるものであ
る。

〔発明が解決しようとする問題点〕

上記従来装置では、早送り再生、巻戻し再生等テープ
速度を速くして再生する場合、テープ上の記録トラック
を再生ヘッドが正しく走査しないため、テープ速度に応
じて特定の再生領域に対するPCMデータが再生されにく
くなり、または、複数のトラックにまたがって再生さ
れ、異る再生領域に対するPCMデータの時間差が大きく
なり、再生音の音質が悪くなる問題があった。

本発明の目的は、早送り再生、巻戻し再生等テープ速
度を速くして再生する場合の音質の改善されたPCM信号
再生装置を提供するにある。

〔問題点を解決するための手段〕

上記目的は、再生領域ごとに誤り率を比較するエラー
数比較回路と、誤り率の悪い再生領域に含まれるPCMデ
ータに補間を施す補間回路を設けることにより達成され
る。

〔作用〕

エラー数比較回路により、エラー率の悪い再生領域を
判断し、補間回路によりこのエラー率の悪い再生領域に
含まれるPCMデータの出力を禁止することにより、エラ
ー率の良い再生領域に含まれる再生領域のPCMデータの
みを選択して出力できるので、時間的に離れたPCMデー
タを混同して再生されるのを防ぎ、任意のテープ速度に
対して、最適な再生音を得ることができる。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。同
図は回転ヘッドPCMレコーダのブロック図を示してい
る。同図において、201はPCM信号をアナログ信号に変換
するD/A変換器、220は回転シリンダ、221は磁気テー
プ、222はＡヘッド、223はＢヘッド、209は波形等化、
波形整形等を行う再生回路、208は復調回路、207はデー
タを一時記憶する256Kビットの容量を持ちRAM、205はRA
M207に記憶されたデータの誤り訂正を行い、誤り数の検
出を行うエラー検出回路、204はエラー検出回路205で検
出された誤りの数を数えるエラーカウンタ、203は磁気
テープ221上の再生領域単位でのエラー数を比較するエ
ラー数比較回路、202はエラー検出回路205で訂正不能と
されたデータ及びエラー数比較回路203に制御されたデ
ータに補間を施す補間回路、218はRAM207のアドレス上
位３ビットを制御する上位アドレス生成回路、211はエ
ラー検出回路205で誤り訂正を行うためにRAM207の下位
アドレスの制御を行うエラー検出アドレス生成回路、21
2は補間回路202へデータ出力を行う際のRAM207の下位ア
ドレスを制御するPCMデータアドレス生成回路、213は復
調回路208からデータ入力を行う際のRAM207の下位アド
レスを制御する再生データアドレス生成回路、215は211
〜213等の動作タイミングを制御するタイミング生成回
路210はRAM207の下位アドレスを211〜213より選択する
下位アドレス選択回路、216は水晶発振器である。ま
た、232はオーディォ信号出力端子、229はエリア選択命
令入力端子である。

まず第１図を用いて回転ヘッドPCMレコーダの再生動
作について説明する。

磁気テープ221上の信号をＡヘッド222及びＢヘッド22
3により再生し、再生回路209で再生信号の波形等化及び
波形整形等を行い、復調回路208で復調が施され、再生
データアドレス生成回路213の制御に従ってRAM207に記
憶される。次にエラー検出アドレス生成回路211の制御
に従ってRAM207よりデータが読み出され、エラー検出回
路205で復号を行い、エラーの数を検出する。その後PCM
データアドレス生成回路212の制御に従ってRAM207より
データを読み出し、補間回路202に入力され、エラー検
出回路205で訂正不能とされたデータを前後のデータよ
り計算された補間データに置き換え、A/D変換器201でア
ナログ信号に変換され、オーディオ出力端子232より出
力される。

第２図は磁気テープ221上の記録フォーマットであ
る。同図において、20をＡトラック、21はＢトラックと
呼び、アジマス角の違うＡヘッド222及びＢヘッド223で
走査される。１トラックは128ブロックから成り、１ブ
ロックは36バイトで形成される。Ａトラック20の前半の
領域22はＬチャンネル（左チャンネル）の偶数番目のデ
ータ（L_e＝L₀，L₂，L₄，…）、後半領域23はＲチャンネ
ル（右チャンネル）の奇数番目のデータ（R_o＝R₁，R₃，
R₅，…）が、またＢトラック21の前半領域24はＲチャン
ネルの偶数番目のデータ（R_e＝R₀，R₂，R₄，…）、後半
領域25はＬチャンネルの奇数番目のデータ（L_o＝L₁，
L₃，L₅，…）が配置されている。中央部26はリード・ソ
ロモン符号のC2パリティであり、１トラック内で４ブロ
ックおきに32バイトで符号語を形成しており、24ブロッ
クより成っている。この符号をC2符号と呼ぶ。

また、27はブロックの先頭を示す同期信号、28は、サ
ンプリング周波数、記録モード等を示す制御信号、29は
トラック内のブロックの位置を示すブロックアドレス、
30は制御信号28とブロックアドレス29の排他的論理和を
とったパリティ、31はPCMのオーディオ信号、32はPCM信
号31に対して作られたリード・ソロモン符号（C1符号と
呼ぶ）のC1パリティである。ただしC1パリティ32は奇数
ブロックにのみ８バイト存在する。

第３図は、テープ再生からPCMオーディオ信号31の出
力までの基本タイミングであり、破線はヘッドが180°
回転する間隔（15msec）を示している。同図において、
37は磁気テープ221からのPCMデータの再生タイミング、
39はPCMオーディオ信号31の出力タイミングである。ま
た、38は誤り検出及び誤り訂正のタイミングであり、C1
パリティ32を用いた誤り検出32,34（C1復号と呼ぶ）及
びC2パリティ26を用いた誤り訂正33,35（C2復号と呼
ぶ）より成っている。誤り訂正のタイミングは磁気テー
プ221から読み込んだ次の180°区間で行われ２トラック
分の誤り訂正が終了した次の360°区間36でオーディオ
信号として出力される。

第４図〜第６図は、早送り再生時の磁気テープ221上
のトラックとＡヘッド222及びＢヘッド223の走査軌跡と
の関係48と、テープ再生信号の出力レベル49を表わして
おり、第４図は２倍速、第５図は３倍速、第６図は４倍
速の時のものである。

ヘッド走査軌跡48は斜線を施してある部分で示してあ
り、上はＡヘッド222、下はＢヘッド223である。Ａヘッ
ド222はＡトラックの信号を、Ｂヘッド223はＢトラック
の信号を再生し、その逆はほとんど再生しない。第４図
〜第６図からわかるように、早送り再生時はＡヘッド22
2及びＢヘッド223がテープ上トラックを正しく走査しな
いので、各ヘッドの再生信号レベルはテープ再生信号レ
ベル49のようになる。この再生信号を通常再生時と同様
にＡヘッド222で再生された信号の前半をL_e、後半を
R_o、またＢヘッド223で再生された信号の前半をR_e、後
半をL_oとしてデータの処理を行う。

２倍速の場合、Ａヘッド222は後半ややレベルが減少
するだけでほぼ良好な出力信号が得られるのに対し、Ｂ
ヘッド223では全般的にレベルが低く、前半はＢトラッ
ク１（41）とＢトラック２（43）が混合した信号となっ
ている。３倍速では両ヘッドとも後半のレベルが減少し
ている。また４倍速ではＡヘッド222は前半、Ｂヘッド2
23では後半がほぼ良好な信号が得られるが、Ａヘッド22
2の後半、Ｂヘッド223の前半は、２トラックが混同した
信号となっている。

これらの信号から従来の装置で再生すると、各チャン
ネルの偶数データと奇数データのトラック間隔が大きく
なり、本来異る時間のオーディオ信号を１データずつ交
互に再生されるため音質が損われていた。良質な再生音
を得るためには、それぞれのチャンネルで、偶数データ
（奇数データ）の領域から再生された信号のみを有効デ
ータと見なし、奇数データ（偶数データ）は有効データ
である偶数データ（奇数データ）より補間を施して出力
を行い、上述した時間軸上の混合を防ぐ必要がある。そ
の際、有効データは良好に再生された方の信号を用いた
方が再生音の音質が良くなるのは明らかである。第１図
のエラー数比較回路203は、この有効データ選択をエラ
ー検出回路205で検出されたエラー数を基に行うもので
あり、これによりエラー率の低い（良好に再生された）
領域から再生された信号を有効データとすることができ
る。

まず第４図の２倍速の場合を例にとって、第１図の装
置の動作を説明する。

第３図におけるテープ再生37のタイミングにおいてL_e
22及びR_o23で第４図のＡトラック１（40）を磁気テープ
221で再生し、再生回路209、復調回路208を介してRAM20
7に記憶する。次いで第３図R_e24及びL_o25でＢトラック
１（41）とＢトラック２（43）を再生し、同様にRAM207
に記憶させると同時にAC1（32）において、エラー検出
回路205によりRAM207のＡトラック１（40）のデータの
誤り検出を行い、エラーカウンタ204により誤りがある
と判断されたブロックの数を数える。その際前半にL_e、
後半にR_oのデータの誤り検出を行うようにする。さらに
第３図のBC1（34）においてＢトラック１（41）とＢト
ラック２（43）のデータの誤り検出及びエラー数のカウ
ントを行う。この場合も前半にR_e、後半にL_oの誤り検出
を行う。その後エラー数比較回路203により、AC1（32）
の前半（L_e）に対するエラー数とBC1（34）の後半
（L_o）に対するエラー数を比較し、さらにAC1（32）の
後半（R_o）に対するエラー数とBC1（34）の前半（R_e）
に対するエラー数を比較する。第４図のテープ再生信号
出力レベル49から、R_e及びL_oの方がエラー率が悪くなる
ことがわかる。そこで、第３図の再生出力タイミング36
において、補間回路202によりR_e及びL_oのデータをR_o及
びL_eのデータより補間を施して出力する。この時の出力
状態を第７図（ａ）に示す。同図において斜線の施され
たL₀₂，R₁₃等は前後のデータより補間されたデータであ
ることを示す。

３倍速、４倍速の場合も同様にして再生領域の選択が
行われる。３倍速ではR_o，L_oの方が誤り率が悪いので両
チャンネルとも奇数データに、また４倍速ではL_e，R_oの
誤り率が悪いので、Ｌチャンネルは偶数データ、Ｒチャ
ンネルは奇数データが補間データとなる。この出力状態
を第７図（ｂ），（ｃ）に示す。同図において斜線を施
したデータが補間データである。

以上の様に、第１図の装置により、偶数データが奇数
データの誤り率の良い方のみ再生し、悪い方は補間デー
タとすることができるので、異る時間のオーディオ信号
を混同することなく、任意のテープ速度に対して、常に
高質の音声を得ることが可能となる。

第８図は、第１図エラーカウンタ204及びエラー数比
較回路203の具体的な回路図の１例である。同図におい
て、60〜63はカウンタ、64はタイミング発生回路、65,6
6は比較回路、67〜74及び77〜81はNAND、75、76はイン
バータ、82はNORである。また229はエリア選択命令入力
端子、84は補間命令出力端子、85はエラークロック入力
端子である。86〜89は、カウンタ60〜63のイネーブル信
号、90はL₀データの出力タイミングを示す信号、95〜98
は比較回路の出力、91〜94はオーディオデータのチャン
ネル及び偶，奇の制御に使われる信号、99はオーディオ
データの出力タイミングを示す信号、100はエラークロ
ック、101は補間命令である。

第９図は、第８図における各信号86〜89,99,100と第
３図の誤り訂正38との関係を示したタイミングチャート
であり、信号99の周期はシリンダ220が360°回転する間
隔（30msec）である。

第10図は第８図における各信号90〜94,99,補間命令10
1のタイミングチャートであり、信号99の周期は、サン
プリング周波数の２倍である。なお、補間命令101の
（ａ），（ｂ），（ｃ）は、それぞれ２倍速,3倍速、４
倍速の時のものである。

第９図及び第10図に従い第８図の回路動作を説明す
る。

エラークロック入力端子85よりエラークロック100が
エラー検出回路205より入力される。カウンタ60〜63は
それぞれイネーブル信号86〜89で制御されているため、
カウンタ60はL_e、61はR_o、62はR_e、63はL_oに対するエラ
ー数（それぞれNL_e，NR_o，NR_e，NL_oと呼ぶ）となる。こ
れらの結果は比較回路65でNR_oとNR_e、比較回路66でN
L_e，NL_oが比較され、NR_e＞NR_oならば出力95が、NR_e＜NR
_oなる出力96がまたNL_e＞NL_oなら出力97、NL_e＜NL_oなら
出力98がハイレベルとなる。この出力95〜98が、信号90
でゲーティングされ、RSフリップ・フロップ71〜74でラ
ッチされるので、次の360°区間で保持される。ここで
エリア選択命令入力端子229からローレベルの信号を入
力すると、出力信号95〜98の状態に応じて補間命令101
が補間命令出力端子84から補間回路202に出力される。
補間回路202では、補間命令101がハイレベルの場合補間
を行うことにより、第７図（ａ）〜（ｃ）のPCMオーデ
ィオ信号を出力することができる。

また、NL_e＝NL_oあるいはNR_e＝NR_oの時比較回路65〜66
の出力がローレベルとなるようにすると、比較結果が同
じ場合は１回前の比較結果がRSフリップ・フロップ71〜
74に保持されたままとなるので、選択される再生領域は
変化しない。

第11図は、エラーカウンタ204及びエラー数比較回路2
03の他の実施例を示した回路図であり、１個のエラーカ
ウンタで動作するものである。同図において４は７ビッ
トカウンタ、110,112,117,118はラッチ回路（立ち下が
りクロック）、111,115は加算回路、114は選択回路、11
6は比較回路、113はタイミング発生回路、119,120はNO
R、121〜123はインバータである。

第12図は第11図の回路のタイミングチャートである。
以下第12図のタイミングチャートに従って第11図の回路
動作を説明する。

エラークロック100により、カウンタ204が動作する。
クロック132により、ラッチ回路110にL_eの再生領域に対
するエラー数NL_eが保持される。この時、信号134はロー
レベルであるので、NOR119の出力はNL_eを反転した信号
となり、さらに信号144はハイレベルであるので、加算
回路111の出力136はカウンタ204の出力102からNL_eを引
いた値となる。これをクロック（ａ）131でラッチ回路1
12に保持するので、信号137はNR_oとなる。次いでリセッ
ト信号146にカウンタ４がリセットされ、再びエラーク
ロック100によりカウント動作が開始される。この時出
力133はハイレベル出力145はローレベルであるので、信
号102は加算回路115をそのまま通り抜け比較回路116に
入力される。一方選択回路114は出力137を選択している
ので、比較回路116の他方の入力はNR_oとなる。クロック
130により、比較回路116の出力141,142をラッチ回路117
に保持されるので、出力95,96はNR_eとNR_oの比較結果と
なる。また、その時の信号134はハイレベル、信号144は
ローレベルであるのでカウンタ204の出力102は加算回路
111を通り抜け、クロック（ｂ）131でラッチ回路112に
保持されるので、出力137はNR_eとなる。次いで信号133
はローレベルに信号145はハイレベルになるので、加算
回路115の出力139は、カウンタ204の出力102からNR_eを
引いたものとなる。また選択回路114は出力135を選択し
ており、NL_eが比較回路116に入力されるので、クロック
143によりラッチ回路118に、NL_eとNL_oの比較結果が保持
される。以下は第10図のタイミングチャートに従い、前
述と同様にして補間命令101が出力される。

またエラー数を比較する際、エラーカウンタ204の全
出力を比較するのではなく、上位ビット側の出力のみを
比較することにより、比較回路65〜66（第８図）、ある
いは加算回路111,115、ラッチ回路110,112（第11図）等
のビット数を削減でき、エラー数比較回路203の回路規
模を低減することができる。

なお、以上の説明では、有効データの偶奇選択の周期
が２トラック（30msec）となっていたが、これ以上の周
期で選択を行うこと、また比較結果に対しヒステリシス
を持たせ、偶数データ、奇数データの切換え周期を長く
することも可能である。

〔発明の効果〕

本発明によれば、回転ヘッドPCMレコーダにおいて、
早送り再生、巻戻し再生等テープ速度を速くして再生す
る場合、再生音の音質の改善に効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は回転
ヘッドPCMレコーダの記録フォーマット図、第３図は回
転ヘッドPCMレコーダの基本タイミングチャート図、第
４図，第５図，第６図は早送り再生時のヘッド走査軌跡
と再生信号レベルを示した図、第７図はオーディオ信号
の出力タイミングチャート図、第８図，第11図はエラー
カウンタ及びエラー数比較回路の回路図、第９図，第10
図，第12図はエラー数比較回路の動作タイミングチャー
ト図である。 101……補間命令 207……RAM 205……エラー検出回路 204……エラーカウンタ 203……エラー数比較回路 202……補間回路 229……エリア選択命令入力端子 100……エラークロック

フロントページの続き (72)発明者涌村進一埼玉県所沢市花園４丁目2610番地パイオニア株式会社所沢工場内 (72)発明者坂元俊一郎埼玉県川越市山田字西町25番地１パイオニア株式会社川越工場内 (56)参考文献特開昭57−184382（ＪＰ，Ａ) 特開昭61−110380（ＪＰ，Ａ) 特開昭63−313366（ＪＰ，Ａ) 特開昭62−204406（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】第１及び第２の２チャンネルのPCM信号
が、２トラックにわたって配置され、かつ各チャンネル
について偶数番目のデータの領域と奇数番目のデータの
領域に分割して記録された記録媒体を再生するPCM信号
再生装置において、該記録媒体を記録時とは異なる速度で再生する際に、再生されたPCMデータを記憶する記憶回路と、該記憶回路に記憶されたPCMデータの誤りを検出するエ
ラー検出回路と、該エラー検出回路で検出された誤りの数を上記トラック
ごとに数える１個のエラーカウンタと、該エラーカウンタでカウントされた誤りの数のうち、第
１のトラックの再生時に上記第１のチャンネルの偶数番
目または奇数番目の、第１のデータ領域のエラー数を記
憶する第２の記憶回路と、上記エラーカウンタで引き続きカウントされた第１のト
ラック全体のエラー数から、上記第２の記憶回路に記憶
されたエラー数を減算する減算手段と、該減算手段からの出力信号である第２のチャンネルの偶
数番目または奇数番目の、第２のデータ領域のエラー数
を記憶する第３の記憶回路と、第２のトラックの再生時に、上記エラーカウンタでカウ
ントされた誤り数のうち、上記第２のチャンネルの奇数
番目または偶数番目の、第３のデータ領域のエラー数
と、上記第３の記憶回路に記憶されたエラー数とを比較
する第１のエラー数比較回路と、上記第３のデータ領域のエラー数を記憶する第４の記憶
回路と、上記エラーカウンタで引き続きカウントされた第２のト
ラック全体のエラー数から、上記第４の記憶回路に記憶
されたエラー数を減算する減算手段と、上記減算手段からの出力信号である第１のチャンネルの
奇数番目または偶数番目の、第４のデータ領域のエラー
数と、上記第２の記憶回路に記憶されたエラー数とを比
較する第２のエラー数比較回路と、を有し、上記記憶回路からPCMデータを入力し、上記第１及び第
２のエラー数比較回路で誤りが多いと判断されたデータ
領域に含まれるPCMデータに補間を施す補間回路を設け
たことを特徴とするPCM信号再生装置。
【請求項２】上記第３の記憶回路と上記第４の記憶回路
とを１個の記憶回路で兼用するように構成したことを特
徴とする特許請求の範囲第１項記載のPCM信号再生装
置。