Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0828366B2 - Method for forming electrode of semiconductor device - Google Patents
[go: Go Back, main page]

JPH0828366B2 - Method for forming electrode of semiconductor device - Google Patents

Method for forming electrode of semiconductor device

Info

Publication number
JPH0828366B2
JPH0828366B2 JP63105302A JP10530288A JPH0828366B2 JP H0828366 B2 JPH0828366 B2 JP H0828366B2 JP 63105302 A JP63105302 A JP 63105302A JP 10530288 A JP10530288 A JP 10530288A JP H0828366 B2 JPH0828366 B2 JP H0828366B2
Authority
JP
Japan
Prior art keywords
bump
electrode
gold
electrode pad
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63105302A
Other languages
Japanese (ja)
Other versions
JPH01276647A (en
Inventor
彰 鈴木
茂 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP63105302A priority Critical patent/JPH0828366B2/en
Priority to KR1019880008375A priority patent/KR910006967B1/en
Priority to EP19880119137 priority patent/EP0316912A3/en
Priority to SG1996003214A priority patent/SG55036A1/en
Priority to EP19940106612 priority patent/EP0609918A3/en
Publication of JPH01276647A publication Critical patent/JPH01276647A/en
Priority to US07/617,399 priority patent/US5108950A/en
Publication of JPH0828366B2 publication Critical patent/JPH0828366B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置にバンプ電極を形成する方法
に関する。
The present invention relates to a method for forming bump electrodes on a semiconductor device.

〔発明の技術的背景〕 −従来の技術− 従来より、半導体装置にバンプ電極を形成し、このバ
ンプ電極をキヤリアテープに設けられた金属箔リードに
直接ボンデイングする方式が知られている。この方式は
TAB(Tape Automated Bonding)方式として、かなり以
前より知られていたが、電子機器を小型化する要望と、
フオトリソグラフイー技術の急速な進歩に伴ない、近
年、改めて見直され始めている。しかして、このTAB方
式において、重も重要な技術要素は何と言つても半導体
装置にバンプ電極を形成する点にある。
[Technical Background of the Invention] -Conventional Technology- Conventionally, a method is known in which a bump electrode is formed on a semiconductor device and the bump electrode is directly bonded to a metal foil lead provided on a carrier tape. This method
It has been known as a TAB (Tape Automated Bonding) method for quite some time, but there is a demand for miniaturization of electronic devices.
With the rapid progress of photolithography technology, it has begun to be reviewed again in recent years. However, in this TAB method, the most important technical element is that bump electrodes are formed on the semiconductor device.

第8図に従来のバンプ電極構造の断面図を示す。同図
において参照符号1は、シリコンウエハであり、このシ
リコンウエハ1上にはアルミニウム又はアルミニウム合
金で形成された電極パツド2が形成されている。電極パ
ツド2は、図示はしないが、シリコンウエハ1のゲート
等の内部電極と接続されているものである。電極パツド
2の周縁部は、この電極パツド2に対向して開口3aが形
成された窒化シリコン等の絶縁膜3で被覆されている。
電極パツド2上には、バリアメタル層4aと接着メタル層
4bで構成されるアンダバンプ層4が形成される。アンダ
バンプ層4は、蒸着又はスパツタにより形成されるもの
で、同図においては電極パツド2およびこの電極パツド
2の周囲の絶縁層4上にのみ示されるが、実際の工程と
しては絶縁層4上の全面に形成した上、バンプ電極5を
形成した後に、図示の如く、エツチング処理されるもの
である。この場合、アンダバンプ層4は電極パツド2お
よびこの電極パツド2の周囲の絶縁層4に固着され、こ
の固着面積が大きいことにより十分な接合強度が確保さ
れる。アンダバンプ層4上には、金よりなるバンプ電極
5が形成されるが、このバンプ電極5はメツキにより形
成されるものであるため、その下地として接着メツキ層
4上に金薄膜層5aが形成される。その後、前述した如
く、バンプ電極5をマスクとして、バンプ電極5の外側
部分のアンダバンプ層4をエツチングにより除去する。
この場合、通常、等方性のウエツトエツチングが用いら
れる。
FIG. 8 shows a sectional view of a conventional bump electrode structure. In the figure, reference numeral 1 is a silicon wafer, and an electrode pad 2 made of aluminum or an aluminum alloy is formed on the silicon wafer 1. Although not shown, the electrode pad 2 is connected to an internal electrode such as a gate of the silicon wafer 1. A peripheral portion of the electrode pad 2 is covered with an insulating film 3 such as silicon nitride having an opening 3a formed so as to face the electrode pad 2.
A barrier metal layer 4a and an adhesive metal layer are formed on the electrode pad 2.
An under bump layer 4 composed of 4b is formed. The under bump layer 4 is formed by vapor deposition or sputtering, and is shown only on the electrode pad 2 and the insulating layer 4 around the electrode pad 2 in the figure, but in the actual process, the under bump layer 4 is formed on the insulating layer 4. After forming the bump electrode 5 on the entire surface, an etching process is performed as shown in the drawing. In this case, the under bump layer 4 is fixed to the electrode pad 2 and the insulating layer 4 around the electrode pad 2, and the large bonding area ensures sufficient bonding strength. A bump electrode 5 made of gold is formed on the under bump layer 4. Since the bump electrode 5 is formed by plating, a gold thin film layer 5a is formed on the adhesive plating layer 4 as a base thereof. It Then, as described above, the under bump layer 4 on the outer side of the bump electrode 5 is removed by etching using the bump electrode 5 as a mask.
In this case, isotropic wet etching is usually used.

−従来技術の問題点− 上記のような従来技術においては、バンプ電極5は、
頭部が大きいキノコ状とされているため、大きなピツチ
となつてしまうことから、電極パツド2のピツチが大変
微小化している近年の半導体装置には適用が困難であ
る、という問題を有している。そこで、現在、バンプ電
極5の巾(又は直径)を小さくする検討が進められてい
るか、この検討における重大な課題としては、 バンプ電極の頭部の巾(又は直径)を小さくする技
術の開発 バンプ電極の頭部の巾(又は直径)を小さくした場
合、電極パツドとアンダバンプ層間、アンダバンプ層と
バンプ電極間の接合強度を如何に確保するか バンプ電極の頭部の巾(又は直径)を小さくした場
合、バンプ電極とこのバンプ電極に接着されるキヤリア
テープのフインガリードとの接合強度を如何に確保する
か 等が挙げられる。このため、本願出願人は、上記課題の
柱、第項および第項の課題を解決する方法の1つを
昭和62年11月18日付け(特願昭62−289257号)で出願し
ている。
-Problems of the prior art-In the above-described conventional technology, the bump electrode 5 is
Since the head has a large mushroom-like shape, it causes a large pitch, which makes it difficult to apply to recent semiconductor devices in which the pitch of the electrode pad 2 is extremely miniaturized. There is. Therefore, whether a study is currently underway to reduce the width (or diameter) of the bump electrode 5, or a major issue in this study is the development of a technique for reducing the width (or diameter) of the head of the bump electrode. When the width (or diameter) of the head of the electrode is reduced, how to secure the bonding strength between the electrode pad and the under bump layer, and between the under bump layer and the bump electrode The width (or diameter) of the head of the bump electrode is reduced In this case, how to secure the bonding strength between the bump electrode and the finger lead of the carrier tape adhered to this bump electrode can be mentioned. For this reason, the applicant of the present application has filed an application for one of the pillars of the above-mentioned subject, paragraph (1) and one of the methods for solving the subject of paragraph (1) on November 18, 1987 (Japanese Patent Application No. 62-289257). .

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

すなわち、従来の技術では、バンプ電極5の頭部は、
比較的大面積とされているため、これに接着されるフイ
ンガリードとの単位面積当たりの接合強度は多少、小さ
いものであつても、全体としては一応、所定の接合強度
は満足されるものであつた。しかし、バンプ電極5の頭
部の巾(又は直径)を小さくした場合には、フインガリ
ードの接合強度が不足する、という欠点があつた。
That is, in the conventional technique, the head of the bump electrode 5 is
Since it has a relatively large area, even if the bonding strength per unit area with the finger leads adhered to it is somewhat small, the overall bonding strength will be satisfactory for the time being. It was However, when the width (or diameter) of the head of the bump electrode 5 is reduced, there is a drawback that the bonding strength of the finger leads is insufficient.

それ故、この発明は、バンプ電極の面積を小さくする
半導体装置の電極形成方法および被接続端子への接合強
度を大きくすることができる半導体装置の電極形成方法
およびその形成方法に使用されるエツチング方法を提供
することを目的とする。
Therefore, the present invention provides an electrode forming method for a semiconductor device that reduces the area of a bump electrode, a method for forming an electrode for a semiconductor device that can increase the bonding strength to a connected terminal, and an etching method used for the forming method. The purpose is to provide.

〔課題を解決するための手段〕[Means for solving the problem]

上記目的を達成するために、本発明の半導体装置の電
極形成方法においては、電極パッド上にアンダーバンプ
層を形成し、このアンダーバンプ層上に形成すべきバン
プ電極よりも厚さの厚いフォトレジストを形成し、この
フォトレジストの前記電極パッド対向部に開口を設け
て、この開口内の前記アンダーバンプ層上に10μm以上
で且つ前記フォトレジストの上面から突出さない厚さに
バンプ電極を形成し、反応性イオンエッチングにより前
記バンプ電極の表面にV字状溝を形成するようにしたも
のである。
In order to achieve the above object, in an electrode forming method of a semiconductor device of the present invention, an under bump layer is formed on an electrode pad, and a photoresist thicker than a bump electrode to be formed on the under bump layer is formed. And forming an opening at a portion of the photoresist facing the electrode pad, and forming a bump electrode on the under bump layer in the opening with a thickness of 10 μm or more and not protruding from the upper surface of the photoresist. A V-shaped groove is formed on the surface of the bump electrode by reactive ion etching.

[作用] 本発明の方法によれば、フォトレジストの電極パッド
に対向する開口内において、アンダーバンプ層上に10μ
m以上の厚さでフォトレジストの上面から突出さない厚
さのバンプ電極を形成することができ、このバンプ電極
は厚さが10μm以上と厚いので、そのまま、接続端子に
接合することが可能であり、しかも、フォトレジストの
上面から突出さない厚さなので、メッキにより形成する
際、隣接のバンプ電極方向には成長しないから、ファイ
ンピッチに形成することができる。さらに、反応性イオ
ンエッチングによってバンプ電極の表面にV字状溝が消
し性されるものであるから、バンプ電極と被接続端子を
接合する半田等の接御油剤はバンプ電極のV字状溝に喰
い込むように充填され接合強度を高める。
[Operation] According to the method of the present invention, 10 μm is formed on the under bump layer in the opening facing the electrode pad of the photoresist.
It is possible to form a bump electrode having a thickness of m or more and not protruding from the upper surface of the photoresist. Since this bump electrode has a thickness of 10 μm or more, it is possible to directly bond it to the connection terminal. In addition, since the thickness is such that it does not protrude from the upper surface of the photoresist, it does not grow in the direction of the adjacent bump electrodes when it is formed by plating, so it can be formed with a fine pitch. Further, since the V-shaped groove is erased on the surface of the bump electrode by the reactive ion etching, the contacting oil agent such as solder for joining the bump electrode and the connected terminal is formed in the V-shaped groove of the bump electrode. It is filled so as to bite into it and enhances the bonding strength.

〔実施例〕〔Example〕

以下、図面とともに、本発明の実施例を説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第1図は半導体装置のバンプ電極構造を示す。この図
において、10はシリコンウエハであり、通常は直径4〜
8インチのものが使用される。このシリコンウエハ10上
にはゲート等の内部電極11および酸化シリコンよりなる
絶縁膜12が形成されている。この絶縁幕12上には内部電
極11に接続された電極パツド13が形成されている。この
電極パツド13はアルミニウム(Al)、アルミニウム(A
l)−けい素(Si)、アルミニウム(Al)−銅(Cu)−
けい素(Si)等のアルミニウム合金よりなつている。こ
の電極パツド13の周縁部および絶縁膜12上には窒化シリ
コンの絶縁膜14が形成されている。電極パツト13と対応
する部分の絶縁膜14には開口14aが形成されている。開
口14aに対向する電極パツド13およびこの電極パツド13
の周縁部を覆つている部分の絶縁膜14上には中間接続膜
(アンダバンプ層)15が形成されている。この中間接続
膜15はバリアメタルと接着メタルとの合金、例えばチタ
ン(Ti)−タングステン(W)、白金(pt)−チタン
(Ti)、パラジウム(Pd)−チタン(Ti)等の合金より
なる。このようなバリアメタルと接着メタルとの合金
は、単一層でもバリア機能の他、金バンプ16bと電極パ
ツド13の接合強度を確保する機能を合わせ持つ。好まし
くはチタンを原子量比で10%、重量比で30%混合したチ
タン−タングステン合金を用い、スパツタリングにより
数千Åの厚さに形成される。中間接続膜15の外側端は電
極パツド13の外側端と絶縁膜14の開口14aとの間に位置
付けされている。そして、この中間接続膜15上には金
(Au)よりなる外部電極(バンプ電極)16が突出状に形
成されている。この外部電極16は金薄膜16aと金バンプ1
6bとよりなり、全体の厚さが10〜25μm程度に形成さ
れ、その外側端は中間接続膜15の外側端と略同一面とさ
れている。
FIG. 1 shows a bump electrode structure of a semiconductor device. In this figure, 10 is a silicon wafer, which usually has a diameter of 4 to
An 8-inch one is used. An internal electrode 11 such as a gate and an insulating film 12 made of silicon oxide are formed on the silicon wafer 10. An electrode pad 13 connected to the internal electrode 11 is formed on the insulating screen 12. This electrode pad 13 is made of aluminum (Al), aluminum (A
l) -Silicon (Si), Aluminum (Al) -Copper (Cu)-
It is made of aluminum alloy such as silicon (Si). An insulating film 14 of silicon nitride is formed on the peripheral portion of the electrode pad 13 and the insulating film 12. An opening 14a is formed in a portion of the insulating film 14 corresponding to the electrode pad 13. The electrode pad 13 facing the opening 14a and this electrode pad 13
An intermediate connection film (under bump layer) 15 is formed on a portion of the insulating film 14 which covers the peripheral edge of the. The intermediate connection film 15 is made of an alloy of a barrier metal and an adhesive metal, for example, an alloy of titanium (Ti) -tungsten (W), platinum (pt) -titanium (Ti), palladium (Pd) -titanium (Ti), or the like. . Such an alloy of a barrier metal and an adhesive metal has not only a barrier function even in a single layer, but also a function of ensuring the bonding strength between the gold bump 16b and the electrode pad 13. Preferably, a titanium-tungsten alloy in which titanium is mixed in an atomic weight ratio of 10% and a weight ratio of 30% is used, and the titanium-tungsten alloy is formed to a thickness of several thousand Å by sputtering. The outer end of the intermediate connection film 15 is positioned between the outer end of the electrode pad 13 and the opening 14a of the insulating film 14. An external electrode (bump electrode) 16 made of gold (Au) is formed on the intermediate connection film 15 in a protruding shape. The external electrode 16 is a gold thin film 16a and a gold bump 1
6b and has a total thickness of about 10 to 25 μm, and its outer end is substantially flush with the outer end of the intermediate connecting film 15.

金薄膜16aは、メツキにより形成される金バンプ16bの
メツキ用下地層であり、スパツタにより中間接続膜15に
付着される。金バンプ16bの頭部表面には、微細なV字
状溝17が形成されている。本発明の特徴は、金バンプ16
bの頭部表面に、これら微細なV字溝17を全面に亘つて
形成する点にあり、その形成方法の詳細は後述される。
The gold thin film 16a is an underlayer for plating of the gold bumps 16b formed by plating, and is attached to the intermediate connection film 15 by a spatter. A fine V-shaped groove 17 is formed on the head surface of the gold bump 16b. The feature of the present invention is that the gold bump 16
These fine V-shaped grooves 17 are formed on the entire surface of the head portion of b, and the details of the forming method will be described later.

先ず、第2図(A)〜(E)を参照して、シリコンウ
エハ10に外部電極16を形成する方法について説明する。
First, a method of forming the external electrodes 16 on the silicon wafer 10 will be described with reference to FIGS.

まず、第2図(A)に示すように、シリコンウエハ10
上に内部電極11および酸化シリコンの絶縁膜12を形成
し、その上にアルミニウムまたはアルミニウム合金より
なる電極パツド13を形成する。次に、電極パツド13およ
び絶縁膜12上に亘つて窒化シリコンの絶縁膜14を形成す
る。絶縁膜14には電極パツド13の外形よりも少し小さい
開口14aをエツチングにより形成し、この開口14aから電
極パツド13が露出されるようにする。この状態で、チタ
ン−タングステン等の合金からなる中間接続用合金およ
び金を順次スパツタリングすることにより、シリコンウ
エハ10上の電極パツド13および絶縁膜14の全面に亘つ
て、中間接続膜15および金薄膜16aをそれぞれ数千Å程
度の厚さに形成する。但し、金薄膜16aの厚さは数百Å
程度でも良い。この場合、付着する金属粒子を均一にす
るために、スパツタリングが最適である。また、この処
理を行なう前には、必要に応じてアルミニウムの酸化膜
を除去する除去処理を行なう。
First, as shown in FIG. 2 (A), a silicon wafer 10
An internal electrode 11 and an insulating film 12 of silicon oxide are formed on the upper surface, and an electrode pad 13 made of aluminum or an aluminum alloy is formed thereon. Next, a silicon nitride insulating film 14 is formed over the electrode pad 13 and the insulating film 12. An opening 14a which is slightly smaller than the outer shape of the electrode pad 13 is formed in the insulating film 14 by etching so that the electrode pad 13 is exposed from the opening 14a. In this state, by sequentially spattering an intermediate connection alloy made of an alloy such as titanium-tungsten and gold, the intermediate connection film 15 and the gold thin film are spread over the entire surface of the electrode pad 13 and the insulating film 14 on the silicon wafer 10. Each 16a is formed to a thickness of several thousand Å. However, the thickness of the gold thin film 16a is several hundred Å
It may be a degree. In this case, spattering is optimal in order to make the adhered metal particles uniform. Before performing this process, a removal process for removing the aluminum oxide film is performed, if necessary.

この後、第2図(B)に示すように、金薄膜16a上に
フオトレジスト液を滴下してスピンコーテイングにより
フオトレジスト膜19を厚く形成する。このフオトレジス
ト膜19は厚さを20〜30μm程度にするために、粘度が数
百〜千数百CPS(センチポイズ)で、通常のスピンコー
テイングのものよりも数倍ないし数十倍高いもの(例え
ば東京応化工業(株)製のBMR1000)を使用する。な
お、回転速度は数百rpmである。この場合、フオトレジ
ストの粘度が百CPS以下であると、所定の厚さにするこ
とはできない。
After that, as shown in FIG. 2B, a photoresist solution is dropped on the gold thin film 16a and spin coating is performed to form a thick photoresist film 19. The photoresist film 19 has a viscosity of several hundred to several thousand and several hundreds of CPS (centipoise) in order to have a thickness of about 20 to 30 μm, which is several to several tens of times higher than that of ordinary spin coating (for example, BMR1000 manufactured by Tokyo Ohka Kogyo Co., Ltd. is used. The rotation speed is several hundred rpm. In this case, if the photoresist has a viscosity of 100 CPS or less, it cannot be made to have a predetermined thickness.

次いで、このように形成されたフオトレジスト膜19を
乾燥処理した後、その上面にマスク(図示せず)をアラ
イメントする。このマスクの透光部は電極パツド13と絶
縁膜14の開口14aとの外側縁部間に透光部の外側縁部が
位置するような大きさに形成されている。そして、この
マスクを介してフオトレジスト膜19を露光し、現像する
ことにより、第2図(C)に示すようにフオトレジスト
膜19に開口19aを設ける。次に開口19aを介して露出され
た金薄膜16aに金を電解メツキすることにより金バンプ1
6bを形成する。この金バンプ16bは上面がフオトレジス
ト膜19の上面よりも突出しないところでやめその厚さを
20〜30μm程度にする。この結果、金バンプ16bの上面
はほぼ平坦となる。なお、フオトレジスト膜19の現像に
使用する現像液はキシレンを主成分とする有機溶剤(例
えば東京応化工業(株)製のC−3)である。
Next, after the photoresist film 19 thus formed is dried, a mask (not shown) is aligned on the upper surface thereof. The transparent portion of this mask is formed in such a size that the outer edge portion of the transparent portion is located between the outer edge portions of the electrode pad 13 and the opening 14a of the insulating film 14. Then, the photoresist film 19 is exposed through this mask and developed to form an opening 19a in the photoresist film 19 as shown in FIG. 2 (C). Next, by electroplating gold on the gold thin film 16a exposed through the opening 19a, the gold bump 1
Form 6b. Stop the gold bump 16b where its upper surface does not protrude from the upper surface of the photoresist film 19 and adjust its thickness.
20 to 30 μm. As a result, the upper surface of the gold bump 16b becomes substantially flat. The developer used for developing the photoresist film 19 is an organic solvent containing xylene as a main component (for example, C-3 manufactured by Tokyo Ohka Kogyo Co., Ltd.).

この後、第2図(D)に示すように、フオトレジスト
膜19をエチルセルソルブ、ジクロルベンゼンを主成分と
する有機溶剤(例えば東京応化工業(株)製の剥離液S
P)で剥離する。そして、この状態で、金薄膜16aをヨウ
素系のエツチング液でエツチングして、不要な部分、つ
まり金バンプ16bと対応しない部分の金薄膜16aを除去す
る。この状態を第2図(E)に示す。この後、シリコン
ウエハ10(図面は、バンプ電極構造の拡大部分のみを示
すが、実際は、4〜8インチの円盤形状)を第3図に示
すスパツタ装置20に格納して反応性イオン(スパツタ)
エツチングを行なう。スパツタ(エツチング)装置20
は、真空室21内にプレート22,23を備えており、ウエハ1
0はプレート23上に配される。プレート22には、13、56M
Hzの高周波信号がマツチングボツクス24、ブロツクコン
デンサ25を介して印加される。真空室21内は、図示しな
い真空ポンプにより高真空度に保持され、バルプ26の開
放により反応性イオンガス28が真空室21内に導入され
る。反応性イオンガス28の流入量を流量計27で計測して
バルブ26の開閉を制御することにより真空室21内は15〜
30Pa(パスカル1Pa=1/133Torr)のガス圧力に設定され
ている。反応性イオンガスとしては、ハロゲン化ガスと
塩素系ガスの混合ガスを用いる。ハロゲン化ガスとして
は、CF4、C2F6、C3F8、CHF3、SF6等を用いることができ
る。また、塩素系ガスとしては、CF3Cl、CF2Cl2、CFC
l3、Cl2、SiCl4、BCl3、HCl、CCl4等を用いることがで
きる。代表的な組合わせとして、SF6+CFCl3が挙げられ
る。
After that, as shown in FIG. 2D, the photoresist film 19 is made of ethyl cellosolve, an organic solvent containing dichlorobenzene as a main component (for example, a stripping solution S manufactured by Tokyo Ohka Kogyo Co., Ltd.).
Peel it off. Then, in this state, the gold thin film 16a is etched with an iodine-based etching solution to remove an unnecessary portion, that is, a portion of the gold thin film 16a that does not correspond to the gold bump 16b. This state is shown in FIG. After that, the silicon wafer 10 (the drawing shows only the enlarged portion of the bump electrode structure, but actually, a disk shape of 4 to 8 inches) is stored in the sputter device 20 shown in FIG.
Etching. Sputter (Etching) device 20
Is equipped with plates 22 and 23 in a vacuum chamber 21, and the wafer 1
0 is arranged on the plate 23. Plate 22 has 13, 56M
A high frequency signal of Hz is applied via a matching box 24 and a block capacitor 25. The inside of the vacuum chamber 21 is maintained at a high degree of vacuum by a vacuum pump (not shown), and the reactive ion gas 28 is introduced into the vacuum chamber 21 by opening the valve 26. By measuring the inflow amount of the reactive ion gas 28 with the flow meter 27 and controlling the opening / closing of the valve 26, the inside of the vacuum chamber 21 is 15 to
The gas pressure is set to 30 Pa (1 Pascal = 1/133 Torr). A mixed gas of a halogenated gas and a chlorine-based gas is used as the reactive ion gas. As the halogenated gas, CF 4 , C 2 F 6 , C 3 F 8 , CHF 3 , SF 6 or the like can be used. In addition, as chlorine-based gas, CF 3 Cl, CF 2 Cl 2 , CFC
l 3 , Cl 2 , SiCl 4 , BCl 3 , HCl, CCl 4 or the like can be used. A typical combination is SF 6 + CFCl 3 .

上記の条件で反応性イオンエツチングを行なうと、中
間接続膜15および金バンプ16bに反応性イオンによるス
パタリング効果が作用し、異方性エツチングが進行す
る。この場合、中間接続膜15に比し金バンプ16bの厚さ
は極めて大きいので、中間接続膜15は完全に除去される
が、全バンプ16bは頭部の表面にスパツタリングによ
る、微細な、しかし、比較的深いV字状溝が形成され
る。
When the reactive ion etching is performed under the above conditions, the sputtering effect of the reactive ions acts on the intermediate connection film 15 and the gold bumps 16b, and the anisotropic etching progresses. In this case, the thickness of the gold bumps 16b is extremely larger than that of the intermediate connection film 15, so that the intermediate connection film 15 is completely removed, but all the bumps 16b are fine, but due to the spattering on the surface of the head. A relatively deep V-shaped groove is formed.

第6図は、金バンプ16bをメツキ形成した時点の状
態、すなわち、第2図(C)〜(E)の状態における金
バンプ16bの顕微鏡写真である。第6図における金バン
プ16bの頭部表面にも微細な凹凸面は観察される。しか
し、この状態における金バンプ16bの頭部表面には、先
端側が球状に隆起した微小な凸部が形成されている。ま
た、第7図は、反応性イオンエツチングを実施した後の
状態、すなわち、第1図に示す状態における金バンプ16
bの顕微鏡写真である。この状態の金バンプ16bの頭部表
面には、先端側が鋭く尖つた微小な隆起物が観察され
る。
FIG. 6 is a photomicrograph of the gold bump 16b in a state when the gold bump 16b is formed by plating, that is, in the state of FIGS. 2 (C) to (E). Fine irregularities are also observed on the surface of the head of the gold bump 16b in FIG. However, on the surface of the head of the gold bump 16b in this state, a minute convex portion in which the tip side is raised in a spherical shape is formed. Further, FIG. 7 shows the state of the gold bump 16 after the reactive ion etching, that is, the state shown in FIG.
It is a micrograph of b. On the surface of the head of the gold bump 16b in this state, a minute ridge having a sharp tip is observed.

このように両者を比較すると、反応性イオンエツチン
グ処理を実施する前と後では、金バンプ16bの頭部表面
の構造が全く異なることが認識される。
By comparing the two in this way, it is recognized that the structure of the head surface of the gold bump 16b is completely different before and after the reactive ion etching treatment is performed.

次に、第4図および第5図を参照して、上記のように
構成された半導体装置のバンプ電極にフインガリードを
接続する場合について説明する。
Next, with reference to FIG. 4 and FIG. 5, a case where finger leads are connected to the bump electrodes of the semiconductor device configured as described above will be described.

まず、シリコンウエハ10をダイシングにより切断し
て、複数の半導体チツプ30に分離する。この半導体チツ
プ30の1つには上述した外部電極16が多数配列されてい
る。また、フインガリード41は、銅箔をテープキヤリア
40にラミネートした上、エツチングにより所定の形状に
形成されたもので、各フインガリード41には半田42がメ
ツキされている。各フインガリード41の一端はテープキ
ヤリア40の中央に形成された四角い孔43内に突出し、こ
の突出した各端部が半導体チツプ30の各外部電極16と対
応して配列されている。この場合、フインガリード41の
表面にメツキされる半田42はすず(Sn)と鉛(Pb)が8:
2程度の合金からなり、その厚さが0.2〜0.6μm程度で
ある。
First, the silicon wafer 10 is cut by dicing and separated into a plurality of semiconductor chips 30. A large number of the above-mentioned external electrodes 16 are arranged on one of the semiconductor chips 30. For the finger lead 41, tape the copper foil to the carrier.
After being laminated on 40, it is formed into a predetermined shape by etching, and solder 42 is plated on each finger lead 41. One end of each finger lead 41 projects into a square hole 43 formed in the center of the tape carrier 40, and each projecting end portion is arranged corresponding to each external electrode 16 of the semiconductor chip 30. In this case, the solder 42 that is plated on the surface of the finger lead 41 contains tin (Sn) and lead (Pb) 8:
It is composed of about 2 alloys and its thickness is about 0.2 to 0.6 μm.

半導体チツプ30の各外部電極16にフインガリード41を
接続する場合には、各外部電極16にそれぞれフインガリ
ード41を対応させて熱圧着する。この熱圧着の条件は温
度が200〜400℃で、圧着力が30〜360g/mm2で、時間が1
〜5secである。このように外部電極16にフインガリード
41が熱圧着されると、金バンプ16bとフインガリード41
の表面の半田42はAu−Sn共晶接合される。
When the finger leads 41 are connected to the external electrodes 16 of the semiconductor chip 30, the finger leads 41 are associated with the external electrodes 16 and thermocompression bonded. The conditions of this thermocompression bonding are as follows: the temperature is 200-400 ℃, the crimping force is 30-360g / mm 2 , and the time is 1
~ 5 seconds. In this way, the finger lead is attached to the external electrode 16.
When 41 is thermocompression bonded, gold bump 16b and finger lead 41
Solder 42 on the surface of is subjected to Au-Sn eutectic bonding.

しかも、金バンプ16bには、微細なV字状溝17が形成
されており、このV字状溝17に半田42が喰い付くので、
半田の金バンプ粗面へのアンカー効果が得られ、信頼性
の高い接合が達成される。なお、実施例において金薄膜
16aをウエツトエツチングとしているのは、エツチング
により除去された金を回収して再使用するためであり、
このエツチングはアンダバンプ層と同様、反応性イオン
エツチングにより同時に除去することは当然可能なこと
である。
Moreover, the gold bump 16b has a fine V-shaped groove 17 formed therein, and the solder 42 bites into the V-shaped groove 17,
An anchor effect of the solder on the rough surface of the gold bump is obtained, and highly reliable bonding is achieved. In the examples, the gold thin film
The reason why wet etching is used for 16a is to collect the gold removed by etching and reuse it.
As with the under bump layer, it is naturally possible to remove this etching simultaneously by reactive ion etching.

〔発明の効果〕〔The invention's effect〕

以上詳細に説明したように、本発明の方法によれば、
フォトレジストの電極パッドに対向する開口内におい
て、アンダーバンプ層上に10μm以上の厚さでフォトレ
ジストの上面から突出さない厚さのバンプ電極を形成す
ることができ、このバンプ電極は厚さが10μm以上と厚
いので、そのまま、接続端子に接合することが可能であ
り、しかも、フォトレジストの上面から突出さない厚さ
なので、メッキにより形成する際、隣接のバンプ電極方
向には成長しないから、ファインピッチに形成すること
ができる。さらに、反応性イオンエッチングによってバ
ンプ電極の表面にV字状溝が消し性されるものであるか
ら、バンプ電極と被接続端子を接合する半田等の接御油
剤はバンプ電極のV字状溝に喰い込むように充填され接
合強度を高める、という効果を奏する。
As described in detail above, according to the method of the present invention,
A bump electrode having a thickness of 10 μm or more that does not protrude from the upper surface of the photoresist can be formed on the under bump layer in the opening facing the electrode pad of the photoresist. Since it is as thick as 10 μm or more, it can be directly bonded to the connection terminal, and since it is a thickness that does not protrude from the upper surface of the photoresist, it does not grow in the direction of the adjacent bump electrode when formed by plating. It can be formed with a fine pitch. Further, since the V-shaped groove is erased on the surface of the bump electrode by the reactive ion etching, the contacting oil agent such as solder for joining the bump electrode and the connected terminal is formed in the V-shaped groove of the bump electrode. It is filled so as to bite in, and has the effect of increasing the bonding strength.

【図面の簡単な説明】[Brief description of drawings]

第1図から第7図はこの発明の実施例を示し、第1図は
バンプ電極構造を示す拡大断面図、第2図(A)〜
(E)は各形成工程を示す拡大断面図、第3図は本発明
のバンプ電極を形成する場合に用いるエツチング装置の
断面図、第4図はテープキヤリアに半導体チツプを塔載
した状態の平面図、第5図は第1図に示すバンプ電極に
フインガリードをボンデイングした状態の拡大断面図、
第6図は反応性イオンエツチング前のバンプ電極の粒子
構造の顕微鏡写真、第7図は反応性イオンエツチング処
理後のバンプ電極の粒子構造の顕微鏡写真、第8図は従
来のバンプ電極構造の拡大断面図を示す。 10……シリコンウエハ、13……電極パツド、15……アン
ダバンプ層、16……バンプ電極、17……V字状溝、20…
…反応性イオンエツチング装置、28……反応性イオンガ
ス、41……フインガリード、42……半田。
1 to 7 show an embodiment of the present invention, FIG. 1 is an enlarged sectional view showing a bump electrode structure, and FIG.
(E) is an enlarged cross-sectional view showing each forming step, FIG. 3 is a cross-sectional view of an etching device used for forming the bump electrode of the present invention, and FIG. 4 is a plan view of a semiconductor chip mounted on a tape carrier. 5 and 5 are enlarged cross-sectional views showing a state in which finger leads are bonded to the bump electrodes shown in FIG. 1,
Fig. 6 is a micrograph of the grain structure of the bump electrode before reactive ion etching, Fig. 7 is a micrograph of the grain structure of the bump electrode after reactive ion etching treatment, and Fig. 8 is an enlargement of the conventional bump electrode structure. A sectional view is shown. 10 ... Silicon wafer, 13 ... Electrode pad, 15 ... Under bump layer, 16 ... Bump electrode, 17 ... V-shaped groove, 20 ...
… Reactive ion etching equipment, 28 …… Reactive ion gas, 41 …… Fingerlead, 42 …… Solder.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】電極パッド上にアンダーバンプ層を形成
し、このアンダーバンプ層上に形成すべきバンプ電極よ
りも厚さの厚いフォトレジストを形成し、このフォトレ
ジストの前記電極パッド対向部に開口を設けて、この開
口内の前記アンダーバンプ層上に10μm以上で且つ前記
フォトレジストの上面から突出さない厚さにバンプ電極
を形成し、反応性イオンエッチングにより前記バンプ電
極の表面にV字状溝を形成することを特徴とする半導体
装置の電極形成方法。
1. An under-bump layer is formed on an electrode pad, a photoresist having a thickness thicker than a bump electrode to be formed on the under-bump layer is formed, and an opening is formed in a portion of the photoresist facing the electrode pad. A bump electrode is formed on the under-bump layer in the opening so as to have a thickness of 10 μm or more and does not protrude from the upper surface of the photoresist, and V-shaped is formed on the surface of the bump electrode by reactive ion etching. A method for forming an electrode of a semiconductor device, which comprises forming a groove.
JP63105302A 1987-11-18 1988-04-27 Method for forming electrode of semiconductor device Expired - Lifetime JPH0828366B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP63105302A JPH0828366B2 (en) 1988-04-27 1988-04-27 Method for forming electrode of semiconductor device
KR1019880008375A KR910006967B1 (en) 1987-11-18 1988-07-06 Bump electrod structure of semiconductor device and a method for forming the bump electrode
EP19880119137 EP0316912A3 (en) 1987-11-18 1988-11-17 A bump electrode structure of a semiconductor device and a method for forming the same
SG1996003214A SG55036A1 (en) 1987-11-18 1988-11-17 A bump electrode structure of a semiconductor device and a method for forming the same
EP19940106612 EP0609918A3 (en) 1987-11-18 1988-11-17 Method of manufacturing a protruding electrode of a semiconductor device.
US07/617,399 US5108950A (en) 1987-11-18 1990-11-20 Method for forming a bump electrode for a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63105302A JPH0828366B2 (en) 1988-04-27 1988-04-27 Method for forming electrode of semiconductor device

Publications (2)

Publication Number Publication Date
JPH01276647A JPH01276647A (en) 1989-11-07
JPH0828366B2 true JPH0828366B2 (en) 1996-03-21

Family

ID=14403902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63105302A Expired - Lifetime JPH0828366B2 (en) 1987-11-18 1988-04-27 Method for forming electrode of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0828366B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2753368B2 (en) * 1990-03-16 1998-05-20 株式会社日立製作所 Etching method
US7361531B2 (en) 2005-11-01 2008-04-22 Allegro Microsystems, Inc. Methods and apparatus for Flip-Chip-On-Lead semiconductor package
CN111432944B (en) * 2017-10-31 2022-04-01 皇家飞利浦有限公司 Ultrasonic scanner assembly

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54105962A (en) * 1978-02-07 1979-08-20 Mitsubishi Electric Corp Projection electrode forming method for semiconductor device
JP2681058B2 (en) * 1986-04-03 1997-11-19 アネルバ株式会社 Dry etching method
JPH0732157B2 (en) * 1986-07-17 1995-04-10 日本電気株式会社 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH01276647A (en) 1989-11-07

Similar Documents

Publication Publication Date Title
KR910006967B1 (en) Bump electrod structure of semiconductor device and a method for forming the bump electrode
CN101211798B (en) Solder bump structure and manufacturing method thereof
US6924553B2 (en) Semiconductor chip and wiring board with bumps formed on pads/land and on passivation/insulation film and manufacturing method of the same
US9941231B2 (en) Semiconductor device
CN102142413A (en) Semiconductor element and its manufacturing method
US20060175686A1 (en) Semiconductor device and fabrication method thereof
JP3538029B2 (en) Method for manufacturing semiconductor device
US6033984A (en) Dual damascene with bond pads
JP2000183090A (en) Chip size package and manufacturing method thereof
JP2003068779A (en) Semiconductor device and manufacturing method thereof
JP2800729B2 (en) Metal layer etching method
JP2958520B2 (en) Semiconductor device joining method
JPH0828366B2 (en) Method for forming electrode of semiconductor device
US7320932B2 (en) Semiconductor device and manufacturing method thereof
JP2958871B2 (en) Method for manufacturing semiconductor device
JP2958519B2 (en) Semiconductor device joining method
JPH0677232A (en) Bump electrode structure of semiconductor device and method of forming the same
JP3792545B2 (en) Manufacturing method of semiconductor device
JPH0828365B2 (en) Method for forming bump electrode of semiconductor device
JP2717835B2 (en) Method for manufacturing semiconductor device
JPH0373535A (en) Semiconductor device and manufacture thereof
JP2001028371A (en) Semiconductor device and manufacturing method thereof
JPH01136354A (en) Semiconductor device
JPH1126466A (en) Method for manufacturing semiconductor device
JPH08124925A (en) Semiconductor device