JPH0828422B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0828422B2 JPH0828422B2 JP63108394A JP10839488A JPH0828422B2 JP H0828422 B2 JPH0828422 B2 JP H0828422B2 JP 63108394 A JP63108394 A JP 63108394A JP 10839488 A JP10839488 A JP 10839488A JP H0828422 B2 JPH0828422 B2 JP H0828422B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- impurity layer
- guard ring
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、冗長回路を搭載する半導体装置に関するも
のであり、特に冗長回路を活性化するためのヒューズ部
のガードリングの構造に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a redundant circuit, and more particularly to a structure of a guard ring of a fuse portion for activating the redundant circuit.
従来の技術 近年、半導体装置において微細化の進行、集積度の増
加に従い、構造上での欠陥は避けがたくなっており、歩
留りを高水準に維持することは非常に困難になってきて
いる。このため、ダイナミックRAMに代表されるような
半導体記憶装置では冗長回路を搭載し、前記欠陥により
不良になったビットを予備のビットに置き換え、歩留り
の低下を防いでいる。冗長回路の活性化は、不良ビット
をアクセスする選択信号に応じて予備デコーダを構成す
るヒューズを切断してプログラミングし、予備デコーダ
に接続された予備ビットを不良ビットと置換することに
より成される。2. Description of the Related Art In recent years, with the progress of miniaturization and increase in the degree of integration of semiconductor devices, it has become difficult to avoid structural defects, and it has become extremely difficult to maintain the yield at a high level. Therefore, in a semiconductor memory device represented by a dynamic RAM, a redundant circuit is mounted and the defective bit due to the defect is replaced with a spare bit to prevent a decrease in yield. Activation of the redundant circuit is performed by cutting and programming the fuse forming the spare decoder according to a selection signal for accessing the defective bit, and replacing the spare bit connected to the spare decoder with the defective bit.
上記予備デコーダを構成するヒューズの切断方法とし
ては、電気的溶断とレーザー光による切断があるが、現
在では、レーザー光による切断が主流である。レーザー
光切断の場合、ヒューズ上の最終保護膜をあらかじめ窓
開けして取り除き、切断成功率を高めることが多い。こ
のように、ヒューズ上の最終保護膜を取りのぞいている
ため、外部からの汚染により回路動作に悪影響を与える
可能性が高い。このため、従来、第2図(a),(b)
に示すようなガードリング構造を設け、ヒューズを取り
囲んでいた。As a method of cutting the fuse which constitutes the preliminary decoder, there are an electric fusing and a cutting by a laser beam, but at present, a cutting by a laser beam is the mainstream. In the case of laser light cutting, the final protective film on the fuse is often opened in advance and removed to improve the cutting success rate. Thus, since the final protective film on the fuse is excluded, there is a high possibility that the external operation will adversely affect the circuit operation. For this reason, conventionally, FIG. 2 (a), (b)
A guard ring structure as shown in Fig. 3 was provided to surround the fuse.
以下、従来の半導体装置のガードリング構造を第2図
(a),(b)に基づいて説明する。第2図(a)は、
従来の半導体装置のガードリングを含むヒューズ部の平
面図であり、第2図(b)は第2図(a)のA−A′断
面図である。The conventional guard ring structure of the semiconductor device will be described below with reference to FIGS. 2 (a) and 2 (b). FIG. 2 (a)
FIG. 2B is a plan view of a fuse portion including a guard ring of a conventional semiconductor device, and FIG. 2B is a sectional view taken along the line AA ′ of FIG.
第2図(a),(b)において、1は冗長回路を活性
化するために設けられたヒューズ2の切断部2Aを取り囲
んで半導体基板3に配置された第1の拡散層であり、ヒ
ューズ2はこの第1の拡散層1を横断して設けられてい
る。さらに、第1の拡散層1の上は第1のアルミニウム
配線4にて覆われ、第1の拡散層1と第1のアルミニウ
ム配線4は複数のコンタクト窓5で接触している。6は
第1の拡散層1を取り囲んで半導体基板3に配置された
第2の拡散層であり、ヒューズ2はこの第2の拡散層6
も横断して設けられている。さらに第2の拡散層6の上
は第2のアルミニウム配線7によって覆われ、同じく第
2の拡散層6と第2のアルミニウム配線7とは複数のコ
ンタクト窓8で接触している。第1の拡散層1と第1の
アルミニウム配線4によって内側のカードリング9が構
成され、第2の拡散層6と第2のアルミニウム配線7に
よって外側のガードリング10が構成されており、内側の
ガードリング9は負の電圧を発生する電源に第1のアル
ミニウム配線4を介して接続され、外側のガードリング
10は、正の電圧を発生する電源に第2のアルミニウム配
線7を介して接続されている。このようにしてヒューズ
切断部2aの下の熱酸化膜111をガードリング9,10の外側
の熱酸化膜12と寸断するとともに、二重のガードリング
9,10の間で電界を発生させることにより、ヒューズ切断
部2AからNa+などの可動イオンを電界中で補獲し、回路
動作に悪影響を与えないようにしている。第2図におい
て、13は層間膜、14は最終保護膜であり、ヒューズ切断
部2Aの上の最終保護膜14は取り除かれている。In FIGS. 2A and 2B, reference numeral 1 is a first diffusion layer arranged on the semiconductor substrate 3 so as to surround the cut portion 2A of the fuse 2 provided to activate the redundant circuit. 2 is provided across the first diffusion layer 1. Further, the first diffusion layer 1 is covered with a first aluminum wiring 4, and the first diffusion layer 1 and the first aluminum wiring 4 are in contact with each other through a plurality of contact windows 5. Reference numeral 6 denotes a second diffusion layer surrounding the first diffusion layer 1 and disposed on the semiconductor substrate 3, and the fuse 2 has the second diffusion layer 6
Is also provided across. Further, the second diffusion layer 6 is covered with a second aluminum wiring 7, and the second diffusion layer 6 and the second aluminum wiring 7 are in contact with each other through a plurality of contact windows 8. The first diffusion layer 1 and the first aluminum wiring 4 constitute an inner card ring 9, and the second diffusion layer 6 and the second aluminum wiring 7 constitute an outer guard ring 10. The guard ring 9 is connected to a power source that generates a negative voltage via the first aluminum wiring 4, and the outer guard ring
Reference numeral 10 is connected to a power supply that generates a positive voltage via the second aluminum wiring 7. In this way, the thermal oxide film 111 below the fuse cutting portion 2a is cut off from the thermal oxide film 12 outside the guard rings 9 and 10, and a double guard ring is formed.
By generating an electric field between 9 and 10, mobile ions such as Na + from the fuse cutting part 2A are captured in the electric field so that the circuit operation is not adversely affected. In FIG. 2, 13 is an interlayer film, 14 is a final protective film, and the final protective film 14 on the fuse cutting portion 2A is removed.
発明が解決しようとする課題 しかし、従来の構造では、ガードリング9,10に電圧を
印加できない環境(たとえば、高温保存状態、組立前の
ウエハー状態での長期保存時など)においては、ガード
リング9,10を構成する拡散層1,6とアルミニウム配線4,7
が部分的にコンタクト窓5,8の部分でしか接触せず、ガ
ードリング9,10に層間膜13が散在し、またヒューズ2も
二重の抗散層1,6を直線状に横断するため、ヒューズ切
断部2Aと内部回路の層間膜13を介しての距離が短くな
り、この層間膜13を通って可動イオンが内部回路に到達
し、回路動作に悪影響を及ぼす可能性がある。However, according to the conventional structure, in the environment in which the voltage cannot be applied to the guard rings 9 and 10 (for example, high temperature storage state, long-term storage state in a wafer state before assembly, etc.), the guard ring 9 , 10 and diffusion layers 1, 6 and aluminum wiring 4, 7
Partly comes into contact only with the contact windows 5 and 8, the inter-layer film 13 is scattered on the guard rings 9 and 10, and the fuse 2 also linearly crosses the double anti-spatter layers 1 and 6. The distance between the fuse cutting part 2A and the interlayer film 13 of the internal circuit is shortened, and mobile ions may reach the internal circuit through the interlayer film 13, which may adversely affect the circuit operation.
本発明は上記問題を解決するものであり、ガードリン
グに電圧を印加できない環境であっても、可動イオンに
対するガード効果を高めたガードリング構造を有する半
導体装置を提供することを目的とするものである。The present invention is to solve the above problems, and an object of the present invention is to provide a semiconductor device having a guard ring structure having an enhanced guard effect against movable ions even in an environment in which a voltage cannot be applied to the guard ring. is there.
問題点を解決するための手段 上記問題を解決するため本発明は、冗長回路を搭載す
る半導体装置であって、前記冗長回路を活性化するため
に設けられたヒューズの切断部を取り囲んで配置された
第1の不純物層と、前記第1の不純物層の上を覆い、か
つ前記ヒューズが第1の不純物層を横断する部分以外で
第1の不純物層と接触する第1の配線と、前記第1の不
純物層を取り囲んで配置された第2の不純物層と、前記
第2の不純物層の上を覆い、かつ前記ヒューズが第2の
不純物層を横断する部分以外で第2の不純物層と接触す
る第2の配線とを備え、前記ヒューズの第1の不純物層
の横断部と第2の不純物層の横断部が一直線状に位置し
ないように位置をずらして配置されているものである。Means for Solving the Problems In order to solve the above problems, the present invention is a semiconductor device having a redundant circuit, which is arranged so as to surround a cut portion of a fuse provided for activating the redundant circuit. A first impurity layer, a first wiring that covers the first impurity layer and is in contact with the first impurity layer except a portion where the fuse crosses the first impurity layer; A second impurity layer disposed so as to surround the first impurity layer and the second impurity layer, and contacts the second impurity layer except at a portion where the fuse crosses the second impurity layer. And a second wiring for the second impurity layer of the fuse, and the first and second impurity layers of the fuse are arranged so as not to be aligned in a straight line.
作用 上記構成により、ヒューズがガードリングの不純物層
を横断する部分以外では、ガードリングを構成する不純
物層と配線を全域にわたって接触するので、従来のよう
にガードリングに散在する層間膜を通って拡散する可動
イオンは阻止されるとともに、ヒューズは内側の不純物
層と外側の不純物層の間で屈曲して、その横断部の位置
がずれているので、ヒューズに沿って形成される層間膜
の直線性は崩され、ヒューズの横断部で内側のガードリ
ングの層間膜を通過した可動イオンに対して外側のガー
ドリングでの停止確率は高くなる。Effect With the above configuration, the impurity layer forming the guard ring contacts the wiring over the entire area except for the portion where the fuse crosses the impurity layer of the guard ring, so that diffusion occurs through the interlayer film scattered in the guard ring as in the conventional case. The movable ions are blocked, and the fuse is bent between the inner impurity layer and the outer impurity layer, and the position of the crossing portion is displaced, so the linearity of the interlayer film formed along the fuse is The probability of stopping at the outer guard ring becomes higher for mobile ions that have passed through the interlayer film of the inner guard ring at the crossing portion of the fuse.
実施例 以下、本発明の一実施例を図面に基づいて説明する。Embodiment An embodiment of the present invention will be described below with reference to the drawings.
第1図は本発明の一実施例を示す半導体装置のガード
リングを含むヒューズ部の平面図である。なお、従来例
の第2図(a),(b)と同一の構成には同一の符号を
付して説明を省略する。不純物層である第1および第2
の拡散層1,6の構成は従来例と同様であるが、それぞれ
の拡散層1,6をヒューズ21が横断する部分以外では、ガ
ードリング22,23を構成するそれぞれの拡散層1,6とアル
ミニウム配線4,7は全域にわたり接触している。第1図
において、24は第1の拡散層1と第1のアルミニウム配
線4の接触部、25は第2の拡散層2と第2のアルミニウ
ム配線7の接触部を示す。さらに、ヒューズ21は、内側
のガードリング22と外側のガードリング23の間で屈曲さ
せて、ヒューズ21の第1の拡散層1の横断部と第2の拡
散層6の横断部が一直線状に位置しないように位置をず
らして配置し、ヒューズ21に沿う内側のガードリング22
の層間膜と外側のガードリング23の層間膜が一直線状に
ならないようにしている。FIG. 1 is a plan view of a fuse portion including a guard ring of a semiconductor device showing an embodiment of the present invention. The same components as those shown in FIGS. 2A and 2B of the conventional example are designated by the same reference numerals and the description thereof will be omitted. First and second impurity layers
The structure of the diffusion layers 1 and 6 is the same as that of the conventional example, except that the diffusion layers 1 and 6 constituting the guard rings 22 and 23 are the same as those of the diffusion rings 1 and 6 except where the fuse 21 crosses. The aluminum wirings 4 and 7 are in contact with each other over the entire area. In FIG. 1, 24 indicates a contact portion between the first diffusion layer 1 and the first aluminum wiring 4, and 25 indicates a contact portion between the second diffusion layer 2 and the second aluminum wiring 7. Further, the fuse 21 is bent between the inner guard ring 22 and the outer guard ring 23 so that the transverse portion of the first diffusion layer 1 and the transverse portion of the second diffusion layer 6 of the fuse 21 are aligned. The inner guard ring 22 along the fuse 21 should be staggered so that it does not
The interlayer film and the interlayer film of the outer guard ring 23 are not arranged in a straight line.
このように、ガードリング22,23の拡散層1,6とアルミ
ニウム配線4,7の接触面積が増加することにより、ガー
ドリング22,23の層間膜の面積が減少し、層間膜を通過
する可動イオンの量は極めて低くおさえられ、さらにヒ
ューズ21に沿って形成されるヒューズ横断部での層間膜
の直線性が崩されることにより、電圧を印加できない環
境においても、ヒューズ横断部で内側のガードリング22
の層間膜を通過した可動イオンに対して外側のガードリ
ング23での停止確率を高めることができる。したがっ
て、可動イオンが回路動作に与える影響を少なくでき、
高信頼性の半導体装置を提供できる。In this way, the contact area between the diffusion layers 1 and 6 of the guard rings 22 and 23 and the aluminum wirings 4 and 7 is increased, so that the area of the interlayer film of the guard rings 22 and 23 is decreased and the movable area passing through the interlayer films is reduced. The amount of ions is kept extremely low, and the linearity of the interlayer film at the fuse crossing formed along the fuse 21 is broken, so that the guard ring inside the fuse crosses even in an environment where voltage cannot be applied. twenty two
The probability of stopping at the outer guard ring 23 for mobile ions that have passed through the interlayer film can be increased. Therefore, it is possible to reduce the influence of mobile ions on the circuit operation,
A highly reliable semiconductor device can be provided.
なお、外部から電圧が印加できる環境においては、従
来例と同様に、ガードリング22とガードリング23に極性
の異なる電圧を印加し、可動イオンを補獲することがで
きる。Incidentally, in an environment in which a voltage can be applied from the outside, as in the conventional example, it is possible to apply a voltage having different polarities to the guard ring 22 and the guard ring 23 to supplement mobile ions.
発明の効果 以上のように本発明によれば、ヒューズの切断部から
のNa+などの可動イオンによる外部からの汚染に対し、
ガードリングに電圧を印加できる環境に加え、印加でき
ない環境においても、ガードリングを構成するそれぞれ
の不純物層と配線の層間膜の面積を、ヒューズが不純物
層を横断する部分以外で不純物層と配線を接触させるこ
とによって減少させ、かつヒューズに沿って形成される
層間膜の直線性を、ヒューズのそれぞれの不純物層が一
直線状に位置しないようにずらして配置することによっ
て崩すことにより、ガードリングの層間膜を通って拡散
する可動イオンを阻止する確率を高めることができ、従
来以上のガード効果を発揮でき、集積度が向上されても
高信頼性を確保しつつ、歩留りを低下することなく低コ
ストの半導体装置を提供することができる。As described above, according to the present invention, against contamination from the outside by mobile ions such as Na + from the cut portion of the fuse,
In addition to the environment in which a voltage can be applied to the guard ring, the area of the interlayer film of each impurity layer and wiring that composes the guard ring should be adjusted in areas other than the fuse crossing the impurity layer, even in environments where voltage cannot be applied. The contact ring reduces the linearity of the interlayer film formed along the fuse by arranging them so that the impurity layers of the fuse are displaced so that they are not aligned in a straight line. The probability of blocking mobile ions that diffuse through the film can be increased, the guard effect can be demonstrated more than before, and high reliability is ensured even if the integration degree is improved, while the yield is not reduced and the cost is low. The semiconductor device can be provided.
第1図は本発明の一実施例を示す半導体装置のガードリ
ングを含むヒューズ部の平面図、第2図(a)および
(b)は従来の半導体装置のガードリングを含むヒュー
ズ部の平面図および断面図である。 1……第1の拡散(不純物)層、4……第1のアルミニ
ウム配線、6……第2の拡散(不純物)層、7……第2
のアルミニウム配線、21……ヒューズ、22……内側のガ
ードリング、23……外側のガードリング、24……第1の
拡散層と第1のアルミニウム配線の接触部、25……第2
の拡散層と第2のアルミニウム配線の接触部。FIG. 1 is a plan view of a fuse portion including a guard ring of a semiconductor device according to an embodiment of the present invention, and FIGS. 2A and 2B are plan views of a fuse portion including a guard ring of a conventional semiconductor device. And FIG. 1 ... first diffusion (impurity) layer, 4 ... first aluminum wiring, 6 ... second diffusion (impurity) layer, 7 ... second
Aluminum wiring, 21 ... Fuse, 22 ... Inner guard ring, 23 ... Outer guard ring, 24 ... Contact portion between first diffusion layer and first aluminum wiring, 25 ... Second
Of the diffusion layer and the second aluminum wiring.
Claims (1)
前記冗長回路を活性化するために設けられたヒューズの
切断部を取り囲んで配置された第1の不純物層と、前記
第1の不純物層の上を覆い、かつ前記ヒューズが第1の
不純物層を横断する部分以外で第1の不純物層と接触す
る第1の配線と、前記第1の不純物層を取り囲んで配置
された第2の不純物層と、前記第2の不純物層の上を覆
い、かつ前記ヒューズが第2の不純物層を横断する部分
以外で第2の不純物層と接触する第2の配線とを備え、
前記ヒューズの第1の不純物層の横断部と第2の不純物
層の横断部が一直線状に位置しないように位置をずらし
て配置されている半導体装置。1. A semiconductor device having a redundant circuit, comprising:
A first impurity layer disposed to surround a cut portion of a fuse provided for activating the redundant circuit and the first impurity layer, and the fuse covers the first impurity layer. A first wiring contacting the first impurity layer at a portion other than the crossing portion, a second impurity layer arranged so as to surround the first impurity layer, and covering the second impurity layer, and A second wiring in contact with the second impurity layer at a portion other than a portion where the fuse crosses the second impurity layer,
A semiconductor device in which the cross section of the first impurity layer and the cross section of the second impurity layer of the fuse are arranged so as not to be aligned in a straight line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63108394A JPH0828422B2 (en) | 1988-04-30 | 1988-04-30 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63108394A JPH0828422B2 (en) | 1988-04-30 | 1988-04-30 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01278745A JPH01278745A (en) | 1989-11-09 |
| JPH0828422B2 true JPH0828422B2 (en) | 1996-03-21 |
Family
ID=14483649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63108394A Expired - Lifetime JPH0828422B2 (en) | 1988-04-30 | 1988-04-30 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828422B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE159616T1 (en) * | 1995-06-23 | 1997-11-15 | Siemens Ag | BANK OF FUSES WITH ESD PROTECTION |
| JP2007081152A (en) * | 2005-09-14 | 2007-03-29 | Renesas Technology Corp | Semiconductor device |
| JP2017045839A (en) * | 2015-08-26 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
-
1988
- 1988-04-30 JP JP63108394A patent/JPH0828422B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01278745A (en) | 1989-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| US5241212A (en) | Semiconductor device having a redundant circuit portion and a manufacturing method of the same | |
| US4617723A (en) | Method and device for creating an activatable conducting link in a semiconductor device | |
| JPS60176250A (en) | Manufacture of semiconductor device | |
| JP2003086687A (en) | Semiconductor device | |
| JP3572738B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100332456B1 (en) | semiconductor device having fuse and method for fabricating the same | |
| JPH0121624B2 (en) | ||
| JPS58170A (en) | Semiconductor device | |
| JPH0383361A (en) | Semiconductor device | |
| JPH0828422B2 (en) | Semiconductor device | |
| JPH0722508A (en) | Semiconductor integrated circuit device | |
| JPH0789567B2 (en) | Semiconductor device | |
| JP2579235B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3328249B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3375447B2 (en) | Semiconductor device | |
| JPS6076140A (en) | Semiconductor device | |
| JPH09172087A (en) | Semiconductor device | |
| JPH0541481A (en) | Semiconductor integrated circuit | |
| JP2000268699A (en) | Fuse circuit | |
| JPS6098664A (en) | semiconductor storage device | |
| US20070075396A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPS61110447A (en) | Semiconductor device | |
| JPS58190055A (en) | Semiconductor device and preparation of the same | |
| JP2000349155A (en) | Semiconductor device, fuse structure used for the same, and its manufacture |