JPH0828620B2 - Variable gain amplifier - Google Patents
Variable gain amplifierInfo
- Publication number
- JPH0828620B2 JPH0828620B2 JP3006028A JP602891A JPH0828620B2 JP H0828620 B2 JPH0828620 B2 JP H0828620B2 JP 3006028 A JP3006028 A JP 3006028A JP 602891 A JP602891 A JP 602891A JP H0828620 B2 JPH0828620 B2 JP H0828620B2
- Authority
- JP
- Japan
- Prior art keywords
- variable
- gain amplifier
- fet
- variable gain
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、高周波信号を送受信す
る通信装置の電力増幅器として用いられる高周波増幅器
において、大信号入力時に低利得動作あるいは減衰動作
する利得制御が可能な可変利得増幅器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency amplifier used as a power amplifier of a communication device for transmitting and receiving high-frequency signals, and a variable gain amplifier capable of gain control such that low gain operation or attenuation operation is performed when a large signal is input.
【０００２】[0002]
【従来の技術】ディジタル無線通信に用いられる受信回
路では、極めて広い受信レベル（例えば−75〜−５dB
ｍ）に対して高い線形性が要求されており、そのために
受信ミキサの前段の無線周波数帯増幅部でレベル制御が
必要になっている。このレベル制御では、小信号入力時
に増幅、大信号入力時に減衰操作が行われる。2. Description of the Related Art A receiving circuit used for digital radio communication has an extremely wide receiving level (for example, -75 to -5 dB).
High linearity is required for m), and for this reason, level control is required in the radio frequency band amplification section in the preceding stage of the reception mixer. In this level control, amplification is performed when a small signal is input, and attenuation operation is performed when a large signal is input.
【０００３】このような要求に応える可変利得増幅器
は、図９(a),(b)に示すように、ＦＥＴ９０と入力整合
回路９１および出力整合回路９２により構成される高周
波増幅器において、ゲート端子を制御端子とするＦＥＴ
９３をカスコード接続したカスコード型増幅器、あるい
はデュアルゲート端子の一方を制御端子とするＦＥＴ９
０′を用いたデュアルゲートＦＥＴ増幅器を用いた構成
により実現されている。なお、ゲート電圧Ｖg は抵抗器
９４を介して、またドレイン電圧Ｖddは高周波出力に対
して大きなリアクタンスを有するインダクタ９５を介し
て供給される。As shown in FIGS. 9 (a) and 9 (b), a variable gain amplifier which meets such a requirement has a gate terminal in a high frequency amplifier composed of an FET 90, an input matching circuit 91 and an output matching circuit 92. FET used as a control terminal
A cascode amplifier in which 93 is cascode-connected, or a FET 9 having one of dual gate terminals as a control terminal
It is realized by a configuration using a dual gate FET amplifier using 0 '. The gate voltage V g is supplied via the resistor 94, and the drain voltage V dd is supplied via the inductor 95 having a large reactance with respect to the high frequency output.
【０００４】しかし、このような高周波帯の可変利得増
幅器では、ＦＥＴの相互コンダクタンスｇm のゲートあ
るいはドレインバイアス依存性を利用して可変利得特性
を得ているので、大信号かつ減衰操作の状況下で混変調
歪み特性が極端に劣化する傾向にあった。一方、ＦＥＴ
自体の線形性においても小信号入力時によく、大信号入
力時に悪くなる基本的な特性があり、さらに相互コンダ
クタンスｇm が小さく低利得のバイアス条件ではよくな
い性質があった。However, in such a high-frequency variable gain amplifier, the variable gain characteristic is obtained by utilizing the gate or drain bias dependency of the mutual conductance g m of the FET, so that the large signal and the attenuation operation are performed. However, the cross modulation distortion characteristics tended to deteriorate extremely. On the other hand, FET
The linearity of itself has a basic characteristic that it is good when a small signal is input and is bad when a large signal is input, and has a property that the mutual conductance g m is small and it is not good under a low gain bias condition.
【０００５】ディジタル無線通信に用いられる受信回路
では、上述したように大信号入力時に減衰操作を必要と
するが、この場合にＦＥＴを相互コンダクタンスｇm の
小さいバイアス条件で使用する必要があった。したがっ
て、図９に示す構成では、歪みに対して悪条件である大
信号入力時に、さらにＦＥＴの線形性もよくないバイア
ス条件で動作させなければならなかった。In the receiving circuit used for digital radio communication, the attenuation operation is required at the time of inputting a large signal as described above, but in this case, it was necessary to use the FET under the bias condition that the mutual conductance g m was small. Therefore, in the configuration shown in FIG. 9, when a large signal is input, which is a bad condition for distortion, the FET must be operated under a bias condition in which the linearity of the FET is not good.
【０００６】ところで、増幅器を負帰還構成にすれば線
形性が改善され、また負帰還量の増大によって利得は低
下するもののさらに線形性を改善できることが知られて
いる。実際に、固定抵抗帰還で若干の利得を犠牲にして
混変調歪み特性を改善した例が報告されている。したが
って、同様に可変抵抗器を用いて負帰還量を変化させる
ことにより受信回路のレベル制御を低歪みで行うことが
可能といえるが、負帰還量を制御する構成の従来の可変
利得増幅器には低周波用が主であった。By the way, it is known that if the amplifier has a negative feedback structure, the linearity is improved, and the linearity can be further improved although the gain is reduced by the increase of the negative feedback amount. In fact, it has been reported that fixed resistance feedback improves the intermodulation distortion characteristics at the expense of some gain. Therefore, similarly, it can be said that the level control of the receiving circuit can be performed with low distortion by changing the negative feedback amount using the variable resistor, but the conventional variable gain amplifier having the configuration for controlling the negative feedback amount cannot be used. Mainly for low frequencies.
【０００７】図１０は、可変抵抗器を用いた低周波帯の
可変利得増幅器の構成例を示す図である。図において、
増幅手段として用いるソース接地のＦＥＴ９０のドレイ
ン・ゲート間に、ＦＥＴ９６を用いた可変抵抗器と直流
阻止用のキャパシタ９７とを直列に接続し、ＦＥＴ９６
のゲート端子に高抵抗器９８を介して制御端子を接続す
る構成である。なお、可変抵抗器はＦＥＴ９６のドレイ
ン・ソース間抵抗をゲート端子の電位で制御するもので
ある。また、可変利得増幅器の増幅手段（ＦＥＴ９１）
の入出力端には入力整合回路９１および出力整合回路９
２が接続される。FIG. 10 is a diagram showing a configuration example of a low frequency band variable gain amplifier using a variable resistor. In the figure,
A variable resistor using the FET 96 and a DC blocking capacitor 97 are connected in series between the drain and gate of the source-grounded FET 90 used as the amplifying means.
The control terminal is connected to the gate terminal of the above through the high resistor 98. The variable resistor controls the drain-source resistance of the FET 96 with the potential of the gate terminal. In addition, the amplifying means of the variable gain amplifier (FET91)
The input matching circuit 91 and the output matching circuit 9 are provided at the input and output ends of
2 are connected.
【０００８】[0008]
【発明が解決しようとする課題】１ＧHz以下の低周波帯
では、このような構成で用いる可変抵抗器（ＦＥＴ９
６）の寄生容量による位相変化が小さいので支障はない
が、10ＧHz以上の高周波帯では負帰還量を可変にしつつ
増幅器を安定に動作させることは困難であった。これ
は、高周波帯では可変抵抗器自体の寄生容量の影響が顕
著になるので、負帰還動作を安定に維持することができ
ないためである。In the low frequency band of 1 GHz or less, the variable resistor (FET9
Although there is no problem because the phase change due to the parasitic capacitance of 6) is small, it is difficult to operate the amplifier stably while varying the amount of negative feedback in the high frequency band of 10 GHz or higher. This is because the negative feedback operation cannot be stably maintained because the influence of the parasitic capacitance of the variable resistor itself becomes significant in the high frequency band.
【０００９】本発明は、大信号入力時に可変利得増幅器
を低利得動作あるいは減衰動作させた場合に、増幅器の
非線形性による混変調歪みを抑圧し、高周波帯で安定に
動作させることができる可変利得増幅器を提供すること
を目的とする。The present invention suppresses intermodulation distortion due to the nonlinearity of the amplifier when the variable gain amplifier is operated with a low gain or an attenuating operation at the time of inputting a large signal, and is capable of operating stably in a high frequency band. The purpose is to provide an amplifier.
【００１０】[0010]
【課題を解決するための手段】請求項１に記載の発明
は、入力信号を増幅する増幅手段と、前記増幅手段の入
出力端子間抵抗を制御端子の電位に応じて制御する可変
抵抗手段と、前記増幅手段の入出力端子間で前記可変抵
抗手段に直列に接続される直流阻止用の容量手段とを備
えた可変利得増幅器において、前記可変抵抗手段の制御
端子とグランドとの間に、該可変抵抗手段が該制御端子
との間で有する固有の浮遊容量と比較して少なくとも１
桁以上大きい容量を有する容量手段を接続したことを特
徴する。According to a first aspect of the present invention, there is provided an amplifying means for amplifying an input signal, and a variable resistance means for controlling a resistance between input / output terminals of the amplifying means according to a potential of a control terminal. A variable gain amplifier having a capacitance means for blocking direct current connected in series to the variable resistance means between the input and output terminals of the amplification means, between the control terminal of the variable resistance means and the ground, At least 1 as compared with the inherent stray capacitance that the variable resistance means has with the control terminal.
It is characterized in that a capacity means having a capacity larger than the order of magnitude is connected.
【００１１】請求項２に記載の発明は、請求項１に記載
の可変利得増幅器において、可変抵抗手段に並列に固定
抵抗手段を接続したことを特徴とする。請求項３に記載
の発明は、請求項１に記載の可変利得増幅器において、
増幅手段の入出力端子間に直列に接続される可変抵抗手
段の少なくとも一端に直列に固定抵抗手段を接続したこ
とを特徴とする。According to a second aspect of the invention, in the variable gain amplifier according to the first aspect, fixed resistance means is connected in parallel with the variable resistance means. The invention described in claim 3 is the variable gain amplifier according to claim 1,
The fixed resistance means is connected in series to at least one end of the variable resistance means connected in series between the input and output terminals of the amplification means.
【００１２】[0012]
【作用】本発明は、可変抵抗手段の制御端子（ＦＥＴの
ゲート端子）とグランドとの間に、ＦＥＴのゲート・ソ
ース間容量およびゲート・ドレイン間容量の双方と比較
して十分に大きい容量（少なくとも１桁以上大きい容
量）を接続することにより、制御端子を高周波的に接地
することができる。すなわち、ＦＥＴの相互コンダクタ
ンスｇm のバイアス依存性を利用して利得制御を行うの
ではなく、可変抵抗手段の抵抗値を操作することにより
負帰還量を変化させて利得を制御する点においては、従
来の低周波帯の可変利得増幅器と同様であるが、本発明
は制御端子を高周波的に接地できるので、可変抵抗手段
の寄生容量の影響を低減して高周波帯でも安定に動作さ
せることができる。According to the present invention, a capacitance between the control terminal (gate terminal of the FET) of the variable resistance means and the ground, which is sufficiently large as compared with both the gate-source capacitance and the gate-drain capacitance of the FET ( The control terminal can be grounded at high frequency by connecting at least one digit or more). That is, the gain is not controlled by utilizing the bias dependence of the mutual conductance g m of the FET, but the gain is controlled by changing the negative feedback amount by operating the resistance value of the variable resistance means. Although it is the same as the conventional variable gain amplifier in the low frequency band, since the control terminal can be grounded at a high frequency in the present invention, it is possible to reduce the influence of the parasitic capacitance of the variable resistance means and stably operate in the high frequency band. .
【００１３】[0013]
【実施例】図１は、本発明可変利得増幅器の第一実施例
の構成を示す図である。図において、増幅手段として用
いるソース接地のＦＥＴ９０、ＦＥＴ９６を用いた可変
抵抗器、直流阻止用のキャパシタ９７、入力整合回路９
１および出力整合回路９２の構成は、図１０に示す低周
波帯の可変利得増幅器の構成と同様である。本実施例の
特徴とするところは、可変抵抗器として用いられるＦＥ
Ｔ９６のゲート端子（制御端子）とグランドとの間に、
ＦＥＴ９６のゲート・ソース間容量およびゲート・ドレ
イン間容量の双方と比較して十分に大きい容量（少なく
とも１桁以上大きい容量）を有するキャパシタ１１を直
接接続する。1 is a diagram showing the configuration of a first embodiment of a variable gain amplifier of the present invention. In the figure, a source-grounded FET 90 used as amplifying means, a variable resistor using a FET 96, a DC blocking capacitor 97, an input matching circuit 9
The configurations of 1 and the output matching circuit 92 are similar to those of the low frequency variable gain amplifier shown in FIG. The feature of this embodiment is that the FE used as the variable resistor is used.
Between the gate terminal (control terminal) of T96 and the ground,
The capacitor 11 having a sufficiently large capacitance (capacity larger by at least one digit or more) as compared with both the gate-source capacitance and the gate-drain capacitance of the FET 96 is directly connected.
【００１４】なお、ＦＥＴのゲート端子をＧ、ソース端
子をＳ、ドレイン端子をＤとして示すが、ＦＥＴの代わ
りにバイポーラ・トランジスタを用いることも可能であ
り、その場合にはそれぞれベース端子、エミッタ端子、
コレクタ端子に対応する。本実施例の構成では、ゲート
端子から電源側をみると高周波的に接地（短絡）の条件
が形成される。一方、図１０に示す従来構成では、ＦＥ
Ｔ９６のゲート端子に高抵抗器９８を直列に接続し、そ
の外側で大容量のキャパシタを高周波的に接地していた
が、これは電源側から混入する外乱を阻止するためであ
り、ゲート端子から電源側をみると高周波的に開放の条
件となる。Although the gate terminal of the FET is shown as G, the source terminal is shown as S, and the drain terminal is shown as D, it is possible to use a bipolar transistor instead of the FET, in which case a base terminal and an emitter terminal are used, respectively. ,
Corresponds to the collector terminal. In the configuration of the present embodiment, the condition of grounding (short circuit) is formed in a high frequency when the power supply side is viewed from the gate terminal. On the other hand, in the conventional configuration shown in FIG.
A high resistor 98 was connected in series to the gate terminal of T96, and a large-capacity capacitor was grounded at the outside thereof in a high frequency manner. This is to prevent disturbance mixed in from the power supply side and from the gate terminal. Looking at the power supply side, it becomes a condition of opening at high frequencies.
【００１５】ここで、ＦＥＴ９６のゲート端子（制御端
子）が高周波的に接地（短絡）か開放かにより、どのよ
うな差が生じるかについて以下に説明する。図２は、可
変抵抗器として用いられるＦＥＴの等価回路である。図
において、Ｒは抵抗、Ｃは容量である。等価回路中のパ
ラメータで高周波で支配的となるのは、ソース・ドレイ
ン間抵抗Ｒdsと、ゲート・ソース間容量Ｃgsおよびゲー
ト・ドレイン間容量Ｃgdである。したがって、図３(a)
に示す簡略化した並列型等価回路が仮定できる。なお、
Ｃp は １／Ｃp ＝（１／Ｃgs）＋（１／Ｃgd） を満足する値であり、各インピーダンス値をＺr ，Ｚc
とする。このような等価回路において、11ＧHzにおける
等価回路パラメータＺr , Ｚc をネットワーク・アナラ
イザで実測した値を図３(b) に示す。横軸は制御電圧
（−Ｖ）であり、縦軸はインピーダンス（Ω）である。Here, the difference will be described below depending on whether the gate terminal (control terminal) of the FET 96 is grounded (short-circuited) or opened at high frequency. FIG. 2 is an equivalent circuit of an FET used as a variable resistor. In the figure, R is resistance and C is capacitance. It is the source-drain resistance R ds , the gate-source capacitance C gs, and the gate-drain capacitance C gd that are dominant in the high frequency among the parameters in the equivalent circuit. Therefore, FIG. 3 (a)
A simplified parallel equivalent circuit shown in can be assumed. In addition,
C p is a value that satisfies 1 / C p = (1 / C gs ) + (1 / C gd ), and impedance values are Z r and Z c
And In such an equivalent circuit, the values of the equivalent circuit parameters Z r and Z c at 11 GHz measured by a network analyzer are shown in FIG. 3 (b). The horizontal axis represents the control voltage (-V), and the vertical axis represents the impedance (Ω).
【００１６】この測定値を用いて、可変抵抗器として用
いられるＦＥＴ９６の制御端子を高周波的に開放した場
合と接地した場合について、ドレイン・ソース間の伝達
量Ｓ21（dB）と、その位相の制御電圧依存性をシミュレ
ーションした結果をそれぞれ図４，図５に示す。これ
は、本発明の可変利得増幅器（負帰還増幅器）におい
て、出力側から入力側に帰還する信号電力とその位相の
制御電圧依存性に対応するものである。図４，図５にお
いて、(a) はそれぞれ制御端子を高周波的に開放した場
合と接地した場合の等価回路を示し、(b) はそれぞれ制
御電圧（横軸）に対するドレイン・ソース間の伝達量Ｓ
21および位相（縦軸）の関係を示す図である。なお、白
点は伝達量Ｓ21を示し、黒点は位相を示す。Using this measured value, the control amount of the transmission amount S21 (dB) between the drain and the source and the phase thereof are obtained when the control terminal of the FET 96 used as a variable resistor is opened at high frequency and grounded. The results of simulating the voltage dependence are shown in FIGS. 4 and 5, respectively. This corresponds to the control voltage dependency of the signal power fed back from the output side to the input side and the phase thereof in the variable gain amplifier (negative feedback amplifier) of the present invention. 4 and 5, (a) shows the equivalent circuit when the control terminal is opened at high frequency and when it is grounded, and (b) shows the amount of transmission between the drain and source with respect to the control voltage (horizontal axis). S
It is a figure which shows the relationship between 21 and a phase (vertical axis). The white dots indicate the transmission amount S21, and the black dots indicate the phase.
【００１７】図４に示すように制御端子を高周波的に開
放にすると、制御電圧に対する伝達量Ｓ21の変化は10dB
に止まるが位相変化量は70度にも及ぶ。一方、図５に示
すように制御端子を高周波的に接地にすると、制御電圧
に対する伝達量Ｓ21の変化は30dBに拡大されるが位相変
化量は25度以内で収まる。ところで、制御電圧の全領域
で可変利得増幅器（負帰還増幅器）を安定に動作させる
には、制御電圧による帰還信号の位相変化量を極力小さ
くする必要があるので、図１に示す実施例構成のように
制御端子を高周波的に接地する方が優れているといえ
る。さらに、本実施例の構成にすれば、伝達量の変化も
増大するので増幅器利得の可変範囲を拡大させることが
できる。When the control terminal is opened at high frequency as shown in FIG. 4, the change of the transmission amount S21 with respect to the control voltage is 10 dB.
However, the phase change amount reaches 70 degrees. On the other hand, when the control terminal is grounded at a high frequency as shown in FIG. 5, the change of the transmission amount S21 with respect to the control voltage is expanded to 30 dB, but the phase change amount falls within 25 degrees. By the way, in order to stably operate the variable gain amplifier (negative feedback amplifier) in the entire region of the control voltage, it is necessary to minimize the phase change amount of the feedback signal due to the control voltage. Therefore, the configuration of the embodiment shown in FIG. It can be said that it is better to ground the control terminal at high frequency. Further, according to the configuration of this embodiment, the change in the amount of transmission also increases, so that the variable range of the amplifier gain can be expanded.
【００１８】なお、位相変化量の絶対値（上述の例では
25度）をさらに小さくする必要がある場合には、可変抵
抗器として用いられるＦＥＴ９６に対して並列あるいは
直列に固定抵抗器を接続する。図６，図７は、固定抵抗
器の接続形態に応じた第二実施例および第三実施例の構
成を示す図である。図６において固定抵抗器１３はＦＥ
Ｔ９６に対して並列に接続される。図７において固定抵
抗器１５1 ，１５2 はＦＥＴ９６に対して直列に接続さ
れる。このような固定抵抗器１３，１５1 ，１５2 を接
続することにより、位相変化量を減少させることができ
るが、利得の可変範囲は縮小される。The absolute value of the phase change amount (in the above example,
When it is necessary to further reduce (25 degrees), a fixed resistor is connected in parallel or in series with the FET 96 used as a variable resistor. 6 and 7 are diagrams showing the configurations of the second embodiment and the third embodiment according to the connection form of the fixed resistors. In FIG. 6, the fixed resistor 13 is FE
It is connected in parallel to T96. In FIG. 7, the fixed resistors 15 1 and 15 2 are connected in series with the FET 96. By connecting such a fixed resistor 13 and 15 1, 15 2, it is possible to reduce the phase change amount, the variable range of the gain is reduced.
【００１９】図８は、第三実施例の可変利得増幅器にお
いて、ツートーン測定したときの制御電圧に対する希望
波（Ｄ波）出力と３次混変調歪み波（不要波：Ｕ波）出
力のＤ／Ｕ比の測定結果を示す図である。なお、諸条件
は、信号周波数11ＧHz、入力レベル−５dBｍ／トーン、
Ｖdd＝３Ｖ、Ｖg ＝０Ｖである。図において、横軸は制
御電圧（Ｖ）であり、縦軸は各波の出力電力（dBｍ）お
よびＤ／Ｕ比（dB）である。なお、白点は希望波（Ｄ
波）の出力電力を示し、黒点はＤ／Ｕ比を示す。ここに
示すように、制御電圧を−２Ｖから０Ｖとしたときに、
出力（利得）は14dB減少するが、Ｄ／Ｕ比は24dBから62
dBに改善される。この利得減少操作時のＤ／Ｕ比の実測
結果は、従来の可変利得増幅器の実測結果に比べて40dB
以上優れている。また、本実施例の構成では、制御電圧
の全領域で動作が不安定になることはなかった。FIG. 8 shows the D / A of the desired wave (D wave) output and the third-order intermodulation distortion wave (unnecessary wave: U wave) output with respect to the control voltage when two-tone measurement is performed in the variable gain amplifier of the third embodiment. It is a figure which shows the measurement result of U ratio. In addition, various conditions are signal frequency 11 GHz, input level -5 dBm / tone,
V dd = 3V and V g = 0V. In the figure, the horizontal axis is the control voltage (V), and the vertical axis is the output power (dBm) and D / U ratio (dB) of each wave. The white dots are the desired wave (D
Wave) output power, and the black dots indicate the D / U ratio. As shown here, when the control voltage is changed from -2V to 0V,
Output (gain) is reduced by 14dB, but D / U ratio is from 24dB to 62
Improved to dB. The actual measurement result of the D / U ratio at the time of this gain reduction operation is 40 dB compared with the actual measurement result of the conventional variable gain amplifier.
More excellent. Moreover, in the configuration of the present embodiment, the operation did not become unstable in the entire range of the control voltage.
【００２０】なお、この実測のために用いた可変利得増
幅器は、ガリウムひ素基板上にモノリシック集積回路で
製作したが、モノリシック化により各回路部を接続部分
を極めて短くできるので、特性劣化要因である接続部の
不要な寄生容量や寄生インダクタンスを低減することが
でき、さらに安定動作を実現することができる。The variable gain amplifier used for the actual measurement was manufactured as a monolithic integrated circuit on a gallium arsenide substrate. However, the monolithic structure makes it possible to extremely shorten the connecting portion of each circuit portion, which is a factor of characteristic deterioration. Unnecessary parasitic capacitance and parasitic inductance of the connection portion can be reduced, and stable operation can be realized.
【００２１】[0021]
【発明の効果】以上説明したように本発明は、可変抵抗
手段の制御端子を高周波的に接地することにより、制御
電圧による帰還信号の位相変化量を極力小さくすること
ができ、制御電圧の全領域で可変利得増幅器（負帰還増
幅器）を安定に動作させることができる。さらに、増幅
手段の入出力端子間の伝達量の変化も増大するので増幅
器利得の可変範囲を拡大させることができる。As described above, according to the present invention, by grounding the control terminal of the variable resistance means in high frequency, the amount of phase change of the feedback signal due to the control voltage can be minimized, and the total control voltage can be reduced. The variable gain amplifier (negative feedback amplifier) can be stably operated in a region. Furthermore, since the change in the amount of transmission between the input and output terminals of the amplifying means also increases, the variable range of the amplifier gain can be expanded.
【００２２】また、可変抵抗手段に対して並列あるいは
直列に固定抵抗手段を接続することにより、利得の可変
範囲は縮小されるものの位相変化量の絶対値をさらに小
さくすることができ、一層の安定動作を実現することが
できる。Further, by connecting the fixed resistance means in parallel or in series with the variable resistance means, the variable range of the gain can be reduced, but the absolute value of the phase change amount can be further reduced and the stability can be further improved. The operation can be realized.
【図１】本発明の第一実施例の構成を示す図である。FIG. 1 is a diagram showing a configuration of a first exemplary embodiment of the present invention.
【図２】可変抵抗器として用いられるＦＥＴの等価回路
である。FIG. 2 is an equivalent circuit of an FET used as a variable resistor.
【図３】等価回路パラメータの測定例を示す図である。FIG. 3 is a diagram showing an example of measurement of equivalent circuit parameters.
【図４】制御端子を高周波的に開放した場合におけるド
レイン・ソース間の伝達量と位相の制御電圧依存性をシ
ミュレーションした結果を示す図である。FIG. 4 is a diagram showing a result of simulating a control voltage dependency of a transmission amount and a phase between a drain and a source when a control terminal is opened at a high frequency.
【図５】制御端子を高周波的に接地した場合におけるド
レイン・ソース間の伝達量と位相の制御電圧依存性をシ
ミュレーションした結果を示す図である。FIG. 5 is a diagram showing a result of simulating a control voltage dependency of a transmission amount and a phase between a drain and a source when a control terminal is grounded at a high frequency.
【図６】本発明の第二実施例の構成を示す図である。FIG. 6 is a diagram showing a configuration of a second exemplary embodiment of the present invention.
【図７】本発明の第三実施例の構成を示す図である。FIG. 7 is a diagram showing a configuration of a third exemplary embodiment of the present invention.
【図８】第三実施例の可変利得増幅器におけるＤ／Ｕ比
の測定結果を示す図である。FIG. 8 is a diagram showing a measurement result of a D / U ratio in the variable gain amplifier of the third embodiment.
【図９】高周波帯の従来の可変利得増幅器の構成例を示
す図である。FIG. 9 is a diagram showing a configuration example of a conventional variable gain amplifier in a high frequency band.
【図１０】可変抵抗器を用いた低周波帯の可変利得増幅
器の構成例を示す図である。FIG. 10 is a diagram showing a configuration example of a low frequency band variable gain amplifier using a variable resistor.
１１ キャパシタ（容量手段） １３，１５1 ，１５2 固定抵抗器 ９０ ＦＥＴ（増幅手段） ９１ 入力整合回路 ９２ 出力整合回路 ９３ ＦＥＴ ９４ 抵抗器 ９５ インダクタ ９６ ＦＥＴ（可変抵抗手段） ９７ キャパシタ（容量手段） ９８ 高抵抗器11 a capacitor (capacitor means) 13, 15 1, 15 2 fixed resistor 90 FET (amplifying means) 91 input matching circuit 92 the output matching circuit 93 FET 94 resistor 95 an inductor 96 FET (variable resistance means) 97 capacitor (capacitance section) 98 high resistor
Claims (3)
幅手段の入出力端子間抵抗を制御端子の電位に応じて制
御する可変抵抗手段と、前記増幅手段の入出力端子間で
前記可変抵抗手段に直列に接続される直流阻止用の容量
手段とを備えた可変利得増幅器において、前記可変抵抗
手段の制御端子とグランドとの間に、該可変抵抗手段が
該制御端子との間で有する固有の浮遊容量と比較して少
なくとも１桁以上大きい容量を有する容量手段を接続し
たことを特徴する可変利得増幅器。1. An amplifying means for amplifying an input signal, a variable resistance means for controlling a resistance between input and output terminals of the amplifying means according to a potential of a control terminal, and the variable resistor between the input and output terminals of the amplifying means. A variable gain amplifier having a capacitance means for blocking direct current connected in series to the means, the variable resistance means having a characteristic between the control terminal of the variable resistance means and the ground, A variable gain amplifier, to which a capacitance means having a capacitance larger than the stray capacitance of at least one digit is connected.
て、可変抵抗手段に並列に固定抵抗手段を接続したこと
を特徴とする可変利得増幅器。2. The variable gain amplifier according to claim 1, wherein fixed resistance means is connected in parallel with the variable resistance means.
て、増幅手段の入出力端子間に直列に接続される可変抵
抗手段の少なくとも一端に直列に固定抵抗手段を接続し
たことを特徴とする可変利得増幅器。3. The variable gain amplifier according to claim 1, wherein fixed resistance means is connected in series to at least one end of variable resistance means connected in series between the input and output terminals of the amplification means. Gain amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006028A JPH0828620B2 (en) | 1991-01-22 | 1991-01-22 | Variable gain amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006028A JPH0828620B2 (en) | 1991-01-22 | 1991-01-22 | Variable gain amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04238407A JPH04238407A (en) | 1992-08-26 |
| JPH0828620B2 true JPH0828620B2 (en) | 1996-03-21 |
Family
ID=11627220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006028A Expired - Lifetime JPH0828620B2 (en) | 1991-01-22 | 1991-01-22 | Variable gain amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828620B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006050074A (en) * | 2004-08-02 | 2006-02-16 | New Japan Radio Co Ltd | Variable gain amplifier |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661437A (en) * | 1994-08-15 | 1997-08-26 | Nippon Telegraph And Telephone Corporation | Negative feedback variable gain amplifier circuit |
| JP3119216B2 (en) * | 1997-10-15 | 2000-12-18 | 日本電気株式会社 | High frequency amplifier circuit |
| WO1999059243A1 (en) * | 1998-05-14 | 1999-11-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor circuit |
| US6680647B2 (en) * | 2001-12-13 | 2004-01-20 | Agilent Technologies, Inc. | Low noise amplifier circuit with phase matched switch topology |
| US7400200B2 (en) | 2006-03-17 | 2008-07-15 | Avago Technologies Wireless Ip Pte Ltd | Linear variable gain traveling wave amplifier |
| JP2008227948A (en) * | 2007-03-13 | 2008-09-25 | Sumitomo Electric Ind Ltd | Optical receiver |
| JP2014003526A (en) * | 2012-06-20 | 2014-01-09 | Nippon Telegr & Teleph Corp <Ntt> | Amplifier and amplification circuit |
| CN110995186B (en) * | 2019-11-15 | 2023-10-20 | 芯创智（北京）微电子有限公司 | Variable gain amplifier circuit |
| CN112234945B (en) * | 2020-10-14 | 2024-02-27 | 联合微电子中心有限责任公司 | Distributed amplifier circuit, gain unit and electronic device |
-
1991
- 1991-01-22 JP JP3006028A patent/JPH0828620B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006050074A (en) * | 2004-08-02 | 2006-02-16 | New Japan Radio Co Ltd | Variable gain amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04238407A (en) | 1992-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5323402B2 (en) | Circuit for linearizing electronic devices | |
| US5633610A (en) | Monolithic microwave integrated circuit apparatus | |
| US8704598B2 (en) | Linear FET feedback amplifier | |
| US7215196B2 (en) | Variable impedance circuit, variable gain differential amplifier, multiplier, high-frequency circuit and differential distributed amplifier | |
| US8190115B2 (en) | Transmission line coupled to circuits and Q-enhancement cell | |
| US8390380B2 (en) | Linear FET feedback amplifier | |
| US9722552B2 (en) | Linear FET feedback amplifier | |
| JPH0746045A (en) | Low noise active mixer | |
| US8803612B1 (en) | Low-noise amplifier with high linearity | |
| US6992519B2 (en) | Method and apparatus providing cancellation of second order intermodulation distortion and enhancement of second order intercept point (IIP2) in common source and common emitter transconductance circuits | |
| JPH0828620B2 (en) | Variable gain amplifier | |
| KR101590605B1 (en) | Linear power amplifier for wireless transmitter | |
| JPH05259766A (en) | Integrated circuit equipped with variable gain amplifier | |
| US4667342A (en) | Tunable receiver input circuit | |
| US6778019B2 (en) | Method and device for biasing a transistor of a radio frequency amplifier stage | |
| JP2002043875A (en) | Variable gain amplifier and electronic equipment provided with the same | |
| US5767743A (en) | Radio frequency power amplifier having a tertiary harmonic wave feedback circuit | |
| US6052030A (en) | Low voltage variable gain amplifier with feedback | |
| US7332963B2 (en) | Low noise amplifier | |
| EP1349268B1 (en) | MOS variable gain amplifier | |
| JPH07273557A (en) | Frequency conversion circuit | |
| KR20020077393A (en) | Low distortion driving amplifier for integrated filters | |
| JP2001111369A (en) | Gain control amplifier circuit, mixer circuit, and receiver and transmitter using the same | |
| JP2001077637A (en) | Pre-distortion circuit | |
| JP2001057511A (en) | Linear amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090321 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090321 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100321 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 15 |