Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0830798B2 - Liquid crystal display - Google Patents
[go: Go Back, main page]

JPH0830798B2 - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JPH0830798B2
JPH0830798B2 JP63263514A JP26351488A JPH0830798B2 JP H0830798 B2 JPH0830798 B2 JP H0830798B2 JP 63263514 A JP63263514 A JP 63263514A JP 26351488 A JP26351488 A JP 26351488A JP H0830798 B2 JPH0830798 B2 JP H0830798B2
Authority
JP
Japan
Prior art keywords
potential
electrode
counter electrode
liquid crystal
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63263514A
Other languages
Japanese (ja)
Other versions
JPH02110429A (en
Inventor
昌浩 足立
俊夫 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63263514A priority Critical patent/JPH0830798B2/en
Publication of JPH02110429A publication Critical patent/JPH02110429A/en
Publication of JPH0830798B2 publication Critical patent/JPH0830798B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、薄膜トランジスタ(以下、TFTと略す)
などの非線形素子アレイを備えたアクティブマトリック
ス型液晶表示装置に関するもので、特に表示時における
フリッカの発生を最少限にするための機構を備えたアク
ティブマトリックス型液晶表示装置に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention relates to a thin film transistor (hereinafter abbreviated as TFT).
The present invention relates to an active matrix type liquid crystal display device provided with a non-linear element array such as the above, and more particularly to an active matrix type liquid crystal display device provided with a mechanism for minimizing the occurrence of flicker during display.

[従来の技術] 液晶を用いた表示装置のうち、非線型素子、特にTFT
アレイとカラーフィルタを組合わせたカラー表示装置
は、表示品位の高さ、薄型で軽量などの点で、カラーTV
受像機、コンピュータ端末などに応用され、商品化され
ている。
[Prior Art] Among display devices using liquid crystal, non-linear elements, especially TFTs
A color display device that combines an array and a color filter is a color TV because of its high display quality, thinness, and lightness.
It has been commercialized by being applied to receivers and computer terminals.

第4A図は上記のようなTFTアレイを用いた液晶表示装
置の断面斜視図であり、第4B図は第4A図のIV B−IV Bで
示す部分の矢視図であり、第4C図は第4B図のIV C−IV C
で示す部分の平面図である。
FIG. 4A is a cross-sectional perspective view of a liquid crystal display device using the TFT array as described above, FIG. 4B is an arrow view of a portion indicated by IV B-IV B in FIG. 4A, and FIG. 4C is IVC-IVC in Figure 4B
It is a top view of the part shown by.

第4A図を参照して、アクティブマトリックス型液晶表
示装置は、TFTが形成されるTFT側基板と、TFT側基板1
に対向した位置に設けられた対向電極側基板2と、TFT
側基板1と対向電極側基板2との間に挾まれた液晶層48
とを含み、液晶層の外周部はシール樹脂50でシールされ
ている。TFT側基板1上には、TFTのゲート電極に信号を
伝達するための複数のゲートバス41と、ゲートバス41に
交わる方向に複数個接続され、TFTのソート電極に映像
信号を伝達するためのソースバス42とが形成されてい
る。複数のケートバス42は複数のゲート電極端子3にTF
T側基板の一方端部で接続され、複数のソースバス42に
は、複数のソース電極端子4にTFT側基板の端部で接続
されている。対向電極側基板2には、対向電極が形成さ
れ、対向電極に与えられる電圧は、対向電極と端子の接
続電極47を介して、TFT側基板1の端部に設けられた対
向電極端子5から供給される。なおTFT43は複数のゲー
トバス41と複数のソースバス42との各交点に設けられ
る。
Referring to FIG. 4A, the active matrix type liquid crystal display device includes a TFT side substrate on which a TFT is formed and a TFT side substrate 1.
Counter electrode side substrate 2 provided at a position facing the TFT, and the TFT
Liquid crystal layer 48 sandwiched between the side substrate 1 and the counter electrode side substrate 2
And the outer peripheral portion of the liquid crystal layer is sealed with a sealing resin 50. On the TFT-side substrate 1, a plurality of gate buses 41 for transmitting signals to the gate electrodes of the TFT and a plurality of gate buses 41 connected in a direction intersecting with the gate buses 41 for transmitting video signals to the sort electrodes of the TFT. A source bus 42 is formed. The plurality of gate buses 42 are connected to the plurality of gate electrode terminals 3 by TF.
It is connected at one end of the T-side substrate, and is connected to the plurality of source bus terminals 42 at the end of the TFT-side substrate to the plurality of source electrode terminals 4. A counter electrode is formed on the counter electrode side substrate 2, and the voltage applied to the counter electrode is supplied from the counter electrode terminal 5 provided at the end of the TFT side substrate 1 via the counter electrode and the connection electrode 47 of the terminal. Supplied. The TFT 43 is provided at each intersection of the plurality of gate buses 41 and the plurality of source buses 42.

第4B図を参照して、TFT側基板上に形成された複数の
表示電極44と、対向電極側2上に設けられた対向電極45
とが互いに配向膜49と液晶層48を挾んで対向している。
第4C図を参照して、ゲートバス41とソースバス42との交
点にTFT43が形成される。TFT43のゲート電極がゲートバ
ス41に接続され、ソース電極がソースバス42に接続さ
れ、ドレイン電極には表示電極44が接続される。
Referring to FIG. 4B, a plurality of display electrodes 44 formed on the TFT side substrate and a counter electrode 45 provided on the counter electrode side 2.
Are opposed to each other with the alignment film 49 and the liquid crystal layer 48 sandwiched therebetween.
Referring to FIG. 4C, a TFT 43 is formed at the intersection of the gate bus 41 and the source bus 42. The gate electrode of the TFT 43 is connected to the gate bus 41, the source electrode is connected to the source bus 42, and the display electrode 44 is connected to the drain electrode.

次に動作について説明する。ゲートバス41にゲートの
オン信号が印加され、そのゲートバス41に接続されたTF
T43がすべてオン状態になる。ゲートのオン信号に同期
した映像信号による電圧がソースバス42を介して各表示
電極44に印加される。TFTのゲートのオフ信号が印加さ
れ、TFTがオフ状態になっても、TFTのオフ抵抗と液晶セ
ルの容量で決まる時定数の間、表示電極に蓄えられた電
荷は保持される。このように次々とゲート電極を走査し
ていくことにより、画面に映像を映し出すことができ
る。第5図はゲートバス41とソースバス42との交点に設
けられた1つのTFTと、そのドレインに接続された表示
電極44との等価回路図である。第5図を参照して、TFT4
3のゲート電極51と、TFT側基板上に形成されたドレイン
電極との間に相互に重なる部分が生じ、その結果、ゲー
ト電極51とドレイン電極53との間に図示のような寄生容
量C9dが形成される。今、表示電極44と、対向電極54と
の間の液晶の容量をClcとすると、TFTのドレイン53の電
位は、次の式で示すようにシフトする。
Next, the operation will be described. The gate ON signal is applied to the gate bus 41, and the TF connected to the gate bus 41 is connected.
All T43s are turned on. A voltage based on a video signal synchronized with the ON signal of the gate is applied to each display electrode 44 via the source bus 42. Even if the TFT gate OFF signal is applied and the TFT is turned off, the charge accumulated in the display electrode is held for a time constant determined by the TFT OFF resistance and the liquid crystal cell capacitance. In this way, by scanning the gate electrodes one after another, an image can be displayed on the screen. FIG. 5 is an equivalent circuit diagram of one TFT provided at the intersection of the gate bus 41 and the source bus 42 and the display electrode 44 connected to the drain thereof. Referring to FIG. 5, TFT4
The gate electrode 51 of FIG. 3 and the drain electrode formed on the TFT side substrate have a portion overlapping each other, and as a result, the parasitic capacitance C 9d as shown in the figure is provided between the gate electrode 51 and the drain electrode 53. Is formed. Now, assuming that the liquid crystal capacitance between the display electrode 44 and the counter electrode 54 is Cl c , the potential of the drain 53 of the TFT shifts as shown by the following equation.

ここで、 Vシフト:ドレイン電位のレベルシフト量 C9d:ゲート/ドレイン間の容量 Clc:液晶の容量 Vゲート:ゲートのオン信号とオフ信号の電位差 以上のようにTFTは、ゲートとドレイン間に寄生容量
(C9d)を持つため、ゲート信号がオン信号からオフ信
号に変わると、オン信号とオフ信号の電位差がC9dと液
晶セルの容量(Clc)の比により分割され、これにより
ドレインの電位、すなわち表示電極の電位が上式のVシ
フトに示した分だけシフトする。
Here, V shift: level shift amount of drain potential C 9d : capacitance between gate / drain Cl c : capacitance of liquid crystal V gate: potential difference between ON signal and OFF signal of gate As described above, the TFT is between the gate and the drain. Since there is a parasitic capacitance (C 9d ) on the gate signal, when the gate signal changes from the ON signal to the OFF signal, the potential difference between the ON signal and the OFF signal is divided by the ratio of C 9d and the liquid crystal cell capacitance (Cl c ). The potential of the drain, that is, the potential of the display electrode shifts by the amount indicated by V shift in the above formula.

第6図は映像信号とドレイン電位の時間的変化を示す
図である。第5図および第6図を参照して、ドレイン53
の電位は、図中矢印で示す分だけシフトされる。また液
晶上に映像を表示するために、ソース電極52および対向
電極54には、交流電圧信号である映像信号が印加され
る。上記のように、ドレイン電位のシフトにより、ゲー
ト信号のオフ信号と同極性の映像信号が入力されたとき
(第6図中でAで示した部分)には、TFTのゲート電位
とドレイン53のドレイン電位の電位差は小さくなる(第
6図中cで示した部分)。この結果、TFTのオフ特性も
悪化し、液晶セル60に印加される保持電圧は低下する。
このため、ドレイン電位の波形は正負の極性で非対称と
なる。以上述べたCd9によるドレイン電位のシフト
と、ドレイン電位波形の極性により非対称のために第
6図に示したように、外部からTFTのソース電極52と対
向電極54に印加される映像信号が対称な交流信号であっ
ても、液晶セル60のドレイン53に印加される信号はDCバ
イアスの加わった信号となり(第6図中点線で示す信
号)対向電極54に印加される映像信号の交流電圧の中心
値を基準として見ると、TFTのドレイン電極に印加され
る映像信号は非対称な交流信号となる。
FIG. 6 is a diagram showing temporal changes in the video signal and the drain potential. Referring to FIGS. 5 and 6, the drain 53
Potential is shifted by an amount indicated by an arrow in the figure. Further, in order to display an image on the liquid crystal, an image signal which is an AC voltage signal is applied to the source electrode 52 and the counter electrode 54. As described above, when the video signal having the same polarity as the OFF signal of the gate signal is input due to the shift of the drain potential (the portion indicated by A in FIG. 6), the gate potential of the TFT and the drain 53 The potential difference of the drain potential becomes small (the portion indicated by c in FIG. 6). As a result, the off characteristics of the TFT also deteriorate, and the holding voltage applied to the liquid crystal cell 60 decreases.
Therefore, the waveform of the drain potential is asymmetric with positive and negative polarities. Since the drain potential shift due to C d9 described above and the polarity of the drain potential waveform are asymmetrical, as shown in FIG. 6, the video signals externally applied to the source electrode 52 and the counter electrode 54 of the TFT are symmetrical. Even if it is an AC signal, the signal applied to the drain 53 of the liquid crystal cell 60 becomes a signal to which a DC bias is applied (the signal shown by the dotted line in FIG. 6) and the AC voltage of the video signal applied to the counter electrode 54. When viewed with the center value as a reference, the video signal applied to the drain electrode of the TFT is an asymmetrical AC signal.

以上述べたように、TFT駆動による液晶表示装置にお
いては液晶セルに印加された電圧波形は一般にDC成分を
含んだ非対称な波形である。このため、対向電極54の電
位を映像信号の交流電圧中心値に設定しても、液晶セル
にはDCバイアスが加わるため、表示にはフリッカが発生
し、表示品位を損なうことになる。そこで、対向電極の
DC電位をドレイン電位波形、すなわち表示電位波形の中
心値に設定することにより、液晶セル60に印加される電
圧波形を対称な交流電圧に近づけ、フリッカの発生を低
減させる手法が用いられている。(以下では、このよう
にフリッカが最小となるような対向電極のDC電位を「最
適対向DC電位」と呼ぶことにする。)。
As described above, in the liquid crystal display device driven by TFT, the voltage waveform applied to the liquid crystal cell is generally an asymmetric waveform including a DC component. Therefore, even if the potential of the counter electrode 54 is set to the center value of the AC voltage of the video signal, DC bias is applied to the liquid crystal cell, so that flicker occurs in the display and the display quality is impaired. Therefore,
A method is used in which the DC potential is set to the drain potential waveform, that is, the center value of the display potential waveform, so that the voltage waveform applied to the liquid crystal cell 60 approaches a symmetrical AC voltage to reduce the occurrence of flicker. (Hereinafter, the DC potential of the counter electrode that minimizes the flicker will be referred to as "optimum counter DC potential".)

[発明が解決しようとする問題点] 上に述べたドレイン電位波形の非対称性には、TFTの
スイッチング特性、C9d、あるいは液晶の誘電率などの
複数の設計値が作用している。このような設計値は、温
度による変化または経時変化などを示すため、ドレイン
電位波形も温度や時間などによる変化を示す。したがっ
て、初期に最適対向DC電位の設定を行なっても、温度や
時間などによるドレイン電位波形の変化に伴い、表示に
はフリッカが発生するという問題があった。
[Problems to be Solved by the Invention] A plurality of design values such as the switching characteristics of the TFT, C 9d , or the dielectric constant of the liquid crystal act on the asymmetry of the drain potential waveform described above. Since such a design value shows a change with temperature or a change with time, the drain potential waveform also shows a change with temperature and time. Therefore, even if the optimum opposing DC potential is initially set, there is a problem that flicker occurs in the display due to changes in the drain potential waveform due to temperature and time.

この欠点を緩和するため、第7図に示すように補助容
量(Cs)を付加し、液晶容量を見かけ上大きくすること
によりドレイン電位波形の非対称性を緩和する手法があ
ったが、完全に上述の問題を解消することは極めて困難
であった。
In order to alleviate this drawback, there was a method to alleviate the asymmetry of the drain potential waveform by adding an auxiliary capacitance (C s ) as shown in Fig. 7 and making the liquid crystal capacitance apparently large. It was extremely difficult to solve the above problems.

また、初期における最適対向DC電位の設定は表示のフ
リッカを観察しながら行なうため多大の労力と時間を要
するという問題があった。
Further, there is a problem that a great amount of labor and time are required because the optimum counter DC potential is initially set while observing the flicker of the display.

この発明は上記のような問題点に鑑みて出されたもの
であり、温度や時間による薄膜トランジスタの特性の変
動に対応可能な、表示品位の高いアクティブマトリクス
型液晶表示装置を提供することにある。
The present invention has been made in view of the above problems, and an object of the present invention is to provide an active matrix type liquid crystal display device having high display quality and capable of coping with variations in characteristics of thin film transistors due to temperature and time.

[課題を解決するための手段] この発明に係る液晶表示装置は、互いに交差する方向
に配列された複数のゲートバス配線と複数のソースバス
配線、ゲートバス配線とソースバス配線の各交点に対応
して形成され、ゲート電極がゲートバス配線に、ソース
電極がソースバス配線に接続されたスイッチング素子お
よびスイッチング素子のドレイン電極に接続されたマト
リクス状に配置された表示電極とからなるアクティブマ
トリクス基板と、アクティブマトリクス基板に対向し、
表示電極に対面する対向電極を含む対向基板と、対向基
板とアクティブマトリクス基板との間に介在する液晶層
とを含む。液晶表示装置は、表示動作に対応した交流電
圧の極性切換えに同期して表示電極の電位を順次検出す
る表示電極電位検出手段と、対向電極の電位を検出する
対向電極電位検出手段と、検出された表示電極の各電位
の平均値を求める演算手段および対向電極電位検出手段
で求められた対向電極電位と演算手段で求められた平均
電位を比較し、対向電極に印加される電位を平均値電位
に略合致せしめる対向電極電位設定手段からなる対向電
極駆動制御回路を含むことを特徴とする。
[Means for Solving the Problems] A liquid crystal display device according to the present invention corresponds to a plurality of gate bus wirings and a plurality of source bus wirings arranged in a direction intersecting with each other, and each intersection of the gate bus wirings and the source bus wirings. An active matrix substrate having a gate electrode on a gate bus line, a source electrode connected to the source bus line, and a display electrode arranged in a matrix connected to a drain electrode of the switching element. , Facing the active matrix substrate,
The counter substrate includes a counter electrode facing the display electrode, and a liquid crystal layer interposed between the counter substrate and the active matrix substrate. The liquid crystal display device includes a display electrode potential detection unit that sequentially detects the potential of the display electrode in synchronization with the switching of the polarity of the alternating voltage corresponding to the display operation, and a counter electrode potential detection unit that detects the potential of the counter electrode. Comparing the counter electrode potential obtained by the calculating means and the counter electrode potential detecting means with the average potential obtained by the calculating means, the potential applied to the counter electrode is calculated as the average value potential. And a counter electrode drive control circuit including counter electrode potential setting means for substantially matching the above.

[作用] 第3図(a)は対向DC電位が最適化されているときの
ドレイン電位波形および対向DC電位を表わしている。こ
の場合、液晶セルに印加される電圧は+極性と−極性で
等しい。ところが、第3図(b)に示したように、対向
DC電位が最適値、すなわちドレイン電位波形の平均値か
らずれると、液晶セルに印加される電圧は極性により非
対称となる。したがって、最適値からずれた対向DC電位
を最適化するためには、上記のように印加電圧極性に対
して非対称となった電圧波形が対称になるように対向DC
電位を調整すればよい。
[Operation] FIG. 3A shows the drain potential waveform and the opposing DC potential when the opposing DC potential is optimized. In this case, the voltage applied to the liquid crystal cell has the same positive and negative polarities. However, as shown in FIG.
When the DC potential deviates from the optimum value, that is, the average value of the drain potential waveform, the voltage applied to the liquid crystal cell becomes asymmetric due to the polarity. Therefore, in order to optimize the opposite DC potential that deviates from the optimum value, the opposite DC potential should be adjusted so that the voltage waveform that is asymmetric with respect to the applied voltage polarity becomes symmetrical.
The electric potential may be adjusted.

そのために、本願発明においては、表示電極電位(ド
レイン電位)検出手段で表示電極の電位をサンプリング
し、その平均値を求め、この値を対向電極電位と一致す
るように制御している。
Therefore, in the present invention, the potential of the display electrode is sampled by the display electrode potential (drain potential) detecting means, an average value thereof is obtained, and this value is controlled so as to coincide with the counter electrode potential.

[発明の実施例] 第1図はこの発明に係る液晶表示装置の一実施例で、
液晶表示装置の回路構成を示すブロック図である。
Embodiment of the Invention FIG. 1 shows an embodiment of a liquid crystal display device according to the present invention.
It is a block diagram which shows the circuit structure of a liquid crystal display device.

第1図を参照して、TFTを用いた液晶表示装置は、映
像信号を発生するための映像信号発生回路10と、映像信
号発生回路に接続され、液晶上に画像を表示するための
ドライバとなるTFTを制御するためのドライバコントロ
ーラ9と、ドライバコントローラ9に接続され、液晶上
のTFTを個々に駆動するためのゲートドライバ7、ソー
スドライバ8と、ゲートドライバ7、ソースドライバ8
に接続され画像を表示するための液晶表示部と、液晶表
示部に設けられたTFTのドレイン電極の電位および対向
電極の電位を検出するための電位検出手段と、検出され
たTFTのドレインの電位および対向電極の電位の平均値
を演算して求めるための演算手段と、TFTのドレイン電
極の電位の平均値と対向電極の電位の平均値とを比較す
るための比較手段と、その比較結果に基づいて対向電極
の電位をTFTのドレイン電極の電位の平均値に制御する
ための制御手段とを含む。この比較手段と制御手段で対
向電極電位設定手段が構成される。第2図はこの発明に
係る液晶表示装置のTFT43のドレイン電極の電位すなわ
ち表示電極23の電位を検出する方法を示す図である。第
2図を参照して表示電極44に引出線21を介して引出線端
子6を設ける。この引出端子6をTFT側基板の一方端部
に設ける。
Referring to FIG. 1, a liquid crystal display device using a TFT includes a video signal generation circuit 10 for generating a video signal, a driver connected to the video signal generation circuit, and a driver for displaying an image on the liquid crystal. Driver controller 9 for controlling different TFTs, and a gate driver 7, a source driver 8 connected to the driver controller 9 for individually driving the TFTs on the liquid crystal, a gate driver 7, a source driver 8
Connected to the liquid crystal display unit for displaying an image, a potential detection means for detecting the potential of the drain electrode of the TFT and the potential of the counter electrode provided in the liquid crystal display unit, and the detected potential of the drain of the TFT And a calculating means for calculating the average value of the potential of the counter electrode, a comparing means for comparing the average value of the potential of the drain electrode of the TFT and the average value of the potential of the counter electrode, and the comparison result. And a control means for controlling the potential of the counter electrode to the average value of the potential of the drain electrode of the TFT. The comparison means and the control means constitute a counter electrode potential setting means. FIG. 2 is a diagram showing a method for detecting the potential of the drain electrode of the TFT 43 of the liquid crystal display device according to the present invention, that is, the potential of the display electrode 23. With reference to FIG. 2, the lead wire terminal 6 is provided on the display electrode 44 through the lead wire 21. This lead terminal 6 is provided at one end of the TFT side substrate.

第1図を参照して、液晶表示部は、TFT側基板1と、T
FT基板1上に設けられた、ゲートドライバ7に接続され
たゲート電極端子3と、ソースドライバ8に接続された
ソース電極端子4と、表示電極44の電位を検出するため
の引出線端子6と、対向電極側基板2上に設けられた対
向電極へ映像信号を伝達するための対向電極端子5とを
含む。
Referring to FIG. 1, the liquid crystal display unit includes a TFT side substrate 1 and a TFT side substrate 1.
A gate electrode terminal 3 connected to the gate driver 7, a source electrode terminal 4 connected to the source driver 8, and a lead wire terminal 6 for detecting the potential of the display electrode 44, which are provided on the FT substrate 1. , And a counter electrode terminal 5 for transmitting a video signal to the counter electrode provided on the counter electrode side substrate 2.

電位検出手段は表示電極の電位および対向電極の電位
を検出するための電圧計11を含む。演算手段は表示電極
の電位および対向電極の電位を記憶するためのメモリ13
と、メモリ13をコントロールするためのメモリコントロ
ーラ12と、実際の演算を行なうための演算器14とを含
む。比較手段はコンパレータ15を含む。制御手段は、表
示電極の電位と対向電極との電位を0にするための信号
を発生するための信号発生回路17と信号発生回路17をコ
ントロールするための信号発生回路コントローラ16とを
含む。
The potential detecting means includes a voltmeter 11 for detecting the potential of the display electrode and the potential of the counter electrode. The calculation means is a memory 13 for storing the potential of the display electrode and the potential of the counter electrode.
And a memory controller 12 for controlling the memory 13, and an arithmetic unit 14 for actually performing an arithmetic operation. The comparison means includes a comparator 15. The control means includes a signal generation circuit 17 for generating a signal for setting the potential of the display electrode and the potential of the counter electrode to 0, and a signal generation circuit controller 16 for controlling the signal generation circuit 17.

第1図を参照してこの発明に係る液晶表表示装置の動
作について説明する。ドレイン電位(S1)と対向電極電
位(S2)の電位差は電圧計11により検出される。(以下
この電位差をドレイン電圧とする。)このようにして検
出した電位差の値を用いて以下のように対向DCレベルの
制御か行なわれる。
The operation of the liquid crystal display device according to the present invention will be described with reference to FIG. The potential difference between the drain potential (S1) and the counter electrode potential (S2) is detected by the voltmeter 11. (Hereinafter, this potential difference is referred to as a drain voltage.) Using the value of the potential difference thus detected, the opposite DC level is controlled as follows.

メモリコントローラ12はドライバコントローラ9によ
る交流電圧の電圧極性切換えに同期したタイミング信号
(S11)に基づいて動作し、電圧計11で検出したドレイ
ン電圧の値(S3)をサンプリングし、サンプリングした
値(S4)をメモリに格納する。演算器14はこのメモリの
内容(S5)を参照して、ドレイン電圧波形の平均値(S
6)を求め、コンパレータ15に出力する。コンパレータ1
5はこのドレイン電圧波形の平均値(S6)と現在の対向D
C電位(S9)とを比較し、比較結果(S7)を信号発生回
路コントローラ16に出力する。信号発生回路コントロー
ラはコンパレータによる比較結果(S7)に基づき、対向
信号発生回路を制御する信号(S8)を出力し、対向DC電
位をドレイン電圧波形の平均値と一致するようにシフト
させる信号(S10)を出力する。このように構成された
対向電極駆動制御回路を利用して上述の動作を対向信号
発生回路17に行なわせることにより、対向DC電位の自動
調整を行なうことが可能となる。
The memory controller 12 operates based on the timing signal (S11) synchronized with the switching of the voltage polarity of the AC voltage by the driver controller 9, samples the drain voltage value (S3) detected by the voltmeter 11, and samples the sampled value (S4). ) Is stored in memory. The calculator 14 refers to the contents (S5) of this memory and refers to the average value (S5) of the drain voltage waveform.
6) is calculated and output to the comparator 15. Comparator 1
5 is the average value (S6) of this drain voltage waveform and the current counter D
The C potential (S9) is compared, and the comparison result (S7) is output to the signal generation circuit controller 16. The signal generation circuit controller outputs a signal (S8) for controlling the opposite signal generation circuit based on the comparison result (S7) by the comparator, and shifts the opposite DC potential so as to match the average value of the drain voltage waveform (S10). ) Is output. By causing the counter signal generating circuit 17 to perform the above-described operation by using the counter electrode drive control circuit configured as described above, it is possible to automatically adjust the counter DC potential.

また、上述の対向DC電位の自動調整機構は必ずしも常
時作動させる必要はなく、クロックからのトリガなどに
より、一定の周期ごとに動作させるか、あるいは外部か
らのトリガ、たとえば自動調整スイッチを設け、これが
オンされるごとに動作されるように構成してもよい。
In addition, the above-mentioned automatic adjustment mechanism of the opposite DC potential does not always need to be operated at all times, and it is operated at fixed intervals by a trigger from the clock or an external trigger, for example, an automatic adjustment switch is provided. It may be configured to be operated each time it is turned on.

さらに、上述の実施例では、画面内の表示電極の一部
に引出線を設けて、ドレイン電圧波形の検出に用いた
が、これに限らず、別に専用の擬似的な表示電極または
TFTを設けて、同様の検出を行なってもよい。加えて、
検出用の引出線は表示電極を介する必要は必ずしもな
く、TFTのドレイン電極に直接引出線を接続してもよ
い。
Further, in the above-described embodiment, the lead wire is provided in a part of the display electrode in the screen and is used for detecting the drain voltage waveform, but the present invention is not limited to this, and a separate pseudo display electrode or
A TFT may be provided and the same detection may be performed. in addition,
The lead line for detection does not necessarily have to pass through the display electrode, and the lead line may be directly connected to the drain electrode of the TFT.

なお、電圧計によるドレイン電圧のサンプリング方法
としては、ドレイン電圧波形の1周期のみをサンプリン
グする方法や多周期にわたってサンプリングする方法な
どがあり、いずれの方法を用いてもよい。
As a method of sampling the drain voltage by the voltmeter, there are a method of sampling only one cycle of the drain voltage waveform, a method of sampling over multiple cycles, and any method may be used.

[発明の効果] 以上のようにこの発明によれば、表示電極に映像信号
を伝達するためのTFTのようなスイッチング素子のドレ
インのような一方電極の電位波形を検出し、この波形の
平均値を求めることにより、最適対向DC電位を見い出
し、液晶表示素子の対向電極のDC電位を最適対向DC電位
に位置させるようにした。したがって対向電極DC電位と
最適対向DC電位が常に一致するためフリッカが生じな
い。その結果、温度や時間による薄膜トランジスタの特
性の変動に対応可能な、表示品位の高いアクティブマト
リクス型液晶表示装置を提供することができる。
As described above, according to the present invention, the potential waveform of one electrode such as the drain of a switching element such as a TFT for transmitting a video signal to the display electrode is detected, and the average value of this waveform is detected. By finding, the optimum counter DC potential was found, and the DC potential of the counter electrode of the liquid crystal display element was positioned at the optimum counter DC potential. Therefore, the DC potential of the counter electrode and the optimum DC potential of the counter always match, so that flicker does not occur. As a result, it is possible to provide an active matrix type liquid crystal display device having high display quality, which can cope with variations in the characteristics of thin film transistors due to temperature and time.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明に係る液晶表示装置の回路構成を示す
ブロック図であり、第2図は表示電極の電位を検出する
方法を示す図であり、第3図はこの発明の効果を説明す
るための図であり、第4A図は従来の液晶表示装置の断面
斜視図であり、第4B図は第4A図のIV B−IV Bで示す部分
の矢視図であり、第4C図は第4B図のIV C−IV Cで示す部
分の平面図であり、第5図はTFTのドレイン電圧のシフ
トを説明するための図であり、第6図および第7図は従
来の液晶表示装置の問題点を説明するための図である。 1はTFT側基板、2は対向電極側基板、3はゲート電極
端子、4はソース電極端子、5は対向電極端子、6は引
出線の端子、7はゲートドライバ、8はソースドライ
バ、9はドライバコントローラ、10は映像信号発生回
路、11は電圧計、12はメモリコントローラ、13はメモ
リ、14は演算器、15はコンパレータ、16は信号発生回路
用コントローラ、17は信号発生回路である。 なお、図中、同一符号は同一、または相当部分を示す。
FIG. 1 is a block diagram showing a circuit configuration of a liquid crystal display device according to the present invention, FIG. 2 is a diagram showing a method for detecting a potential of a display electrode, and FIG. 3 is a diagram for explaining an effect of the present invention. FIG. 4A is a cross-sectional perspective view of a conventional liquid crystal display device, FIG. 4B is an arrow view of a portion indicated by IV B-IV B in FIG. 4A, and FIG. FIG. 4B is a plan view of a portion indicated by IV C-IV C in FIG. 4B, FIG. 5 is a diagram for explaining the shift of the drain voltage of the TFT, and FIGS. 6 and 7 show a conventional liquid crystal display device. It is a figure for demonstrating a problem. 1 is a TFT side substrate, 2 is a counter electrode side substrate, 3 is a gate electrode terminal, 4 is a source electrode terminal, 5 is a counter electrode terminal, 6 is a lead wire terminal, 7 is a gate driver, 8 is a source driver, and 9 is A driver controller, 10 is a video signal generation circuit, 11 is a voltmeter, 12 is a memory controller, 13 is a memory, 14 is a calculator, 15 is a comparator, 16 is a signal generation circuit controller, and 17 is a signal generation circuit. In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】複数のゲートバス配線と複数のソースバス
配線が互いに交差する方向に配列され、該ゲートバス配
線と該ソースバス配線の各交点に対応して形成され、ゲ
ート電極が前記ゲートバス配線に、ソース電極が前記ソ
ースバス配線に接続されてなるスイッチング素子および
該スイッチング素子のドレイン電極に接続されてなる表
示電極がマトリクス状に配置されたアクティブマトリク
ス基板と、該アクティブマトリクス基板に対向し、前記
表示電極に対面する対向電極が形成されてなる対向基板
と、該対向基板と前記アクティブマトリクス基板との間
に介在する液晶層とを具備してなる液晶表示装置におい
て、 表示動作に対応した交流電圧の極性切換えに同期して前
記表示電極の電位を順次検出する表示電極電位検出手
段、前記対向電極の電位を検出する対向電極電位検出手
段、検出された前記表示電極の各電位の平均値を求める
演算手段および前記対向電極電位検出手段で求められた
前記対向電極電位と前記演算手段で求められた平均値電
位を比較し、前記対向電極に印加される電位を該平均値
電位に略合致せしめる対向電極電位設定手段からなる対
向電極駆動制御回路が付設されていることを特徴とす
る、液晶表示装置。
1. A plurality of gate bus wirings and a plurality of source bus wirings are arranged in a direction intersecting with each other, formed corresponding to respective intersections of the gate bus wirings and the source bus wirings, and a gate electrode is formed on the gate buss. A wiring is provided with an active matrix substrate on which a switching element having a source electrode connected to the source bus wiring and a display electrode connected to a drain electrode of the switching element are arranged in a matrix, and facing the active matrix substrate. A liquid crystal display device comprising: a counter substrate having a counter electrode facing the display electrode; and a liquid crystal layer interposed between the counter substrate and the active matrix substrate. Display electrode potential detecting means for sequentially detecting the potential of the display electrode in synchronization with the switching of the polarity of the alternating voltage, and the counter electrode. A counter electrode potential detecting means for detecting a potential of a pole, a calculating means for obtaining an average value of the detected potentials of the display electrodes, and a counter electrode potential obtained by the counter electrode potential detecting means and the calculating means. And a counter electrode drive control circuit comprising counter electrode potential setting means for comparing the average value potentials and making the potential applied to the counter electrode substantially match the average value potential. apparatus.
JP63263514A 1988-10-19 1988-10-19 Liquid crystal display Expired - Lifetime JPH0830798B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63263514A JPH0830798B2 (en) 1988-10-19 1988-10-19 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63263514A JPH0830798B2 (en) 1988-10-19 1988-10-19 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH02110429A JPH02110429A (en) 1990-04-23
JPH0830798B2 true JPH0830798B2 (en) 1996-03-27

Family

ID=17390591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63263514A Expired - Lifetime JPH0830798B2 (en) 1988-10-19 1988-10-19 Liquid crystal display

Country Status (1)

Country Link
JP (1) JPH0830798B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2912480B2 (en) * 1991-08-22 1999-06-28 シャープ株式会社 Display device drive circuit
WO1995000874A1 (en) * 1993-06-18 1995-01-05 Hitachi, Ltd. Liquid crystal matrix display device and method of driving the same
DE19703427C2 (en) * 1997-01-30 1999-02-04 Siemens Nixdorf Inf Syst Flat screen in LCD design
EP1656658A4 (en) * 2003-08-19 2009-12-30 E Ink Corp Methods for controlling electro-optic displays
KR101016290B1 (en) * 2004-06-30 2011-02-22 엘지디스플레이 주식회사 Line on glass liquid crystal display and driving method
TWI327717B (en) * 2005-11-22 2010-07-21 Prime View Int Co Ltd Method and circuit for common voltage setup and measurement

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140323A (en) * 1983-12-28 1985-07-25 Fujitsu Ltd Liquid crystal display panel device
JPS63249195A (en) * 1987-04-06 1988-10-17 株式会社日立製作所 liquid crystal display device

Also Published As

Publication number Publication date
JPH02110429A (en) 1990-04-23

Similar Documents

Publication Publication Date Title
JP4564222B2 (en) Control circuit for liquid crystal matrix display
KR0123033B1 (en) How to Drive Liquid Crystal Display
CN103400563B (en) Array substrate and liquid crystal display device
JP3069930B2 (en) Liquid crystal display
JPH07134572A (en) Driving circuit for active matrix liquid crystal display device
JPH09265279A (en) Driving circuit of thin film transistor type liquid crystal display device
US20060119755A1 (en) Liquid crystal display device
JP2001133808A (en) Liquid crystal display device and driving method thereof
JPH06138841A (en) Active matrix flat display
JPH0830798B2 (en) Liquid crystal display
TW200402027A (en) Electro-optical device, drive device and drive method for electro-optical device, and electronic apparatus
US6738107B2 (en) Liquid crystal display device
JP2005501272A (en) Matrix display
JP2002149117A (en) Liquid crystal display
JPH0473929B2 (en)
JPH06161390A (en) Driving method for liquid crystal display device
JP4326242B2 (en) Liquid crystal display
JPS6214152B2 (en)
JPH1184417A (en) Active matrix type liquid crystal display device and driving method thereof
JPH06138486A (en) Liquid crystal display device and driving method thereof
JPH04319919A (en) Liquid crystal display
JP2019003141A (en) Liquid crystal display device
KR19980013720A (en) Driving method of active matrix liquid crystal display device
JPS61248093A (en) liquid crystal display device
JPH05119742A (en) Liquid crystal panel driving method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080327

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090327

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090327

Year of fee payment: 13