JPH0830992B2 - Failure detector for analog output circuit - Google Patents
Failure detector for analog output circuitInfo
- Publication number
- JPH0830992B2 JPH0830992B2 JP63310178A JP31017888A JPH0830992B2 JP H0830992 B2 JPH0830992 B2 JP H0830992B2 JP 63310178 A JP63310178 A JP 63310178A JP 31017888 A JP31017888 A JP 31017888A JP H0830992 B2 JPH0830992 B2 JP H0830992B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- input signal
- output
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、アナログの入力信号電圧をアナログ電流
信号に変換するアナログ出力回路の故障検出装置に関す
るものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a failure detection device for an analog output circuit that converts an analog input signal voltage into an analog current signal.
第５図は例えば「実用電子回路ハンドブック」（CQ出
版、昭和47年,P461）に示された従来のアナログ出力回
路の故障検出装置を示すブロック接続図であり、図にお
いて、１は入力信号電圧を演算増幅器２へ出力する演算
器、３はトランジスタ、４は抵抗器で、2,3,4は電圧−
電流変換回路を構成する。５はトランジスタ３のコレク
タに接続された負荷抵抗、６は直流電源としての直流安
定化電源装置で、電流出力駆動用の電流を供給する。７
は電圧設定器で、電圧比較器８に基準入力電圧を与え
る。８は抵抗器４の両端の電圧と、電圧設定器７の基準
入力電圧とを比較する電圧比較器、９は電圧設定器、10
は演算器１からの入力信号電圧と電圧設定器９の出力電
圧を比較する電圧比較器、11は電圧比較器8,10の論理積
を求めるアンド回路である。なお、Ｄは故障検出回路で
ある。FIG. 5 is a block connection diagram showing a conventional fault detection device for an analog output circuit shown in, for example, "Practical Electronic Circuit Handbook" (CQ Publishing, 1972, P461), where 1 is an input signal voltage. To the operational amplifier 2, 3 is a transistor, 4 is a resistor, and 2, 3 and 4 are voltage −
Configure a current conversion circuit. Reference numeral 5 is a load resistor connected to the collector of the transistor 3, and 6 is a stabilized DC power supply device as a DC power supply, which supplies a current for driving a current output. 7
Is a voltage setter, which supplies a reference input voltage to the voltage comparator 8. 8 is a voltage comparator that compares the voltage across the resistor 4 with the reference input voltage of the voltage setting device 7, 9 is a voltage setting device, and 10 is a voltage setting device.
Is a voltage comparator for comparing the input signal voltage from the arithmetic unit 1 and the output voltage of the voltage setting unit 9, and 11 is an AND circuit for obtaining the logical product of the voltage comparators 8 and 10. In addition, D is a failure detection circuit.
次に動作について説明する。 Next, the operation will be described.
演算増幅器２、トランジスタ３、抵抗器４で構成され
る電圧−電流変換回路の入力信号電圧Ｖと出力電流Ｉと
の関係は、第６図に示す通りであり、入力信号電圧Ｖが
演算増幅器２に入力されると、電圧−電流変換回路の出
力電流Ｉであるトランジスタ３のコレクタ電流は、抵抗
器４を経て流れ、このとき、抵抗器４の両端に発生する
電圧VFは、フィードバック電圧として演算増幅器２の入
力側にフィードバック入力されて、演算器１からの入力
信号電圧Ｖと比較される。この結果、演算増幅器２はＶ
＝VFとするように、トランジスタ３のベース電圧を制御
する。The relationship between the input signal voltage V and the output current I of the voltage-current conversion circuit composed of the operational amplifier 2, the transistor 3 and the resistor 4 is as shown in FIG. Is input to the collector current of the transistor 3, which is the output current I of the voltage-current conversion circuit, flows through the resistor 4, and the voltage V F generated across the resistor 4 at this time is used as a feedback voltage. It is fed back to the input side of the operational amplifier 2 and compared with the input signal voltage V from the arithmetic unit 1. As a result, the operational amplifier 2 becomes V
The base voltage of the transistor 3 is controlled so that = V F.
次に、電圧比較器10は演算器１の入力信号電圧Ｖを電
圧設定器９からの設定電圧VS2と比較し、Ｖ≧VS2の場合
は、電圧比較器10の出力電圧VBがローレベルからハイレ
ベルに変化する。この関係を第７図（ｂ）に示す。電圧
比較器８は抵抗器４の両端に発生する電圧VFと、電圧設
定器７で設定した設定電圧VS1とを比較し、VF＜VS1の場
合は、出力電圧をハイレベルとなし、VF≧VS1の場合は
ローレベルとなる。この関係を第７図（ａ）に示す。こ
こで、抵抗器４の抵抗値Ｒは次の関係が成立する大きさ
に選ばれている。Next, the voltage comparator 10 compares the input signal voltage V of the calculator 1 with the set voltage V S2 from the voltage setter 9. If V ≧ V S2 , the output voltage V B of the voltage comparator 10 is low. Change from level to high level. This relationship is shown in FIG. 7 (b). The voltage comparator 8 compares the voltage V F generated across the resistor 4 with the set voltage V S1 set by the voltage setter 7. If V F <V S1 , the output voltage is set to a high level. , V F ≧ V S1 goes low. This relationship is shown in FIG. Here, the resistance value R of the resistor 4 is selected so that the following relationship holds.
Ｖ＝VF＝Ｒ・Ｉ また、上記電圧VS1,VS2は、０＜VS1＜VS2＜１の関係
に設定されている。V = V F = R · I Further, the voltages V S1 and V S2 are set to satisfy the relationship of 0 <V S1 <V S2 <1.
また、入力信号電圧Ｖの有効範囲は１〜５ボルトの範
囲であり、出力電流Ｉが４〜20ミリアンペアに変換され
る。従って、入力信号電圧Ｖが１ボルト以上で、出力電
流Ｉは４ミリアンペア以上となり、このため電圧比較器
８の出力VAはローレベルとなる。しかし、トランジスタ
３の故障、抵抗器４、トランジスタ３、負荷抵抗５、直
流安定化電源およびこれらを結ぶ線路中に断線が生じた
場合には、出力電流Ｉが０となり、出力VAはハイレベル
となる。また、電圧比較器10の出力VBは、入力信号電圧
Ｖが１以上であり、Ｖ＞VS1であるからハイレベルとな
る。このように、入力信号電圧Ｖが１ボルト以上で、し
かも出力電流Ｉが正常である場合は、出力VBはハイレベ
ルとなり、また、Ｖ＞VS2であれば、出力VBがローレベ
ルとなるため、それぞれに応じて、アンド回路11の出力
はローレベルとなる。次に、入力信号電圧Ｖが１ボルト
以下で、出力電流Ｉが回路の断線などによりVF＝Ｉ・Ｒ
＜VS1となった場合には、出力VAはハイレベルとなり、
従ってアンド回路11の出力がハイレベルとなって、上記
故障が検出される。Also, the effective range of the input signal voltage V is in the range of 1-5 volts and the output current I is converted to 4-20 milliamps. Therefore, when the input signal voltage V is 1 volt or more and the output current I is 4 milliamperes or more, the output V A of the voltage comparator 8 becomes low level. However, if a disconnection occurs in the transistor 3, the resistor 4, the transistor 3, the load resistor 5, the stabilized DC power supply, or the line connecting them, the output current I becomes 0 and the output V A becomes high level. Becomes The output V B of the voltage comparator 10 has a high level because the input signal voltage V is 1 or more and V> V S1 . Thus, when the input signal voltage V is 1 volt or more and the output current I is normal, the output V B becomes high level, and when V> V S2 , the output V B becomes low level. Therefore, the output of the AND circuit 11 becomes low level in accordance with each. Next, the following input signal voltage V is 1 volt, and the like output current I disconnection of the circuit V F = I · R
<V S1 , the output V A becomes high level,
Therefore, the output of the AND circuit 11 becomes high level, and the above failure is detected.
従来のアナログ出力回路の故障検出装置は以上のよう
に構成されているので、出力電流Ｉが正常値より大きな
場合の異常や、出力電流Ｉの値が有効範囲内にある場合
の異常については、これらを故障として検出できないな
どの問題点があった。Since the conventional analog output circuit failure detection device is configured as described above, regarding an abnormality when the output current I is larger than a normal value or an abnormality when the value of the output current I is within the effective range, There was a problem that these could not be detected as failures.
この発明は入力信号の予め設定した有効範囲内におい
て、出力電流が予め設定した大小２つの正常電流領域内
にあるか否かを個別に検出することによって、より高精
度に故障検出ができるアナログ出力回路の故障検出装置
を得ることを目的とする。The present invention is an analog output capable of detecting a fault with higher accuracy by individually detecting whether or not the output current is within a preset normal current region of two large and small within the preset effective range of the input signal. An object is to obtain a circuit failure detection device.
この発明に係るアナログ出力回路の故障検出装置は、
入力信号電圧が有効範囲の下限以上であることを、第１
の電圧比較器によって検出するとともに、演算増幅器に
対して抵抗器から入力するフィードバック電圧が大小２
つの設定電圧値で定めた設定電圧領域を外れたか否かを
第2,第３の電圧比較器によって検出し、上記下限以上の
領域で、上記フィードバック電圧がその設定電圧領域を
外れた際。アンド回路も通して故障検出信号を出力する
ようにしたものである。A failure detection device for an analog output circuit according to the present invention,
If the input signal voltage is above the lower limit of the effective range, the first
Of the feedback voltage input from the resistor to the operational amplifier as well as detected by the voltage comparator of 2
When the second and third voltage comparators detect whether or not the feedback voltage is out of the set voltage range defined by the two set voltage values, and the feedback voltage is out of the set voltage range in the range above the lower limit. The AND circuit is also passed through to output the failure detection signal.
この発明における第２の電圧比較器は、出力電流に対
応するフィードバック電圧が予め設定した高い方の電圧
値の上限許容値内にあるか否かを検出し、第３の電圧比
較器は、上記フィードバック電圧が予め設定した低い方
の下限許容値内にあるか否かを検出し、これらのフィー
ドバック電圧が上記２つの各上限、下限許容値を外れた
際に、演算増幅器に入力される入力信号電圧が有効範囲
内にある場合に限って、故障検出信号を出力できるとと
もに、故障の原因を判別できるようにする。The second voltage comparator according to the present invention detects whether or not the feedback voltage corresponding to the output current is within the upper limit allowable value of the preset higher voltage value, and the third voltage comparator is It is detected whether or not the feedback voltage is within a preset lower lower limit allowable value, and when these feedback voltages deviate from the above two upper limit and lower limit allowable values, an input signal input to the operational amplifier. The failure detection signal can be output and the cause of the failure can be determined only when the voltage is within the effective range.
以下、この発明の一実施例を図について説明する。第
１図について、１は演算器、。２は演算器１からの入力
信号電圧Ｖを一方の入力端子（＋端子）に受ける演算増
幅器、３は演算増幅器２の出力により制御される負荷回
路用のトランジスタ、４はトランジスタ３とアースとの
間に接続した抵抗器、６はトランジスタ３のコレクタに
負荷抵抗５を介して電流を供給する直流安定化電源装置
としての直流電源であり、上記トランジスタ３のエミッ
タと演算増幅器２の他方の入力端子（−端子）とは、フ
ィードバック電圧VFのフィードバックラインｌにより接
続されている。An embodiment of the present invention will be described below with reference to the drawings. Referring to FIG. 1, 1 is an arithmetic unit ,. Reference numeral 2 denotes an operational amplifier that receives an input signal voltage V from the arithmetic unit 1 at one input terminal (+ terminal), 3 is a transistor for a load circuit controlled by the output of the operational amplifier 2, and 4 is a transistor 3 and ground. A resistor 6 connected in between is a DC power source as a DC stabilized power source device for supplying a current to the collector of the transistor 3 via the load resistor 5, and the emitter of the transistor 3 and the other input terminal of the operational amplifier 2 are provided. The (-terminal) is connected by the feedback line 1 of the feedback voltage V F.
また、12は上記入力信号電圧Ｖとフィードバック電圧
VFとの差を求める差電圧検出器で、これの各入力端子の
入力インピーダンスは無限大に近く（10数メガオーム以
上）、差電圧（Ｖ−VF）を出力する。13はこの差電圧
（Ｖ−VF）の絶対値をとる絶対値回路、14は設定電圧Δ
Ｖを出力する電圧設定器、15はこの設定電圧ΔＶと上記
絶対値の電圧|V−VF｜を比較して、故障信号を検出する
電圧比較器である。なお、Ｄは故障検出回路である。12 is the input signal voltage V and the feedback voltage
It is a differential voltage detector that finds the difference from V F, and the input impedance of each input terminal thereof is close to infinity (more than 10 mega ohms), and a differential voltage (V−V F ) is output. 13 an absolute value circuit which takes the absolute value of the difference voltage (V-V F), 14 is set voltage Δ
A voltage setting device 15 for outputting V, and a voltage comparator 15 for comparing the set voltage ΔV with the absolute value voltage | V−V F | to detect a failure signal. In addition, D is a failure detection circuit.
次に動作について説明する。 Next, the operation will be described.
演算器１からの入力信号電圧ＶがＯボルトのときは、
演算増幅器２はこれの入力端子（−端子）にかかるフィ
ードバック電圧VFもＯボルトにするように、トランジス
タ３のインピーダンスを制御する。次に、入力信号電圧
Ｖが正の値になると、上記入力端子（−端子）の電圧が
Ｏボルトであるため、トランジスタ３のベースに＋電位
を出力してこれを導通させる。このため、このトランジ
スタ３のコレクタ、エミッタ間、負荷抵抗５、抵抗器４
からなる負荷回路に、直流電源６から出力電流Ｉが流さ
れ、抵抗器４の両端にフィードバック電圧VFが得られ
る。このフィードバック電圧VFは演算増幅器２の−端子
に入力され、その＋端子、−端子に入力される電圧が等
しくなるように、トランジスタ３が制御される。ここ
で、抵抗器４の抵抗値をＲとすると、Ｉ＝V/Rとなる。When the input signal voltage V from the calculator 1 is O volt,
The operational amplifier 2 controls the impedance of the transistor 3 so that the feedback voltage V F applied to the input terminal (-terminal) of the operational amplifier 2 is also O volt. Next, when the input signal voltage V becomes a positive value, since the voltage of the input terminal (−terminal) is O volt, a + potential is output to the base of the transistor 3 to make it conductive. Therefore, between the collector and the emitter of the transistor 3, the load resistor 5, the resistor 4
An output current I is made to flow from the DC power supply 6 to the load circuit consisting of, and a feedback voltage V F is obtained across the resistor 4. The feedback voltage V F is input to the-terminal of the operational amplifier 2, and the transistor 3 is controlled so that the voltages input to the + terminal and the-terminal of the operational amplifier 2 become equal. Here, when the resistance value of the resistor 4 is R, I = V / R.
このように回路が正常状態にあるとき、入力信号電圧
Ｖとフィードバック電圧VFは等しく、このため差電圧検
出器12の出力はＯボルトで、絶対値回路13の出力もＯボ
ルトとなり、この結果、電圧比較器15の出力はローレベ
ルとなる。Thus, when the circuit is in the normal state, the input signal voltage V and the feedback voltage V F are equal, so that the output of the differential voltage detector 12 is O volt and the output of the absolute value circuit 13 is also O volt. The output of the voltage comparator 15 becomes low level.
一方、トランジスタ３、直流電源６が故障するが、上
記負荷回路に断線事故が発生した場合には、入力信号電
圧Ｖとフィードバック電圧VFは等しくならず、絶対値回
路13の出力電圧も|V−VF｜≠０となり、これが電圧設定
器14からの故障判断の基準となる設定電圧とともに、電
圧比較器15に入力される。そして、|V−VF｜＞ΔＶとな
ったとき、その出力がハイレベルとなり、故障検出され
ることになる。また、第２図は入力信号電圧および出力
電流の関係を許容範囲内電圧との対比で説明するグラフ
である。On the other hand, when the transistor 3 and the DC power supply 6 fail, but the disconnection accident occurs in the load circuit, the input signal voltage V and the feedback voltage V F are not equal and the output voltage of the absolute value circuit 13 is also | V. −V F | ≠ 0, which is input to the voltage comparator 15 together with the set voltage from the voltage setter 14 that serves as a reference for failure determination. Then, when | V−V F |> ΔV, the output becomes high level, and the failure is detected. Further, FIG. 2 is a graph for explaining the relationship between the input signal voltage and the output current in comparison with the voltage within the allowable range.
第３図はこの発明の他の発明を示し、図において、16
は抵抗器４とアースとの間に接続した分圧抵抗器、17は
入力信号電圧Ｖと電圧設定器18にて設定した有効範囲下
限の設定電圧とを比較する第１の電圧比較器、19は抵抗
器4,16の接続中点Ｃの電圧VCと、上記入力信号電圧Ｖの
分圧抵抗器20,21による接続中点Ｄの電圧VDとを比較す
る第２の電圧比較器、22は上記接続中点Ｃの電圧VCと、
上記入力信号電圧Ｖを分圧抵抗器23,24の接続中点で分
圧した電圧VEとを比較する第３の電圧比較器、25はオア
回路、26はオア回路25の出力と第１の電圧比較器17の出
力との論理積をとるアンド回路である。なお、Ｄは故障
検出回路である。FIG. 3 shows another invention of the present invention. In FIG.
Is a voltage dividing resistor connected between the resistor 4 and the ground, 17 is a first voltage comparator for comparing the input signal voltage V with the setting voltage at the lower limit of the effective range set by the voltage setting device 18, 19 Is a second voltage comparator for comparing the voltage V C at the connection midpoint C of the resistors 4 and 16 with the voltage V D at the connection midpoint D by the voltage dividing resistors 20 and 21 of the input signal voltage V, 22 is the voltage V C at the connection midpoint C,
A third voltage comparator for comparing the input signal voltage V with a voltage V E obtained by dividing the input voltage V at the connection midpoint of the voltage dividing resistors 23, 24, 25 is an OR circuit, 26 is an output of the OR circuit 25 and the first Is an AND circuit that performs a logical product with the output of the voltage comparator 17 of. In addition, D is a failure detection circuit.
次に、この第３図の回路の動作を説明する。 Next, the operation of the circuit shown in FIG. 3 will be described.
いま、回路が正常である場合の接続中点C,D,Eの電圧V
C,VD,VEの関係を図示すると、第４図に示すようにな
る。これによれば、電圧VC,VD,VEは、VD＞VC＞VEとなる
ように抵抗器４、分圧抵抗器16,20,21,23,24の大きさが
設定されている。ここで、演算器１からの入力信号電圧
が電圧設定器18の出力電圧、つまり有効範囲の下限を超
えると、第７図（ｂ）の場合と同じく、第１の電圧比較
器17の出力はハイレベルとなる。そこで、各分圧抵抗器
20,21,23,24の抵抗値をR20,R21,R23,R24とすると、電圧
VD,VEは次のようになる。Now, the voltage V at the connection midpoint C, D, E when the circuit is normal
The relationship between C , V D and V E is shown in FIG. According to this, the sizes of the resistor 4 and the voltage dividing resistors 16, 20, 21, 23, 24 are set so that the voltages V C , V D , V E become V D > V C > V E. Has been done. Here, when the input signal voltage from the arithmetic unit 1 exceeds the output voltage of the voltage setting unit 18, that is, the lower limit of the effective range, the output of the first voltage comparator 17 is the same as in the case of FIG. 7B. High level. Therefore, each voltage divider resistor
If the resistance values of 20 , 21 , 23 , 24 are R 20 , R 21 , R 23 , R 24 , the voltage is
V D and V E are as follows.
そして、出力電流Ｉが正常であるときはVD＞VC＞VEVE
で，第2,第３の電圧比較器19、22の出力はそれぞれロー
レベルとなっている。 And, when the output current I is normal, V D > V C > V E VE
Therefore, the outputs of the second and third voltage comparators 19 and 22 are low level, respectively.
一方、何らかの原因で、例えば電流−電圧変換回路
（負荷回路）、直流電源６の故障や負荷抵抗５トランジ
スタ３間の断線事故が発生すると、出力電流Ｉが異常と
なる。例えば、出力電流Ｉが短絡事故などにより過大に
なると、VC＞VDとなり、第２の電圧比較器19の出力はハ
イレベルとなり、オア回路25の出力もハイレベルとな
る。この結果、アンド回路26から故障信号であるハイレ
ベルの出力信号が出力される。On the other hand, if for some reason, for example, a failure occurs in the current-voltage conversion circuit (load circuit), the DC power supply 6 or a disconnection accident between the load resistor 5 and the transistor 3, the output current I becomes abnormal. For example, when the output current I becomes excessive due to a short circuit accident, V C > V D , the output of the second voltage comparator 19 becomes high level, and the output of the OR circuit 25 also becomes high level. As a result, the AND circuit 26 outputs a high-level output signal which is a failure signal.
一方、出力電流Ｉが断線事故などにより正常時よりも
過小になると、VE＞VCとなり、第３の電圧比較器22の出
力、オア回路25の出力がそれぞれハイレベルになる。こ
の結果、アンド回路26からハイレベルの故障信号が出力
される。このように、入力信号電圧Ｖが所定の有効範囲
の下限以上である場合に、出力電流が過大または過小と
なったとき、アンド回路26から故障信号が出力されるこ
とになる。つまり、負荷回路の故障状態（短絡、断線
等）を区別しながら、故障検出を行うことができる。On the other hand, when the output current I becomes smaller than that in the normal state due to a disconnection accident or the like, V E > V C , and the output of the third voltage comparator 22 and the output of the OR circuit 25 become high level. As a result, the AND circuit 26 outputs a high-level failure signal. As described above, when the input signal voltage V is equal to or higher than the lower limit of the predetermined effective range and the output current becomes excessive or excessive, the AND circuit 26 outputs a failure signal. That is, the failure detection can be performed while distinguishing the failure state (short circuit, disconnection, etc.) of the load circuit.
以上のように、この発明によれば、入力信号電圧が有
効範囲の下限以上であることを第１の電圧比較器にて検
出し、さらに出力電流が所定領域の正常値よりも過大で
あるか否か、過小であるか否かを第2,第３の電圧比較器
によって検出するように構成したので、回路故障が負荷
回路の断線であるのか、短絡事故であるのかなどを区別
できると共に、入力信号電圧の有効範囲における上記回
路故障を高精度に検出でき、また、入力信号電圧の設定
分圧値にもとづいて回路故障を検出するので、入力信号
電圧の大きさに拘らず、回路故障の検出誤差を一定にす
ることができる効果がある。As described above, according to the present invention, it is detected by the first voltage comparator that the input signal voltage is equal to or higher than the lower limit of the effective range, and whether the output current is excessively higher than the normal value in the predetermined region. Since it is configured to detect whether or not it is too small or not by the second and third voltage comparators, it is possible to distinguish whether the circuit failure is a disconnection of the load circuit or a short circuit accident, and The circuit failure can be detected with high accuracy in the effective range of the input signal voltage, and the circuit failure is detected based on the set divided voltage value of the input signal voltage. This has the effect of making the detection error constant.
第１図はこの第１の請求項に係る発明の一実施例による
アナログ出力回路の故障検出装置を示すブロック接続
図、第２図は第１図のブロック接続図の動作を示す入力
信号電圧−出力電流特性図、第３図はこの第２の請求項
に係る発明の一実施例によるアナログ出力回路回路の故
障検出装置を示すブロック接続図、第４図は第２図のブ
ロック接続図各部の電圧を示す電圧特性図、第５図は従
来のアナログ出力回路の故障検出装置を示すブロック接
続図、第６図は第５図における入力信号電圧−出力電流
特性図、第７図は第５のブロック接続図各部の電圧を示
す電圧特性図である。 ２は演算増幅器、３はトランジスタ、４は抵抗器、５は
負荷抵抗、６は直流電源、12は差電圧検出器、13は絶対
値回路、15は電圧比較器、17は第１の電圧比較器、19は
第２の電圧比較器、22は第３の電圧比較器、25はオア回
路、26はアンド回路、Ｄは故障検出回路。 なお、図中、同一符号は同一、又は相当部分を示す。FIG. 1 is a block connection diagram showing a failure detecting device for an analog output circuit according to an embodiment of the invention according to the first claim, and FIG. 2 is an input signal voltage-showing the operation of the block connection diagram of FIG. FIG. 3 is an output current characteristic diagram, FIG. 3 is a block connection diagram showing a failure detection device for an analog output circuit circuit according to an embodiment of the invention according to the second claim, and FIG. 4 is a block connection diagram of each part of FIG. FIG. 5 is a voltage characteristic diagram showing a voltage, FIG. 5 is a block connection diagram showing a conventional analog output circuit failure detection device, FIG. 6 is an input signal voltage-output current characteristic diagram in FIG. 5, and FIG. FIG. 6 is a voltage characteristic diagram showing the voltage of each part in the block connection diagram. 2 is an operational amplifier, 3 is a transistor, 4 is a resistor, 5 is a load resistance, 6 is a DC power supply, 12 is a differential voltage detector, 13 is an absolute value circuit, 15 is a voltage comparator, and 17 is a first voltage comparison. , 19 is a second voltage comparator, 22 is a third voltage comparator, 25 is an OR circuit, 26 is an AND circuit, and D is a failure detection circuit. In the drawings, the same reference numerals indicate the same or corresponding parts.
Claims (1)
直流電源に負荷抵抗を介して接続されたトランジスタを
制御する演算増幅器と、上記負荷抵抗を含む負荷回路中
に接続されて、上記演算増幅器の他方の入力端子にその
負荷回路に流れる出力電流を電圧変換してフィードバッ
ク入力する抵抗器と、この抵抗器から得たフィードバッ
ク電圧と上記入力信号電圧とにもとづいて回路故障を検
出する故障検出回路とを備えたアナログ出力回路の故障
検出装置において、上記故障検出回路を、上記入力信号
電圧と設定電圧とを比較して、この入力信号電圧が有効
範囲の下限以上であることを検出する第１の電圧比較器
と、上記フィードバック電圧と上記入力信号電圧の設定
分圧値とを比較して、その設定分圧値よりフィードバッ
ク電圧の方が大きい場合、上記出力電流が過大電流であ
ることを検出する第２の電圧比較器と、上記フィードバ
ック電圧と上記入力信号電圧の別の設定分圧値とを比較
して、その設定分圧値よりフィードバック電圧の方が小
さい場合、上記出力電流が過小電流であることを検出す
る第３の電圧比較器と、上記第１の電圧比較器によって
入力信号電圧が有効範囲の下限以上であることが検出さ
れ、且つ上記第２の電圧比較器または第３の電圧比較器
によって上記出力電流が過大または過小電流であること
が検出された場合、回路故障と判断する論理回路とから
構成したことを特徴とするアナログ出力回路の故障検出
装置。1. An input signal voltage is received at one input terminal,
An operational amplifier that controls a transistor connected to a DC power source through a load resistor, and a load circuit that includes the load resistor and is connected to the other input terminal of the operational amplifier. A failure detection device for an analog output circuit, comprising a resistor for converting and feedback-inputting, and a failure detection circuit for detecting a circuit failure based on the feedback voltage obtained from this resistor and the input signal voltage, The detection circuit compares the input signal voltage with the set voltage to detect that the input signal voltage is equal to or higher than the lower limit of the effective range, and the feedback voltage and the input signal voltage. When the feedback voltage is higher than the set voltage division value by comparing with the set voltage division value, it is detected that the output current is an excessive current. If the feedback voltage is smaller than the set voltage division value by comparing the feedback voltage with another set voltage division value of the input signal voltage, the output current is an undercurrent. That the input signal voltage is equal to or higher than the lower limit of the effective range, and the second voltage comparator or the third voltage comparator. A failure detection device for an analog output circuit, which comprises a logic circuit that judges a circuit failure when the output current is detected as an excessive or undercurrent by the detector.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63310178A JPH0830992B2 (en) | 1988-12-09 | 1988-12-09 | Failure detector for analog output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63310178A JPH0830992B2 (en) | 1988-12-09 | 1988-12-09 | Failure detector for analog output circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02157915A JPH02157915A (en) | 1990-06-18 |
| JPH0830992B2 true JPH0830992B2 (en) | 1996-03-27 |
Family
ID=18002111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63310178A Expired - Fee Related JPH0830992B2 (en) | 1988-12-09 | 1988-12-09 | Failure detector for analog output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0830992B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04101509A (en) * | 1990-08-21 | 1992-04-03 | Fuji Electric Co Ltd | Proximity switch |
| JP2772916B2 (en) * | 1994-07-20 | 1998-07-09 | 株式会社藤商事 | Inspection equipment for gaming machines |
| JP4859094B2 (en) * | 2005-08-09 | 2012-01-18 | 株式会社リコー | Electrical equipment |
| CN104090228B (en) * | 2014-07-16 | 2017-05-17 | 电子科技大学 | Analog circuit fuzzy group identification method |
| CN105093095B (en) * | 2015-07-10 | 2017-12-12 | 四川航天系统工程研究所 | Simulate the Modified particle swarm optimization diagnostic method and system of non-linear DC circuit |
| CN108508878B (en) * | 2018-06-30 | 2024-10-22 | 中国华电集团科学技术研究总院有限公司 | Effectiveness detection system and method for analog output channel of power plant |
| KR102717670B1 (en) * | 2018-12-07 | 2024-10-16 | 엘지이노텍 주식회사 | Appratus for detecting circuit failure |
| JP2022155444A (en) * | 2021-03-30 | 2022-10-13 | ラピステクノロジー株式会社 | Source driver and display device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5741720A (en) * | 1980-08-25 | 1982-03-09 | Nec Corp | Power supply circuit |
| JPS63204163A (en) * | 1987-02-19 | 1988-08-23 | Hitachi Ltd | Failure detection device for analog output device |
-
1988
- 1988-12-09 JP JP63310178A patent/JPH0830992B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02157915A (en) | 1990-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4296811B2 (en) | Physical quantity sensor device | |
| US6621259B2 (en) | Current sense amplifier and method | |
| US5081379A (en) | Current-sensing circuit for an ic power semiconductor device | |
| US7417438B2 (en) | Battery voltage measurement apparatus | |
| US4446338A (en) | Telephone lines status sensor | |
| JPH0830992B2 (en) | Failure detector for analog output circuit | |
| US20200202701A1 (en) | Two-wire transmitter | |
| JPH0661432A (en) | Semiconductor device | |
| JPH05107292A (en) | Disconnection detector | |
| JP4246679B2 (en) | Current detector | |
| US20030102870A1 (en) | Modular ATE power supply architecture | |
| CN110649791B (en) | Current detection circuit and power supply device | |
| JP2862296B2 (en) | Voltage applied current measuring device and current applied voltage measuring device | |
| JP2002503348A (en) | Evaluation circuit for electronic signal generator | |
| US6204571B1 (en) | Multiple power supply unit with improved overcurrent sensitivity | |
| JP3807003B2 (en) | A / D converter | |
| JPS6049417A (en) | Overcurrent detecting circuit | |
| JPH0715343Y2 (en) | Power supply output short circuit / open circuit | |
| JP4803161B2 (en) | Power transistor circuit | |
| JPH0660851B2 (en) | Force detector | |
| JPH01223360A (en) | Voltage monitoring circuit | |
| JP2022125458A (en) | Field apparatus | |
| JP2591901Y2 (en) | Voltage monitoring circuit of power supply circuit | |
| JPH07209347A (en) | Current detecting circuit | |
| JP2579611Y2 (en) | Detector |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |