JPH0831083B2 - バス制御方式 - Google Patents
バス制御方式Info
- Publication number
- JPH0831083B2 JPH0831083B2 JP24546589A JP24546589A JPH0831083B2 JP H0831083 B2 JPH0831083 B2 JP H0831083B2 JP 24546589 A JP24546589 A JP 24546589A JP 24546589 A JP24546589 A JP 24546589A JP H0831083 B2 JPH0831083 B2 JP H0831083B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- slave
- master
- output
- clearing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000001514 detection method Methods 0.000 claims description 7
- 238000012790 confirmation Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンピュータなどのバスシステムにおける
バス制御方式に係り、特に、マスタによって管理される
一つのデータバスを、マスタおよび複数のスレーブによ
って共有するように構成したバスシステムにおけるバス
制御方式に関する。
バス制御方式に係り、特に、マスタによって管理される
一つのデータバスを、マスタおよび複数のスレーブによ
って共有するように構成したバスシステムにおけるバス
制御方式に関する。
例えばコンピュータのバスシステムにおいては、マス
タ基板（以下、マスタという）によって管理される一つ
のデータバスを、マスタおよび複数のスレーブ基板（以
下スレーブという）によって共有するとともに、前記デ
ータバスを時分割方式で利用するようにしたものがあ
る。
タ基板（以下、マスタという）によって管理される一つ
のデータバスを、マスタおよび複数のスレーブ基板（以
下スレーブという）によって共有するとともに、前記デ
ータバスを時分割方式で利用するようにしたものがあ
る。
第３図は、このように構成されたバスシステムを概略
的に示すもので、ＭはデータバスDBを管理するマスタ、
S1〜Snはｎ個のスレーブで、これらマスタＭおよびｎ個
のスレーブS1〜Snが一つのデータバスDBを共有してい
る。
的に示すもので、ＭはデータバスDBを管理するマスタ、
S1〜Snはｎ個のスレーブで、これらマスタＭおよびｎ個
のスレーブS1〜Snが一つのデータバスDBを共有してい
る。
そして、このバスシステムにおいて、データバスDBを
時分割的に利用するため、従来、次のようにバスを制御
することによってバスの明渡しを行うようにしていた。
時分割的に利用するため、従来、次のようにバスを制御
することによってバスの明渡しを行うようにしていた。
すなわち、今、一つのスレーブS1がデータバスDBを使
用したい場合、バスの動作を停止しバスの開放を要求す
るバス停止要求信号（以下、BHOLDと表す）をマスタＭ
に対して送出する。このBHOLDを受け取ったマスタＭ
は、スレーブS1に対して、バスの動作を停止しバスを開
放したことを示すバス停止確認信号（以下、BHLDAと表
す）を送り返す。そして、スレーブS1は前記BHLDAを受
け取った時点でデータバスDBが明け渡されたことを知
り、データバスDBの使用を開放するのである。
用したい場合、バスの動作を停止しバスの開放を要求す
るバス停止要求信号（以下、BHOLDと表す）をマスタＭ
に対して送出する。このBHOLDを受け取ったマスタＭ
は、スレーブS1に対して、バスの動作を停止しバスを開
放したことを示すバス停止確認信号（以下、BHLDAと表
す）を送り返す。そして、スレーブS1は前記BHLDAを受
け取った時点でデータバスDBが明け渡されたことを知
り、データバスDBの使用を開放するのである。
しかしながら、上記従来のバス制御方式においては、
複数のスレーブからバス明渡しの要求があった場合、各
スレーブS1〜Sn毎にBHOLD、BHLDAが必要となり、BHOL
D、BHLDAが一対しか用意されていないバスシステムにお
いては、複数のバス明渡しの要求に対応することができ
なかった。
複数のスレーブからバス明渡しの要求があった場合、各
スレーブS1〜Sn毎にBHOLD、BHLDAが必要となり、BHOL
D、BHLDAが一対しか用意されていないバスシステムにお
いては、複数のバス明渡しの要求に対応することができ
なかった。
本発明は、上述の事柄に留意してなされたもので、そ
の目的とするところは、従来の信号形態を保持しつつ、
複数のバス明渡しの要求に対応することができ、マスタ
によって管理される一つのデータバスをマスタおよび複
数のスレーブによって共有するように構成したバスシス
テムを、合理的に制御することができるバス制御方式を
提供することにある。
の目的とするところは、従来の信号形態を保持しつつ、
複数のバス明渡しの要求に対応することができ、マスタ
によって管理される一つのデータバスをマスタおよび複
数のスレーブによって共有するように構成したバスシス
テムを、合理的に制御することができるバス制御方式を
提供することにある。
上述の目的を達成するため、本発明に係るバス制御方
式は、スレーブからのバス明渡し要求信号が出力される
バス明渡し要求信号ラインと、前記バス明渡し要求信号
のバス明渡し要求信号ラインへの出力に基づいてストロ
ーブ状態にされるバス明渡し先検出ストローブ信号ライ
ンと、前記マスタからのバス明渡し先決定ストローブ信
号が出力されるバス明渡し先決定ストローブ信号ライン
とを設けるとともに、各スレーブに対しそれぞれ固有の
スレーブIDコードを割り当て、前記スレーブからバス明
渡し要求信号が出力されたとき、前記マスタから出力さ
れるバス明渡し先決定ストローブ信号と合致するスレー
ブIDコードを有するスレーブからのバス停止要求信号に
基づいて前記マスタが該当スレーブにバス停止確認信号
を与えるようにしてある。
式は、スレーブからのバス明渡し要求信号が出力される
バス明渡し要求信号ラインと、前記バス明渡し要求信号
のバス明渡し要求信号ラインへの出力に基づいてストロ
ーブ状態にされるバス明渡し先検出ストローブ信号ライ
ンと、前記マスタからのバス明渡し先決定ストローブ信
号が出力されるバス明渡し先決定ストローブ信号ライン
とを設けるとともに、各スレーブに対しそれぞれ固有の
スレーブIDコードを割り当て、前記スレーブからバス明
渡し要求信号が出力されたとき、前記マスタから出力さ
れるバス明渡し先決定ストローブ信号と合致するスレー
ブIDコードを有するスレーブからのバス停止要求信号に
基づいて前記マスタが該当スレーブにバス停止確認信号
を与えるようにしてある。
上記構成によれば、従来のバスシステムにおける制御
信号に対して、バス明渡し要求信号、バス明渡し先検出
ストローブ信号およびバス明渡し先決定ストローブ信号
の３つの信号を加えるだけで、複数のスレーブからのバ
ス明渡し要求に対して、合理的に対処することができ、
また、既存のバスシステムをほとんど改造する必要がな
い。
信号に対して、バス明渡し要求信号、バス明渡し先検出
ストローブ信号およびバス明渡し先決定ストローブ信号
の３つの信号を加えるだけで、複数のスレーブからのバ
ス明渡し要求に対して、合理的に対処することができ、
また、既存のバスシステムをほとんど改造する必要がな
い。
以下、本発明の一実施例を図面を参照しながら説明す
る。
る。
第１図は、本発明に係るバス制御方式を説明するため
のバスシステムの構成例を示し、この図において、Ｍは
マスタで、このマスタＭおよびｎ個のスレーブS1〜Snに
共通のデータバスDBを管理する機能を備え、内部には、
スレーブIDコード入力回路１、バス明渡し先決定回路
２、スレーブIDコード出力回路３、スレーブIDコード入
出力コントロール回路４、BHOLD/BHLDAによるバス明渡
しコントロール回路５などを備えている。
のバスシステムの構成例を示し、この図において、Ｍは
マスタで、このマスタＭおよびｎ個のスレーブS1〜Snに
共通のデータバスDBを管理する機能を備え、内部には、
スレーブIDコード入力回路１、バス明渡し先決定回路
２、スレーブIDコード出力回路３、スレーブIDコード入
出力コントロール回路４、BHOLD/BHLDAによるバス明渡
しコントロール回路５などを備えている。
また、スレーブS1〜Snのそれぞれには、データバスに
おける相異なる１ビットの信号ビット（信号線）が割り
当てられている（これをIDコードという）とともに、例
えばバス明渡し要求信号（以下、BRQと表す）出力回路
６、スレーブIDコード出力回路７、スレーブIDコード入
力ラッチ回路8,BHOLD出力回路９、BHLDA入力回路10、ス
レーブIDコード設定回路11などがそれぞれ設けられてい
る。
おける相異なる１ビットの信号ビット（信号線）が割り
当てられている（これをIDコードという）とともに、例
えばバス明渡し要求信号（以下、BRQと表す）出力回路
６、スレーブIDコード出力回路７、スレーブIDコード入
力ラッチ回路8,BHOLD出力回路９、BHLDA入力回路10、ス
レーブIDコード設定回路11などがそれぞれ設けられてい
る。
そして、12はBHOLD信号ライン、13はBHLDA信号ライ
ン、14はBRQ信号ライン、15はバス明渡し先検出ストロ
ーブ信号（以下、BPRという）ライン、16はバス明渡し
先決定ストローブ信号（以下、BPWという）ラインで、
これらの信号ライン12〜16は、前記データバスDBととも
にマザー基板（以下、マザーという）上に設けられてい
る。
ン、14はBRQ信号ライン、15はバス明渡し先検出ストロ
ーブ信号（以下、BPRという）ライン、16はバス明渡し
先決定ストローブ信号（以下、BPWという）ラインで、
これらの信号ライン12〜16は、前記データバスDBととも
にマザー基板（以下、マザーという）上に設けられてい
る。
今、第１のスレーブS1と第２のスレーブS2（図外）に
おいて、その順序でバス明渡し要求が発生した場合につ
いて説明する。
おいて、その順序でバス明渡し要求が発生した場合につ
いて説明する。
スレーブ内でバス明渡し要求が発生すると、その信号
はBRQ出力回路６を経てBRQ信号ライン14に加えられる
が、BRQ出力回路６がオープンコレクタ形式のノット素
子で構成されているので、BRQ信号ライン14はローレベ
ルになる。なお、BRQはマザー上でワイヤードオアされ
ており、BRQはスレーブIDコード入出力コントロール回
路４を介してマスタＭに入力される。
はBRQ出力回路６を経てBRQ信号ライン14に加えられる
が、BRQ出力回路６がオープンコレクタ形式のノット素
子で構成されているので、BRQ信号ライン14はローレベ
ルになる。なお、BRQはマザー上でワイヤードオアされ
ており、BRQはスレーブIDコード入出力コントロール回
路４を介してマスタＭに入力される。
そして、マスタＭは、前記BRQを受けると、どのスレ
ーブがバス明渡し要求しているかを検出するため、デー
タバスDBを入力状態にするとともに、スレーブIDコード
入出力コントロール回路４を介してBPR信号ライン15
に、パルス状のBPR（）を出力する。そして、各スレ
ーブS1〜Snは、BPR信号ライン15がローレベルの期間内
に、スレーブIDコード設定回路11を介して、それぞれに
固有のスレーブIDコード（データバスDBのいずれかのビ
ットに対応するローレベルの信号）をデータバスDBの１
ビットの信号ラインに出力する。
ーブがバス明渡し要求しているかを検出するため、デー
タバスDBを入力状態にするとともに、スレーブIDコード
入出力コントロール回路４を介してBPR信号ライン15
に、パルス状のBPR（）を出力する。そして、各スレ
ーブS1〜Snは、BPR信号ライン15がローレベルの期間内
に、スレーブIDコード設定回路11を介して、それぞれに
固有のスレーブIDコード（データバスDBのいずれかのビ
ットに対応するローレベルの信号）をデータバスDBの１
ビットの信号ラインに出力する。
マスタＭは、BPRの立ち上がりエッジでデータバスDB
の内容を、スレーブIDコード入力回路１を介して取込
み、その中のローレベルとなっているビットによりバス
明渡し要求しているスレーブを検出する。例えば、デー
タバスDBのビット０が割り当てられたスレーブと、ビッ
ト２が割り当てられたスレーブが同時にBPQを要求した
場合、BPRによってデータバスDBに出力されたローレベ
ルの信号（この場合、ビット０と２がローレベルとな
る）によって、マスタＭはどのスレーブがBRQを要求し
たかを特定することができる。まお、この場合、データ
バスDBは、プルアップなどによりBPRによってIDコード
が入力されないビットはハイレベルとなるように処理し
ておけばよい。
の内容を、スレーブIDコード入力回路１を介して取込
み、その中のローレベルとなっているビットによりバス
明渡し要求しているスレーブを検出する。例えば、デー
タバスDBのビット０が割り当てられたスレーブと、ビッ
ト２が割り当てられたスレーブが同時にBPQを要求した
場合、BPRによってデータバスDBに出力されたローレベ
ルの信号（この場合、ビット０と２がローレベルとな
る）によって、マスタＭはどのスレーブがBRQを要求し
たかを特定することができる。まお、この場合、データ
バスDBは、プルアップなどによりBPRによってIDコード
が入力されないビットはハイレベルとなるように処理し
ておけばよい。
そして、マスタＭは、これらのスレーブのうちから一
つをバス明渡し先決定回路２によって選択し、選択した
スレーブに対応するスレーブIDコード（データバスのい
ずれかのビットに出力するローレベルの信号）をデータ
バスDBに出力すると同時に、スレーブIDコード入出力コ
ントロール回路４を介してBPW信号ライン16に対してパ
ルス状のBPW（）を出力する。
つをバス明渡し先決定回路２によって選択し、選択した
スレーブに対応するスレーブIDコード（データバスのい
ずれかのビットに出力するローレベルの信号）をデータ
バスDBに出力すると同時に、スレーブIDコード入出力コ
ントロール回路４を介してBPW信号ライン16に対してパ
ルス状のBPW（）を出力する。
各スレーブS1〜Snは、BPWの立ち上がりエッジでスレ
ーブIDコード入力ラッチ回路８に各スレーブS1〜Snに対
応するデータバスDBのビットの情報をラッチする。前記
スレーブIDコード入力ラッチ回路８には、BPR信号ライ
ン15がローレベルの期間内に、ローレベルのスレーブID
コードを出力したデータバスDBのビットと同じ信号線が
接続されており、マスタＭが選択したスレーブであれ
ば、そのスレーブIDコード（ローレベル）をラッチでき
ることになる。
ーブIDコード入力ラッチ回路８に各スレーブS1〜Snに対
応するデータバスDBのビットの情報をラッチする。前記
スレーブIDコード入力ラッチ回路８には、BPR信号ライ
ン15がローレベルの期間内に、ローレベルのスレーブID
コードを出力したデータバスDBのビットと同じ信号線が
接続されており、マスタＭが選択したスレーブであれ
ば、そのスレーブIDコード（ローレベル）をラッチでき
ることになる。
そして、自分に固有のスレーブIDコードをラッチした
スレーブは、バス使用権を獲得したものと認識して、BH
OLD出力回路９を介してBHOLD信号ライン12にローレベル
のBHOLDを出力して、マスタＭにバス明渡し要求する。B
HOLD/BHLDAによるバス明渡しコントロール回路５を介し
て前記BHOLDを受け取ったマスタＭは、データバスDBを
明け渡すとともに、前記回路５を介してBHLDAをローレ
ベルにする。前記スレーブは、BHLDAがローレベルにな
った時点からデータバスDBの使用を行うことができる。
スレーブは、バス使用権を獲得したものと認識して、BH
OLD出力回路９を介してBHOLD信号ライン12にローレベル
のBHOLDを出力して、マスタＭにバス明渡し要求する。B
HOLD/BHLDAによるバス明渡しコントロール回路５を介し
て前記BHOLDを受け取ったマスタＭは、データバスDBを
明け渡すとともに、前記回路５を介してBHLDAをローレ
ベルにする。前記スレーブは、BHLDAがローレベルにな
った時点からデータバスDBの使用を行うことができる。
なお、バス使用権を獲得したスレーブがその権利を放
棄する場合、当該スレーブはBRQおよびBHOLDをハイレベ
ルにしてこれらを取り下げる。このとき、他のスレーブ
がBRQを出力（ローレベル）していれば、BRQはマザー上
でワイヤードオアされているため、マスタＭに対しては
連続してバス明渡し要求されていることになり、上述の
手順でBPR,BPWによってバス明渡し要求しているスレー
ブを検出される。
棄する場合、当該スレーブはBRQおよびBHOLDをハイレベ
ルにしてこれらを取り下げる。このとき、他のスレーブ
がBRQを出力（ローレベル）していれば、BRQはマザー上
でワイヤードオアされているため、マスタＭに対しては
連続してバス明渡し要求されていることになり、上述の
手順でBPR,BPWによってバス明渡し要求しているスレー
ブを検出される。
第２図は、例えば第１のスレーブS1と第２のスレーブ
S2からその順に、BRQ1｛（ａ）参照｝とBRQ2｛（ｂ）参
照｝が出力されたときにおけるマスタＭに入力されるる
BRQ｛（ｃ）参照｝、マスタＭから出力されるBPR
｛（ｄ）参照｝およびBPW｛（ｅ）参照｝、第１のスレ
ーブS1から出力されるBHOLD1｛（ｆ）参照｝、第２のス
レーブS2から出力されるBHOLD2｛（ｇ）参照｝、マスタ
Ｍに入力されるBHOLD｛（ｈ）参照｝、マスタＭから出
力されるBHLDA｛（ｉ）参照｝、データバスDBにおける
スレーブIDコード｛（ｊ）参照｝およびバス使用者
｛（ｋ）参照｝をそれぞれ示すものである。
S2からその順に、BRQ1｛（ａ）参照｝とBRQ2｛（ｂ）参
照｝が出力されたときにおけるマスタＭに入力されるる
BRQ｛（ｃ）参照｝、マスタＭから出力されるBPR
｛（ｄ）参照｝およびBPW｛（ｅ）参照｝、第１のスレ
ーブS1から出力されるBHOLD1｛（ｆ）参照｝、第２のス
レーブS2から出力されるBHOLD2｛（ｇ）参照｝、マスタ
Ｍに入力されるBHOLD｛（ｈ）参照｝、マスタＭから出
力されるBHLDA｛（ｉ）参照｝、データバスDBにおける
スレーブIDコード｛（ｊ）参照｝およびバス使用者
｛（ｋ）参照｝をそれぞれ示すものである。
以上説明したように、本発明によれば、従来のバスシ
ステムにおける制御信号に対して、バス明渡し要求信
号、バス明渡し先検出ストローブ信号およびバス明渡し
先決定ストローブ信号の３つの信号を加えるだけで、従
来の信号形態を保持しつつ、複数のバス明渡しの要求に
対応することができ、マスタによって管理される一つの
データバスをマスタおよび複数のスレーブによって共有
するように構成したバスシステムを、合理的に制御する
ことができるようになった。
ステムにおける制御信号に対して、バス明渡し要求信
号、バス明渡し先検出ストローブ信号およびバス明渡し
先決定ストローブ信号の３つの信号を加えるだけで、従
来の信号形態を保持しつつ、複数のバス明渡しの要求に
対応することができ、マスタによって管理される一つの
データバスをマスタおよび複数のスレーブによって共有
するように構成したバスシステムを、合理的に制御する
ことができるようになった。
第１図は本発明に係るバス制御方式を説明するためのバ
スシステムの構成例を示す図、第２図は２つのスレーブ
からバス明渡し要求があった場合のタイムチャートであ
る。 第３図は従来技術を説明するための図である。 14……バス明渡し要求信号ライン、15……バス明渡し先
検出ストローブ信号ライン、16……バス明渡し先決定ス
トローブ信号ライン、Ｍ……マスタ、S1〜Sn……スレー
ブ、DB……データバス、BRQ……バス明渡し要求信号、B
PR……バス明渡し先検出ストローブ信号、BPW……バス
明渡し先決定ストローブ信号、BHOLD……バス停止要求
信号、BHLDA……バス停止確認信号。
スシステムの構成例を示す図、第２図は２つのスレーブ
からバス明渡し要求があった場合のタイムチャートであ
る。 第３図は従来技術を説明するための図である。 14……バス明渡し要求信号ライン、15……バス明渡し先
検出ストローブ信号ライン、16……バス明渡し先決定ス
トローブ信号ライン、Ｍ……マスタ、S1〜Sn……スレー
ブ、DB……データバス、BRQ……バス明渡し要求信号、B
PR……バス明渡し先検出ストローブ信号、BPW……バス
明渡し先決定ストローブ信号、BHOLD……バス停止要求
信号、BHLDA……バス停止確認信号。
Claims (1)
- 【請求項１】マスタによって管理される一つのデータバ
スを、マスタおよび複数のスレーブによって共有するよ
うに構成したバスシステムにおいて、前記スレーブから
のバス明渡し要求信号が出力されるバス明渡し要求信号
ラインと、前記バス明渡し要求信号のバス明渡し要求信
号ラインへの出力に基づいてストローブ状態にされるバ
ス明渡し先検出ストローブ信号ラインと、前記マスタか
らのバス明渡し先決定ストローブ信号が出力されるバス
明渡し先決定ストローブ信号ラインとを設けるとととも
に、各スレーブに対しそれぞれ固有のスレーブIDコード
を割り当て、前記スレーブからバス明渡し要求信号が出
力されたとき、前記マスタから出力されるバス明渡し先
決定ストローブ信号と合致するスレーブIDコードを有す
るスレーブからのバス停止要求信号に基づいて前記マス
タが当該スレーブにバス停止確認信号を与えるようにし
たことを特徴とするバス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24546589A JPH0831083B2 (ja) | 1989-09-20 | 1989-09-20 | バス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24546589A JPH0831083B2 (ja) | 1989-09-20 | 1989-09-20 | バス制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03105656A JPH03105656A (ja) | 1991-05-02 |
| JPH0831083B2 true JPH0831083B2 (ja) | 1996-03-27 |
Family
ID=17134066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24546589A Expired - Fee Related JPH0831083B2 (ja) | 1989-09-20 | 1989-09-20 | バス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831083B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5375230B2 (ja) * | 2009-03-17 | 2013-12-25 | 株式会社Ｊｖｃケンウッド | 通信システム、及び通信方法 |
-
1989
- 1989-09-20 JP JP24546589A patent/JPH0831083B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03105656A (ja) | 1991-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0476990A2 (en) | Dynamic bus arbitration | |
| WO1989002127A1 (en) | Method and apparatus for interconnecting busses in a multibus computer system | |
| JPH1196090A (ja) | Ｉ２ｃバス回路及びバス制御方法 | |
| KR950035193A (ko) | 컴퓨터 네트워크 및 음성 정보와 데이타 정보를 통신하는 방법 | |
| US5473762A (en) | Method and system for pipelining bus requests | |
| US5692135A (en) | Method and system for performing an asymmetric bus arbitration protocol within a data processing system | |
| EP0492817A2 (en) | Data processing system and memory controller for lock semaphore operations | |
| US5353414A (en) | Bus lock control apparatus capable of controlling without stopping bus arbiters | |
| JPH0831083B2 (ja) | バス制御方式 | |
| JPS5839331B2 (ja) | 要求選択方式 | |
| US5557755A (en) | Method and system for improving bus utilization efficiency | |
| CA1119274A (en) | Communications processor | |
| JPS6095678A (ja) | マルチプロセツサシステム | |
| JP2988693B2 (ja) | バス要求優先度処理制御方式 | |
| JP2749417B2 (ja) | 優先制御回路 | |
| JPH09288608A (ja) | 分散処理システムにおけるファイル共用制御装置 | |
| US6073200A (en) | System having processor monitoring capability of an integrated circuits buried, internal bus for use with a plurality of internal masters and a method therefor | |
| JPH0654913B2 (ja) | 状伝送路の競合制御方法 | |
| JP2824890B2 (ja) | Ｓｃｓｉプロトコル制御装置 | |
| JPS59231952A (ja) | マルチプロセツサ間通信制御方式 | |
| JPH04148262A (ja) | 同報転送装置 | |
| JPS62226260A (ja) | 非同期式デ−タバスインタ−フエ−ス | |
| JPH0754504B2 (ja) | 双方向バスのデ−タ転送制御方法 | |
| JPH0351017B2 (ja) | ||
| JPS6074848A (ja) | シリアルデ−タ転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |