JPH0831422B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH0831422B2 JPH0831422B2 JP4320154A JP32015492A JPH0831422B2 JP H0831422 B2 JPH0831422 B2 JP H0831422B2 JP 4320154 A JP4320154 A JP 4320154A JP 32015492 A JP32015492 A JP 32015492A JP H0831422 B2 JPH0831422 B2 JP H0831422B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- type semiconductor
- deposited
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 title claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 36
- 239000007789 gas Substances 0.000 claims description 23
- 229910052796 boron Inorganic materials 0.000 claims description 17
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 13
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 11
- 229910000077 silane Inorganic materials 0.000 claims description 11
- 239000001307 helium Substances 0.000 claims description 7
- 229910052734 helium Inorganic materials 0.000 claims description 7
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 88
- 238000000576 coating method Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 239000011248 coating agent Substances 0.000 description 12
- 208000021046 prostate intraepithelial neoplasia Diseases 0.000 description 10
- 239000010409 thin film Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 238000003384 imaging method Methods 0.000 description 5
- 239000010935 stainless steel Substances 0.000 description 5
- 229910001220 stainless steel Inorganic materials 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 238000007669 thermal treatment Methods 0.000 description 3
- 229910000599 Cr alloy Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910018487 Ni—Cr Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 210000002445 nipple Anatomy 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Photovoltaic Devices (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置の製造方法
に関するものである。更に詳しくは、改善された光起電
接合体、整流性接合体および画像形成装置に有用な半導
体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device. More particularly, it relates to an improved photovoltaic junction, a rectifying junction, and a method of manufacturing a semiconductor device useful in an image forming apparatus.
【0002】[0002]
【従来の技術】水素添加されたアモルファス・シリコン
薄膜(以下a−Si:Hと略記する)は、半導体装置に
適用されており、種々の技術により製造されてきた。電
気化学学会誌(Journal of the Ele
ctrochemical Society)第116
巻の1(1969年1月)の第77〜81頁の「アモル
ファス・シリコンの製造と特性」と題する論文におい
て、Chittick,AlexanderおよびSt
erlingは、シラン(SiH4 )ガス中で誘導的に
結合したRFグロー放電により、ドナーとアクセプタの
両方の不純物をドープすることができ、それによって広
範囲に渡ってa−Si:Hの導電率を変化させることが
可能な低導電率a−Si:Hを製造したと報告してい
る。最近、a−Si:HがH2 +Ar雰囲気中でシリコ
ンの蒸着によって製造された。この薄膜は、グロー放電
中のシランから作られるa−Si:Hと類似の半導体特
性を示す。2. Description of the Related Art Hydrogenated amorphous silicon thin films (hereinafter abbreviated as a-Si: H) have been applied to semiconductor devices and have been manufactured by various techniques. Journal of the Electrochemical Society (Journal of the Ele)
(Ctrochemical Society) No. 116
Vol. 1 (January 1969), entitled "Amorphous Silicon Production and Properties", pages 77-81, in Chitick, Alexander and St.
erling is by RF glow discharge inductively bound with silane (SiH 4) gas, can be doped with both donor and acceptor impurities, thereby extensively a-Si: the conductivity of the H It reports that a variable conductivity a-Si: H that can be varied was produced. Recently, a-Si: H has been produced by vapor deposition of silicon in a H 2 + Ar atmosphere. This thin film shows similar semiconductor properties to a-Si: H made from silane in glow discharge.
【0003】元来、a−Si:HはSiF4 とH2 中で
のグロー放電によって合成された。この方法は、本発明
者の指導の下に開発され英国特許第933,545号
(1963年8月8日発行)に記載されている。a−S
i:Hの優れた誘電特性および高抵抗値については、上
記特許明細書第4頁に表で示されている。高抵抗のa−
Si:Hは特にここで述べられている接続体の一構成要
素として適している。[0003] Originally, a-Si: H were synthesized by glow discharge in SiF 4 and H 2. This method was developed under the guidance of the inventor and is described in British Patent No. 933,545 (issued August 8, 1963). a-S
The excellent dielectric properties and high resistance of i: H are shown in a table on page 4 of the above-mentioned patent specification. High resistance a-
Si: H is particularly suitable as one component of the connector described herein.
【0004】米国特許第4,064,521号には、グ
ロー放電によって堆積されるP−型、N−型および真性
a−Si:Hからなる光起電接合体が記載されている。
該特許では、先のChittickらの論文に示されて
いるシランと混合されたガス状ドーパント、ジボロンお
よびホスフィンが、容量比で1/2〜5%使われてい
る。US Pat. No. 4,064,521 describes a photovoltaic junction consisting of P-type, N-type and intrinsic a-Si: H deposited by glow discharge.
The patent uses 1 / 2-5% by volume of the gaseous dopants, diboron and phosphine mixed with silane as shown in the Chitick et al. Article.
【0005】同様に、英国特許第2,018,446号
(1979年10月17日発行)には、異なった導電型
の2つのa−Si:Hの層からなる接合体をもった種々
の画像形成装置が記載されている。a−Si:H用の保
護層およびブロッキング層もまた記載されている。また
Applied Physics Lettersの第
35巻の4(1979年8月15日)の第349〜35
1頁の「アモルファス・シリコン薄膜を用いた光導電性
画像」と題する論文において、Y.Imamura等に
よるスパターされたa−Si:Hで作られたビジコン画
像形成装置が記載されている。Similarly, British Patent No. 2,018,446 (issued October 17, 1979) discloses a variety of joints having two layers of a-Si: H of different conductivity types. An image forming apparatus is described. Protective and blocking layers for a-Si: H are also described. Also, in Applied Physics Letters, Vol. 35, No. 4, 349-35 (August 15, 1979).
In a paper entitled "Photoconductive Images Using Amorphous Silicon Thin Films" on page 1, Y. A vidicon imaging device made of sputtered a-Si: H by Imamara et al.
【0006】最後に、半導体の分野においては、高速度
に加速されたボロンイオンをシリコンウェーファー中に
ドーパントして植え込むことは充分に確立されている。
ドーパントのイオンは、結晶−シリコンの中にコロナ放
電によって植え込まれる。この方法は、Wichner
およびCharlsonのJournal of El
ectronic Materialsの第5巻の5
(1976年)の第513〜529頁の「コロナ放電に
よって製造されるシリコン太陽電池」と題する論文に記
載されている。ここで重要なことは、第518頁に記載
されているが、電極間の電圧を数キロボルトに維持でき
るように、放電がコロナ状態に保たれなければならない
ことである。また、十分な植え込み深さ(範囲)を得る
為には高エネルギーの複数の帯電したイオン種が必要で
ある。Finally, in the field of semiconductors, it is well established to implant highly accelerated boron ions into silicon wafers as dopants.
Dopant ions are implanted into the crystal-silicon by corona discharge. This method is based on Wichner
And Charles of Journal of El
5 of Volume 5 of Electronic Materials
(1976), pp. 513-529, entitled "Silicon Solar Cell Produced by Corona Discharge". What is important here, as described on page 518, is that the discharge must be kept in a corona state so that the voltage between the electrodes can be maintained at a few kilovolts. Moreover, in order to obtain a sufficient implantation depth (range), a plurality of charged ionic species of high energy are required.
【0007】そのため電圧およびボロンイオンエネルギ
ーが有用な植え込み深さを得るためには電圧が足りず、
従ってイオンのエネルギーが低すぎるためグロー放電は
特に除外されている。Therefore, the voltage and the boron ion energy are not sufficient to obtain a useful implantation depth,
Glow discharges are therefore specifically excluded because the energy of the ions is too low.
【0008】 [発明が解決しようとする課題] 上述した従来のアモルファスシリコンを用いたPIN型
の半導体装置の製造方法は、I型半導体層をシランのグ
ロー放電により、P型半導体層をシランとジボランとの
混合ガスによりそれぞれ堆積する方法であるが、この方
法で得られるPIN型半導体装置の特性は充分な物では
なかった。 [課題を解決するための手段] すなわち、本発明は、N型半導体層と該N型半導体層に
隣接して設けられたI型半導体層と該I型半導体層に隣
接して設けられたP型半導体層とを有する積層体を基板
上に具備する半導体装置の製造方法において、シランガ
スのグロー放電によりアモルファスシリコンからなる前
記I型半導体層を堆積させたのち、シリコンは含まず、
ボロンを含むガスのグロー放電により前記I型半導体層
の表面側に前記P型半導体層を形成することを特徴とす
る半導体装置の製造方法である。 [作用] 本発明によれば、P型半導体層を形成する際に、シラン
すなわちシリコンを含むガスを用いないことにより、ボ
ロンの拡散が抑制され、開放電圧Vocが向上する。
尚、本願発明でいう電磁波とはこの種の半導体デバイス
を通常作動させうる波長のものであり、具体的には太陽
光線やX線等が挙げられ、遠赤外線より長波長のものは
通常用いられない。[Problems to be Solved by the Invention] In the above-described conventional method for manufacturing a PIN-type semiconductor device using amorphous silicon, the I-type semiconductor layer is glow-discharged with silane, and the P-type semiconductor layer is treated with silane and diborane. However, the characteristics of the PIN type semiconductor device obtained by this method were not sufficient. [Means for Solving the Problems] That is, according to the present invention, an N-type semiconductor layer, an I-type semiconductor layer provided adjacent to the N-type semiconductor layer, and a P-type semiconductor layer provided adjacent to the I-type semiconductor layer. In a method for manufacturing a semiconductor device having a laminate having a type semiconductor layer on a substrate, after depositing the I type semiconductor layer made of amorphous silicon by glow discharge of silane gas, silicon is not included,
In the method of manufacturing a semiconductor device, the P-type semiconductor layer is formed on the surface side of the I-type semiconductor layer by glow discharge of a gas containing boron. [Operation] According to the present invention, when a P-type semiconductor layer is formed, a gas containing silane, that is, silicon is not used, so that diffusion of boron is suppressed and the open circuit voltage Voc is improved.
The electromagnetic wave referred to in the present invention is a wavelength that can normally operate this type of semiconductor device, and specifically includes sun rays, X-rays, and the like, and a wavelength longer than far infrared rays is usually used. Absent.
【0009】以下、図面を用いて本発明を詳細に説明す
る。図1は、金属表面M上に真性半導体(I型)、P−
型およびN−型のa−Si:Hのコーティングを製造す
るためのグロー放電装置の概略図である。図1の装置を
用いて作られる典型的なPIN/M光起電装置が図2に
示されている。基板1は電極2に支えられた3インチ×
4インチの方形面を有する厚さ0.01インチのステン
レス・スチール11である。抵抗ヒーター3は、電極2
と基板11を支えかつ加熱するためのセラミック・ブロ
ック3a内に埋められている。基板11は側壁8と頂部
9によって画定された4インチ×5インチの方形横断面
を有する凹状形カウンタ電極4の中に設置される。頂部
9は基板11の上面から約41/2インチ上方に位置し
ている。電極1と4は、ガス密閉を形成するためのガス
ケットによって台12に密閉されたエンクロージャ6の
内部に設置される。真空ポンプ20は、エンクロージャ
6を真空にするためにバルブとニップル13により台1
2に接続される。タンク17a〜17eからのガスG
は、調節ニードル・バルブ16a〜16e、マニホルド
15およびコネクタ14により台12を介してエンクロ
ージャ6に導かれる。ここでガスGは、絶縁体管5およ
び電極4の内側の拡散器7とにより導かれる。側壁8と
電極2との間の例えば1/4インチの間隙118は、グ
ロー放電プラズマPを通過した後のガスGの出口とな
る。計器VGは、エンクロージャ6内のガスGの圧力を
計るが、0.001〜10torrの範囲内の腐食性で
圧縮性ガスを使用するために、市販されているキャパシ
タンスーマノメータ形が好ましい。計器VGからの信号
は、所望の圧力を維持するためにサーボ機構によりバル
ブ16を自動的に調節する。電圧Vは、台12に埋め込
まれている絶縁された電気的ブッシング18,19を介
して接続された導線21,22により電源24から電極
2と4の間に加えられる。保護抵抗23はスパーク電流
により損傷を受けるのを防止する。電圧Vと電流Iは図
示の如く測定される。抵抗ヒータ3は導線45と絶縁ブ
ッシング45′を介して制御電源(図示せず)に接続さ
れる。The present invention will be described in detail below with reference to the drawings. FIG. 1 shows an intrinsic semiconductor (I type), P-, on the metal surface M.
FIG. 2 is a schematic view of a glow discharge device for producing coatings of positive and N-type a-Si: H. A typical PIN / M photovoltaic device made using the device of FIG. 1 is shown in FIG. Substrate 1 is 3 inches x supported by electrode 2
0.01 inch thick stainless steel 11 having a 4 inch square surface. Resistance heater 3 is electrode 2
And is embedded in a ceramic block 3a for supporting and heating the substrate 11. The substrate 11 is placed in a concave counter electrode 4 having a 4 inch by 5 inch square cross section defined by sidewalls 8 and tops 9. The top 9 is located approximately 41/2 inches above the top surface of the substrate 11. The electrodes 1 and 4 are installed inside an enclosure 6 sealed to a pedestal 12 by a gasket to form a gas seal. The vacuum pump 20 includes a valve 1 and a nipple 13 to make the enclosure 6 vacuum.
Connected to 2. Gas G from tanks 17a-17e
Are guided to enclosure 6 via pedestal 12 by adjusting needle valves 16a-16e, manifold 15 and connector 14. Here, the gas G is guided by the insulator tube 5 and the diffuser 7 inside the electrode 4 . A gap 118 of, for example, 1/4 inch between the side wall 8 and the electrode 2 becomes an outlet of the gas G after passing through the glow discharge plasma P. The meter VG measures the pressure of the gas G in the enclosure 6, but is preferably a commercially available capacitance manometer type because it uses a corrosive and compressible gas in the range of 0.001 to 10 torr. The signal from the meter VG automatically adjusts the valve 16 by a servo mechanism to maintain the desired pressure. The voltage V is applied between the electrodes 2 and 4 from a power supply 24 by means of conductors 21 and 22 which are connected via insulated electrical bushings 18 and 19 embedded in the pedestal 12. The protection resistor 23 prevents the spark current from being damaged. Voltage V and current I are measured as shown. The resistance heater 3 is connected to a control power supply (not shown) via a conductor 45 and an insulating bushing 45 '.
【0010】操作について、エンクロージャ6は0.0
2torr以下の圧力までポンプ20で排気され、ヒー
タ3によって基板11が180〜400℃に保持され
る。そしてバルブ16aを開けることによりタンク17
aからのシラン(SiH4 )で充満される。バルブ16
aは、エンクロージャ6内を所望の圧力(例えば0.5
torr)に維持するために調節される。次にタンク1
7bからのホスフィン(PH3 )を1%含むヘリウムの
混合物は、装置の圧力PGを約1〜2torrに上げる
ために、シランと混じるマンホルド15に入り、そして
絶縁体管5と拡散器7を通して流れる。電極2と電極4
は陰極と陽極であり、この電極2と電極4との間の電位
差Vはグロー放電を開始させる約200〜500ボルト
に調節され、そして電流Iは基板11の上にグロー放電
プラズマPの位置を設けるために約5mAに調節され
る。それによって基板11上に均一な大量にドープされ
たNオーミック層32が作られる(図2)。約2分間放
電を維持した後、バルブ16bはシランのみを残してP
H3 とヘリウムの流れを止めるために閉じられる。For operation, the enclosure 6 is 0.0
The gas is exhausted by the pump 20 to a pressure of 2 torr or less, and the substrate 3 is maintained at 180 to 400 ° C by the heater 3. Then, by opening the valve 16a, the tank 17
Filled with silane (SiH 4 ) from a. Valve 16
a is a desired pressure in the enclosure 6 (for example, 0.5
(torr). Next, tank 1
The mixture of helium containing 1% of phosphine (PH 3 ) from 7b enters the silane-mixed manifold 15 and flows through the insulator tube 5 and the diffuser 7 to raise the pressure PG of the device to about 1-2 torr. . Electrode 2 and electrode 4
Is the cathode and the anode, the potential difference V between this electrode 2 and the electrode 4 is adjusted to about 200-500 volts which initiates the glow discharge, and the current I positions the glow discharge plasma P on the substrate 11. Adjusted to about 5 mA to provide. This produces a uniform and heavily doped N ohmic layer 32 on the substrate 11 (FIG. 2). After maintaining the discharge for about 2 minutes, the bulb 16b leaves P
Closed to stop the flow of H 3 and helium.
【0011】N−型オーミック層32の均一性と不純物
濃度は真性半導体(I)a−Si:H層10の均一性お
よび不純物濃度ほど重要なものではないので、オーミッ
ク層32はグロー放電を伴なわず熱的処理で堆積させて
もよい。たとえば、従来のヘリウムキャリアガス中にP
H3 /SiH4 で充満された化学的蒸気堆積(CVD)
装置を、図1の装置に基板を装填する前にN−型層32
を堆積させるために使用しても構わない。しかしなが
ら、多結晶体がマクロスケールで形成され、その表面粗
さの故に次の堆積されるa−Si:H層に損傷を与えな
いようにCVDの温度を低く維持することが重要であ
る。Since the uniformity and the impurity concentration of the N-type ohmic layer 32 are not as important as the uniformity and the impurity concentration of the intrinsic semiconductor (I) a-Si: H layer 10, the ohmic layer 32 is accompanied by glow discharge. Alternatively, it may be deposited by thermal treatment. For example, P in conventional helium carrier gas
Chemical vapor deposition (CVD) filled with H 3 / SiH 4
The device is loaded into the N-type layer 32 before loading the substrate into the device of FIG.
May be used for depositing. However, it is important to keep the temperature of the CVD low so that the polycrystals are formed on a macro scale and, due to their surface roughness, do not damage the next deposited a-Si: H layer.
【0012】続いて、N層の頂部表面にI形a−Si:
H層10を生じさせるために基板11の温度はヒータ3
によって180〜410℃に保持される。そしてシラン
のみの圧力PGは0.1〜0.4torrに調節され
る。もしキャリアガスとしてヘリウムを使用した場合
は、圧力PGは約2torrに調節される。電圧VはP
Gに依存するが500〜1500ボルトに調節される。
また電流Iを約5mAに調節して電極2と電極4の間の
ギャップG′の強電界領域Esの中に放電を開始し、基
板11に近接する弱電界領域Ewの中に拡散プラズマP
を置くようにし、それによって基質11でのスパーク発
生の可能性を最小限にする。放電は約40分間継続さ
せ、a−Si:H層10を約1ミクロン生成する。より
長い放電時間、高い電流あるいはジシランを用いれば層
10の厚さを増加することができる。層10が望ましい
厚さになったところで、電圧Vを除去し、バルブ16a
を閉め、そして残留ガスをポンプ20で排除する。Subsequently, on the top surface of the N layer, I-type a-Si:
In order to generate the H layer 10, the temperature of the substrate 11 is set to the heater 3
Is maintained at 180 to 410 ° C. Then, the pressure PG of only silane is adjusted to 0.1 to 0.4 torr. If helium is used as the carrier gas, the pressure PG is adjusted to about 2 torr. Voltage V is P
Depends on G but is adjusted to 500-1500 volts.
Further, the current I is adjusted to about 5 mA to start the discharge in the strong electric field region Es of the gap G ′ between the electrodes 2 and 4, and the diffusion plasma P is generated in the weak electric field region Ew close to the substrate 11.
To minimize the possibility of sparking on the substrate 11. The discharge is continued for about 40 minutes, producing an a-Si: H layer 10 of about 1 micron. Longer discharge times, higher currents or the use of disilane can increase the thickness of layer 10. Once layer 10 is at the desired thickness, voltage V is removed and valve 16a
Is closed, and residual gas is removed by pump 20.
【0013】次いでM/NIP接合体の形成を完了する
ために、水素添加されたアモルファス・ボロン(a−
B:H)のP型層30がI型a−Si:H層10の頂部
表面に、ジボラン(B2 H6 )とヘリウムをプラズマP
に導入することによって堆積される。まず、バルブ16
cが開けられ、圧力PGが1〜2torrになるまでB
2 H6 /Heガスが導入され、そして基板11の温度が
層10および30の形成の際と同様180〜410℃に
維持される。電圧Vは基板11上の弱い電界Ewにグロ
ー放電プラズマPを置くために、200〜500ボルト
に調節される。電流はa−B:H層の厚さが100Åに
なるように約5mAで2分間維持される。また、基板1
1の温度はa−Si:H層を堆積したのと同じ180〜
410℃に保持される。ついで、バルブ16cが閉めら
れそしてバルブ16dが開けられ、エンクロージャ6か
ら残留ジボランを除去するために窒素ガスが導入され
る。ヒータ3への電流は遮断され、1時間冷却した後、
エンクロージャ6は大気圧にもどされ、基板11が取り
出される。Next, the formation of the M / NIP joined body is completed.
Therefore, hydrogenated amorphous boron (a-
B: H) P-type layer 30 is on top of I-type a-Si: H layer 10
On the surface, diborane (B2H6) And helium in plasma P
Is deposited by introducing the First, valve 16
B is opened until c is opened and the pressure PG becomes 1 to 2 torr.
2H6/ He gas is introduced, and the temperature of the substrate 11 is
As in the formation of layers 10 and 30, at 180-410 ° C.
Will be maintained. The voltage V is applied to the weak electric field Ew on the substrate 11 by glow.
200-500 volts to place discharge plasma P
Is adjusted to. Current is a-B: H layer thickness is 100Å
It is maintained at about 5 mA for 2 minutes. Also, substrate 1
The temperature of 1 is the same as that for depositing the a-Si: H layer, 180-
Maintained at 410 ° C. Next, the valve 16c was closed.
The valve 16d is opened and the enclosure 6
Nitrogen gas is introduced to remove residual diborane
It The current to the heater 3 is cut off, and after cooling for 1 hour,
The enclosure 6 is returned to the atmospheric pressure, and the substrate 11 is removed.
Will be issued.
【0014】M/NIP光起電装置の形成を完成するた
め、半透明な金属層34、たとえば100ÅのPb、C
r−CuあるいはNi−Cr合金をa−B:H層上に熱
的に蒸着する。接触指35を電気的接触のために、半透
明層34上に熱的に真空蒸着する。フォトダイオードあ
るいは太陽電池として使用するためにTiO2 のような
反射防止(AR)コーティングあるいはSnO2 、イン
ジウムと錫の酸化物(ITO)あるいは酸化亜鉛のよう
な導電金属酸化物(CMO)が金属層34上に堆積され
る。To complete the formation of the M / NIP photovoltaic device, a semi-transparent metal layer 34, eg 100 Å Pb, C.
Thermally depositing r-Cu or Ni-Cr alloy on the aB: H layer. The contact fingers 35 are thermally vacuum deposited on the translucent layer 34 for electrical contact. Metal layer for anti-reflection (AR) coating such as TiO 2 or SnO 2 , indium and tin oxide (ITO) or conductive metal oxide (CMO) such as zinc oxide for use as a photodiode or solar cell. Deposited on top of 34.
【0015】上述の堆積プロセスが行なわれた後、M/
NIP電池の電気的特性が種々の光源で試験された。A
M1太陽光線の照射によって、典型的電池の短絡電流I
scを測定した結果4mA/cm2 であった。開放電圧
VocはCr/Ni合金半透明電極34を用いて0.4
5ボルトであった。この電極は入射光光子フラックスの
約30%しか透過しなかったので、もし十分なAM1照
射が電極吸収および反射による損失なしに利用されたな
らば計算値で4/0.3、すなわち13.3mA/cm
2 になる。After the above deposition process has been carried out, M /
The electrical properties of the NIP cells were tested with various light sources. A
The short-circuit current I of a typical battery due to irradiation of M1 sunlight
As a result of measuring sc, it was 4 mA / cm 2 . The open circuit voltage Voc is 0.4 using the Cr / Ni alloy semitransparent electrode 34.
It was 5 volts. This electrode transmitted only about 30% of the incident photon flux, so if sufficient AM1 irradiation was utilized without loss due to electrode absorption and reflection, the calculated value was 4 / 0.3, or 13.3 mA. / Cm
Become 2 .
【0016】この電流値は、同様な補正が電極の損失に
対してもなされた場合に文献で報告されている最良値と
ほぼ同じである。また測定されたVocは同様の低仕事
関数の電極を用いた場合の値と同等である。次いで、上
述したように図1の装置を用いて同じプロセスで第二の
M/NIP電池を作った。しかし、ヒータ3は、a−S
i:H層10の堆積温度よりも低い温度でa−B:H層
30を堆積するために、I型a−Si:H層10を堆積
後、遮断された。電極11とその結果としてa−Si:
H層10の温度が約1時間で200〜300℃から約1
00℃に減少する。その後a−B:H層30を、低温に
した以外、前述の第一の電池の製造条件と同じ条件で、
約2分間グロー放電で層10上に堆積する。ジボランガ
スを除去した後、基板11を更に冷却することなしにエ
ンクロージャ6から取り出し、そして後述の図7のよう
に画像形成特性と、半透明電極34を加えた後の光起電
特性を試験する。This current value is about the same as the best value reported in the literature if a similar correction is also made for the loss of the electrodes. The measured Voc is equivalent to the value obtained when a similar low work function electrode is used. A second M / NIP battery was then made in the same process using the apparatus of Figure 1 as described above. However, the heater 3 is
In order to deposit the a-B: H layer 30 at a temperature lower than the deposition temperature of the i: H layer 10, the I-type a-Si: H layer 10 was deposited and then blocked. Electrode 11 and consequently a-Si:
The temperature of the H layer 10 is from 200 to 300 ° C. to about 1 in about 1 hour.
Decrease to 00 ° C. After that, except that the temperature of the a-B: H layer 30 was lowered,
Deposit on layer 10 in a glow discharge for about 2 minutes. After removing the diborane gas, the substrate 11 is removed from the enclosure 6 without further cooling and tested for imaging properties and photovoltaic properties after the addition of the semitransparent electrode 34, as shown in FIG.
【0017】また、光起電太陽電池を形成するために、
半透明金属コーティング34と接触指35を第1のM/
NIP電池と同じ真空蒸着システムでa−B:H層30
上に熱的処理を施して蒸着する。そして第2の完成され
たM/NIP電池を太陽放射のもとでARコーティング
36の有る場合および無い場合の両方について試験し
た。AM1太陽光子フラックスを用い、ARコーティン
グ36がない場合の試験ではVocは0.65ボルトで
電流は4mA/cm2 であった。従ってa−B:H層3
4が低温で堆積された場合、Vocは基板11の温度を
減少させずにa−B:H層を堆積させた第1のM/NI
P電池に比べ約0.2ボルト増加する。Further, in order to form a photovoltaic solar cell,
The translucent metal coating 34 and the contact finger 35 are applied to the first M /
A-B: H layer 30 in the same vacuum deposition system as the NIP battery
Thermal treatment is applied on top and vapor deposition is performed. The second completed M / NIP cell was then tested under solar radiation, both with and without AR coating 36. Voc was 0.65 volts and current was 4 mA / cm 2 in a test using AM1 solar flux and without AR coating 36. Therefore, aB: H layer 3
No. 4 was deposited at low temperature, Voc deposited the aB: H layer without decreasing the temperature of the substrate 11 and the first M / NI.
It is about 0.2 volt higher than the P battery.
【0018】本発明により得られる開放電圧Vocの増
加は、現時点では理論的に説明できないが、基板11の
温度が低いため、I型a−Si:H層10の表面へのa
−B:H層30が堆積する際の衝撃による損傷が軽微で
あるためではないかと思われる。a−B:H層30は低
温基板に堆積した場合、P型半導体であるらしい。そし
て堆積したままではわずかにN型であるドープのないI
型a−Si:H層10に対してP−Nヘテロ接合を形成
する。I型a−Si:H層10とa−B:H層30との
境界面からI型a−Si:H層10に向かって空乏領域
が形成するので、a−Si:H層10の頂部表面は最も
重要である。The increase in the open-circuit voltage Voc obtained by the present invention cannot be theoretically explained at the present time, but since the temperature of the substrate 11 is low, the increase of the a to the surface of the I-type a-Si: H layer 10 is caused.
-B: It seems that the damage due to impact when the H layer 30 is deposited is slight. The aB: H layer 30 appears to be a P-type semiconductor when deposited on a low temperature substrate. And undoped I, which is slightly N-type as deposited
A PN heterojunction is formed for the type a-Si: H layer 10. Since a depletion region is formed from the boundary surface between the I-type a-Si: H layer 10 and the a-B: H layer 30 toward the I-type a-Si: H layer 10, the top portion of the a-Si: H layer 10 is formed. The surface is the most important.
【0019】第1のM/NIP電池内のボロンの拡散量
を調べるために、組成物を質量分析器で分析した。図4
は、a−B:H層30と300℃でクロー放電によって
堆積されたa−Si:H層10との境界面のボロン/シ
リコンの比を一般的に用いられる第2イオン質量分析器
によって分析した結果を示してある。図から明らかよう
に、B11/Si28同位体の比は約100Åで急激に減少
し、それから500Åまでは徐々に減少し、ついにバッ
クグラウンドの雑音になる。初めの100Åはシリコン
の相互拡散を伴うa−B:Hを表わすようであり、一方
500Åまではシリコン中のボロンの拡散勾配を示して
いるようである。しかしながらこの拡散はグロー放電の
存在しない場合のすでに発表されたボロン拡散のデータ
から予期される値に比べ大きい。グロー放電中のボロン
含有イオンの植え込みもいくらかは起こるだろうし、S
iB6 合金も形成されるかもしれない。The composition was analyzed by a mass spectrometer to determine the amount of boron diffusion in the first M / NIP cell. FIG.
Analyzes the boron / silicon ratio at the interface between the aB: H layer 30 and the a-Si: H layer 10 deposited by claw discharge at 300 ° C. by a commonly used second ion mass spectrometer. The results are shown. As is clear from the figure, the ratio of B 11 / Si 28 isotopes sharply decreases at about 100 Å, then gradually decreases to 500 Å, and finally becomes background noise. The first 100 Å seems to represent aB: H with interdiffusion of silicon, while up to 500 Å seems to show the diffusion gradient of boron in silicon. However, this diffusion is greater than would be expected from previously published boron diffusion data in the absence of glow discharge. Some implantation of boron-containing ions in the glow discharge will also occur, and S
An iB 6 alloy may also be formed.
【0020】しかしながら、a−B:H層30を低温で
堆積し、a−Si:H層10中へのボロンの拡散が抑制
された場合にVocは、従来の半導体技術すなわち結晶
シリコン中へ熱的処理でポロンドーパントを拡散して作
られるP−N接合体の結果から予測されることと矛盾し
ている。a−B:H薄膜10を180℃でグロー放電を
用いずに熱的処理で堆積すると、a−B:H薄膜が単結
晶Siの表面から剥がれるので、低温で堆積されたa−
B:H薄膜の半導体特性にかかわるデータは存在しない
ようである。However, when the aB: H layer 30 is deposited at a low temperature and the diffusion of boron into the a-Si: H layer 10 is suppressed, the Voc is generated by conventional semiconductor technology, that is, crystalline silicon. It is inconsistent with what is expected from the result of the PN junction body made by diffusing the poron dopant by the mechanical treatment. When the aB: H thin film 10 is deposited by thermal treatment at 180 ° C. without using glow discharge, the aB: H thin film is peeled off from the surface of the single crystal Si.
There seems to be no data on the semiconductor properties of B: H thin films.
【0021】[0021]
【0022】[0022]
【0023】[0023]
【0024】[0024]
【0025】[0025]
【0026】[0026]
【0027】[0027]
【0028】[0028]
【0029】図5には図2と図3の光起電ディバイスを
共通の半透明電極53と平衡に連結されたタンデム式M
/PIN/NIP接合体が図示されている。まず最初に
a−B:H層50が図1に記載されているような装置を
用いてステンレス・スチール基板11上に200Åの厚
さで堆積される。次いで2ミクロンの厚さの真性a−S
i:H層51と200Åの厚さのN型層52がグロー放
電によって堆積され、その結果図3に示されているよう
なM/PINが形成される。100Åの厚さのNi/C
r合金電極53がN型層52上に真空蒸着され、第1の
M/PIN段階が完結する。Ni/Cr合金の代わり
に、半透明電極53は0.1ミクロン以上の厚さをもっ
た錫酸化物のような導電性金属酸化物であってもよい。FIG. 5 shows a tandem type M in which the photovoltaic devices of FIGS. 2 and 3 are connected in equilibrium with a common semitransparent electrode 53.
A / PIN / NIP conjugate is shown. First, an aB: H layer 50 is deposited to a thickness of 200Å on a stainless steel substrate 11 using a device as described in FIG. Then 2 micron thick intrinsic aS
An i: H layer 51 and a 200Å thick N-type layer 52 are deposited by glow discharge, resulting in the formation of an M / PIN as shown in FIG. 100Å thick Ni / C
The r alloy electrode 53 is vacuum deposited on the N-type layer 52, completing the first M / PIN stage. Instead of a Ni / Cr alloy, the semi-transparent electrode 53 may be a conductive metal oxide such as tin oxide having a thickness of 0.1 micron or more.
【0030】図2に関して述べたプロセス条件を用いて
約200Åの厚さのN型層54次いで1ミクロンの厚さ
のI型a−Si:H層55がグロー放電によって堆積さ
れ、M/NIPが形成される。a−B:HのP型層56
は図2で述べた第2のM/NIP電池で行なったよう
に、基板11を約100℃に冷却後堆積されることが好
ましい。基板11上のa−B:H層50は180℃以上
の温度で堆積されることが好ましく、一方、頂部のa−
B:H層56はVocを最大にするために180℃以下
で堆積されることが好ましい。ステンレス・スチール基
板11上の層50はボロンがドープされたa−Si:H
であってもよく、その際のa−Si:HとしてはB/S
i比が0.1%以上のものが好ましい。Using the process conditions described with reference to FIG. 2, an N-type layer 54 of about 200Å thickness and then an I-type a-Si: H layer 55 of 1 micron thickness were deposited by glow discharge to give M / NIP. It is formed. a-B: H P-type layer 56
Is preferably deposited after cooling the substrate 11 to about 100.degree. C., as was done for the second M / NIP cell described in FIG. The aB: H layer 50 on the substrate 11 is preferably deposited at a temperature of 180 ° C. or higher, while the top a- is deposited.
The B: H layer 56 is preferably deposited below 180 ° C. to maximize Voc. Layer 50 on stainless steel substrate 11 is a boron-doped a-Si: H
Or B / S as a-Si: H in that case.
It is preferable that the i ratio is 0.1% or more.
【0031】次いで半透明電極57、ARコーティング
58および接触指59を以前のようにa−B:H層56
上に蒸着する。適当な接触パッド(図示せず)を用いて
従来のタンデム式ディバイス技術において要求されるよ
うに直列接続の各電池の電流を調整することなし電極1
1,57を並列に連結することもできる。AM1太陽照
射のもとで、出力Iscがどちらかのセルだけと比べた
場合少なくとも20%は高くなる。最初のPIN接合体
によって吸収されない光子フラックスは、層52を通過
し、a−B:H層50との境界面でa−Si:H層51
の空乏領域に小数キャリアを生じさせるために出力パワ
ーと効率は無視されるほど低いだろう。しかし、あたか
もP型層が最初に照射されたかのようなエネルギーを第
2のM/PIN接続体が得る。不透明電極11上に生じ
るこの結果はもし空乏領域が従来報告されているように
0.3ミクロンの厚さのままであれば説明できない。The semi-transparent electrode 57, AR coating 58 and contact fingers 59 are then ab: H layer 56 as before.
Evaporate on top. Electrode 1 without adjusting the current of each battery in series connection as required in conventional tandem device technology using suitable contact pads (not shown)
It is also possible to connect 1,57 in parallel. Under AM1 solar illumination, the output Isc is at least 20% higher when compared to either cell alone. The photon flux not absorbed by the first PIN conjugate passes through the layer 52 and at the interface with the aB: H layer 50 the a-Si: H layer 51.
The output power and efficiency will be negligibly low to generate minority carriers in the depletion region of. However, the second M / PIN connector obtains energy as if the P-type layer was first irradiated. This result occurring on the opaque electrode 11 cannot be explained if the depletion region remains 0.3 micron thick as previously reported.
【0032】図6にはa−B:H層60が静電チャージ
を受けいれる自由表面60′と共にグロー放電によって
堆積される画像ディバイス70の断面図が示されてい
る。ここで厚さ0.20インチのアルミニウム基板61
が常法のプラズマ堆積あるいは蒸着法で0.25ミクロ
ンのSi3 N4 誘電層66によってコーティングされ
る。次いで10ミクロンのa−Si:H層62と100
Åのa−B:H層60が図1のようなグロー放電装置を
用いて誘電層66上に180〜410℃の温度内で堆積
される。a−Si:H層62を30〜100℃で堆積し
て、そして200〜250℃で焼きなましてもよい。ま
たいずれの場合にもa−B:H層60を堆積するときの
温度は180℃以下が好ましい。最後にポリパラキシレ
ンのような保護有機コーティング67を層60上に堆積
することも可能である。FIG. 6 shows a cross-sectional view of an image device 70 in which the aB: H layer 60 is deposited by glow discharge with a free surface 60 'that receives electrostatic charges. Here, a 0.20 inch thick aluminum substrate 61
Is coated with a 0.25 micron Si 3 N 4 dielectric layer 66 by conventional plasma deposition or evaporation techniques. Then 10 micron a-Si: H layers 62 and 100
The Å a-B: H layer 60 is deposited on the dielectric layer 66 within a temperature of 180-410 ° C. using a glow discharge device as in FIG. An a-Si: H layer 62 may be deposited at 30-100 ° C and annealed at 200-250 ° C. In any case, the temperature at which the aB: H layer 60 is deposited is preferably 180 ° C. or lower. Finally, a protective organic coating 67 such as polyparaxylene may be deposited on layer 60.
【0033】マクロ結晶温度以下で且つ水素脱離により
暗抵抗と光導電性が減少する温度以下に保たれれば、I
型a−Si:H層62はシラン/ヘリウム中で低温CV
Dによって堆積してもよい。適当な光導電性、暗抵抗お
よび逆バイアスチャージングが材料特有のものであれば
I型a−Si:H層62を形成するために、本発明者の
米国特許出願No.857,690に記載されたスパッ
タリングと蒸着のような他の堆積技術を用いてもよい。
図9に示されている装置は画像形成に特に有効である。If maintained below the macrocrystal temperature and below the temperature at which dark resistance and photoconductivity decrease due to hydrogen desorption, I
The type a-Si: H layer 62 is a low temperature CV in silane / helium.
D may be deposited. In order to form the I-type a-Si: H layer 62 if suitable photoconductivity, dark resistance and reverse bias charging are material specific, the present inventor's patent application no. Other deposition techniques such as sputtering and evaporation as described in 857,690 may be used.
The apparatus shown in FIG. 9 is particularly effective for image formation.
【0034】図7には、図5の電池のような接続体上に
像を形成するのに使うことのできる電子写真装置が模式
的に示されている。ハウジング73のコロナ放電線72
によって層66の表面66′(あるいは保護層63)上
に高い負の表面電位が誘起される暗チャンバ76のコン
ベヤー上に電池70を設置する。次いで電池70は、第
二の暗チャンバ77に運ばれる。そこではタングステン
球74からの光が適当なレンズシステムで焦点があわさ
れて試験物体76に照射される。それから電池70は、
適当な極性をもったトナー(図示せず)が(液状あるい
は粉末状で)塗布され、そしてランプ79からの熱で付
着される現像部78へ運ばれる。液状および粉末の両方
のトナーが試験物体の輪郭に対応する良好な転写画を形
成した。また常法の現像電極(図示せず)は像を反転す
ることがわかった。FIG. 7 schematically illustrates an electrophotographic apparatus that can be used to form an image on a connector such as the battery of FIG. Corona discharge wire 72 of housing 73
A cell 70 is placed on the conveyor of a dark chamber 76 in which a high negative surface potential is induced on the surface 66 '(or protective layer 63) of layer 66. The battery 70 is then transported to the second dark chamber 77. There, light from a tungsten sphere 74 is focused by a suitable lens system and illuminates a test object 76. Then the battery 70
Toner (not shown) of suitable polarity is applied (in liquid or powder form) and carried to the development station 78 which is heat deposited from the lamp 79. Both liquid and powder toners formed good transfer images corresponding to the contours of the test object. It was also found that a conventional developing electrode (not shown) inverts the image.
【0035】図8には電極34とARコーティング35
のない図2に示されたM/NIP電極のa−B:H層3
0の表面のような電池80の表面80′上に像を形成す
るのに使うことできるX線の点放電源が示されている。
まずa−B:H表面80′が暗チャンバー86に設置さ
れた静電遮断物83中の高電圧コロナ線82によって負
にチャージされる。チャージ後、電池80はチャンバー
86から遮断されたチャンバー87にコンベヤーで動か
され、そして点源84からのX線で露光される。X線が
I型a−Si:H層10に電気伝導性を引き起こし、そ
して表面80′上の静電荷を放電する。誘起された導電
性と放電荷量はX線放射率と露光時間の関数である。被
写体85に応じてX線の線量が低減されそれに応じてa
−B:H層30上の電荷の放電がきまる。電池80はチ
ャンバ88に運ばれ、そこで市販のトナー(粉末あるい
は液状)を塗布されそしてランプ89からの熱で定着さ
れる。図3のM/PIN電池は正のチャージになってお
り、適切なトナーが使われた場合被写体85の良好な像
を形成した。FIG. 8 shows an electrode 34 and an AR coating 35.
2 a-B: H layer 3 of the M / NIP electrode shown in FIG.
An x-ray point discharge source that can be used to form an image on the surface 80 'of the cell 80 , such as the zero surface, is shown.
First, the a-B: H surface 80 ′ is negatively charged by the high-voltage corona wire 82 in the electrostatic shield 83 installed in the dark chamber 86. After charging, battery 80 is conveyorized from chamber 86 to chamber 87, which is shielded, and exposed to x-rays from point source 84. X-rays cause electrical conductivity in the I-type a-Si: H layer 10 and discharge static charges on the surface 80 '. The induced conductivity and the amount of charge released is a function of the X-ray emissivity and the exposure time. The dose of X-rays is reduced according to the subject 85 and accordingly a
-B: Discharge of charges on the H layer 30 is determined. The battery 80 is carried to a chamber 88 where commercial toner (powder or liquid) is applied and fused with heat from a lamp 89. The M / PIN battery of FIG. 3 was positively charged and formed a good image of subject 85 when the appropriate toner was used.
【0036】図9には、画像形成部材として使われる円
筒状の基板90をコーティングするのに特に適したグロ
ー放電堆積装置が示されている。基板90は、台93内
にある絶縁された軸受け筒95中のロッド94によって
支持された直径6インチ長さ18インチのアルミニウム
円筒からできている。エンクロジャー100は、頂部プ
レート97の付いた直径12インチ長さ28インチのス
テンレス・スチールの管91からできており、適当なガ
スケットの付いた台上に置かれた場合、真空もれのない
密閉構造となっている。円筒電極92(頂部プレート9
7に電気的に連結している)は、図示されているように
頂部表面99から間隙dをおいて基板90の表面99に
対し同軸的に置かれる。ガスGは、貯蔵タンクと調節バ
ルブ(図示せず)からプレート97を通りノズル120
によって容易に注入される。図1に関して議論したよう
に、a−Si:H形成用の適当なガスとしてはSiH4
あるいはジシランがあげられ、シリコンドーパントとし
ては、ホスフィン、アルシンあるいはジボラン等があげ
られる。ガスGは間隙を通りそしてバルブの付いたステ
ンレス・スチール導管98を通り連結された真空ポンプ
131を通って排気される。電源132は、基板90の
支持ロッド94とアースされたエンクロージャ部材9
1,92,93,97との間に連結される、強電界領域
Esが電極92と99の間の間隙dに誘起され、弱電界
領域Ewが基板90の表面に誘起される。台93には適
当なセラミック絶縁体の付いたヒータの線96がとりつ
けられ、ガスGの一部を熱分解しシリコン化合物を作り
これがプラズマ部Pに拡散しグロー放電を促進させる。
台93上の円筒遮断物134がシリコン含有化合物から
絶縁された軸受け筒95を遮蔽する。FIG. 9 shows a glow discharge deposition apparatus particularly suitable for coating a cylindrical substrate 90 used as an imaging member. The substrate 90 is made of an aluminum cylinder 6 inches in diameter and 18 inches long supported by a rod 94 in an insulated bearing barrel 95 in a pedestal 93. Enclosure 100 is made of 12 inch diameter and 28 inch long stainless steel tubing 91 with top plate 97 and provides a vacuum-tight, closed structure when placed on a table with suitable gaskets. Has become. Cylindrical electrode 92 (top plate 9
(Electrically coupled to 7) is placed coaxially to the surface 99 of the substrate 90 with a gap d from the top surface 99 as shown. Gas G passes from a storage tank and a control valve (not shown) through plate 97 to nozzle 120.
Easily injected by. As discussed with respect to FIG. 1, a suitable gas for forming a-Si: H is SiH 4
Alternatively, disilane can be used, and examples of the silicon dopant include phosphine, arsine, diborane, and the like. Gas G is exhausted through the gap and through a vacuum pump 131 connected through a valved stainless steel conduit 98. The power supply 132 is the enclosure member 9 that is grounded to the support rod 94 of the substrate 90.
A strong electric field region Es, which is connected between the electrodes 1, 92, 93, and 97, is induced in the gap d between the electrodes 92 and 99, and a weak electric field region Ew is induced in the surface of the substrate 90. A heater wire 96 with a suitable ceramic insulator is attached to the table 93, and a part of the gas G is thermally decomposed to form a silicon compound, which diffuses into the plasma part P and promotes glow discharge.
A cylindrical block 134 on the platform 93 shields the bearing barrel 95 which is insulated from the silicon-containing compound.
【0037】装置の操作は、図1で述べたのと同様で、
基板90に500〜1500ボルトの負の電圧が加えら
れ、強電界領域Es中、圧力PGでガスGを通してグロ
ー放電が開始される。それからグロー放電プラズマPの
拡散成分は、圧力PGおよびVを調節することによって
基板90の活性表面の上の弱電界領域Esに位置するよ
うにされる。更に、SiH4 によってa−Si:Hを堆
積するに際し、電源(図示せず)からヒータ線96に十
分電流を流すことによって、SiH4 のいくらかが熱分
解され、そしていくらかのシリコン含有フラグメントが
プラズマP中にそして基板90の表面上に拡散し、それ
によってコーティング130を形成する。成膜速度はこ
れらの熱分解されるフラグメントによって高められそし
てa−Si:H薄膜130の電気的抵抗率が上昇し画像
形成ディバイス用に特に適したコーティング130を作
ることができる。コーティング130はヒータ(図示せ
ず)によって180〜410℃に維持された基板90に
堆積されるか、もしくは30〜100℃に保たれた基板
90に堆積され、ついで200〜300℃に焼きなまさ
れる。The operation of the device is similar to that described in FIG.
A negative voltage of 500 to 1500 volts is applied to the substrate 90, and glow discharge is started through the gas G at the pressure PG in the strong electric field region Es. The diffusive component of the glow discharge plasma P is then positioned in the weak electric field region Es above the active surface of the substrate 90 by adjusting the pressures PG and V. Furthermore, the SiH 4 a-Si: Upon depositing H, power by passing a sufficient current (not shown) to the heater wire 96, some of the SiH 4 is thermally decomposed, and the plasma is some of the silicon-containing fragment Diffuse into P and onto the surface of substrate 90, thereby forming coating 130. The deposition rate is enhanced by these pyrolyzed fragments and the electrical resistivity of the a-Si: H thin film 130 is increased to make the coating 130 particularly suitable for imaging devices. The coating 130 is either deposited on the substrate 90 maintained at 180-410 ° C by a heater (not shown) or on the substrate 90 kept at 30-100 ° C and then annealed at 200-300 ° C. Be done.
【0038】画像形成P−N接合体を完成するために、
a−B:H層131が図2に述べたようにa−Si:H
層130の表面にグロー放電によって堆積される。図7
に示されているような電子写真装置の試験では、a−
B:H頂部層131は100ボルト以上に帯電した。図
9に示された装置で作られたディバイスは図2,3,6
(電極34,44およびARコーティング36,46な
し)で述べたようにP,I,Nおよびブロッキング層の
組み合せのいずれの場合でも良好な画像形成特性をも
つ。また、図9の装置で作られた太陽電池、整流ダイオ
ードおよびプレーナトランジスターは改善された特性を
示す。In order to complete the image forming PN junction,
The a-B: H layer 131 is a-Si: H as described in FIG.
It is deposited on the surface of layer 130 by glow discharge. Figure 7
In the test of the electrophotographic apparatus as shown in FIG.
The B: H top layer 131 was charged above 100 volts. Devices made with the device shown in FIG. 9 are shown in FIGS.
It has good imaging properties with any combination of P, I, N and blocking layers as described above (without electrodes 34, 44 and AR coatings 36, 46). Also, the solar cells, rectifier diodes and planar transistors made with the device of Figure 9 exhibit improved characteristics.
【0039】a−C:Hやa−Si:Hにa−B:Hを
添加する時にボロンを含有するガス、例えばBF3 を水
素希釈して使用しうる。1962年12月18日に特許
された米国特許第3,069,283号のパラグラフ6
に述べられているように本発明者はボロンの薄膜をグロ
ー放電でコーティングするためのガス供給源として先に
BF3 を使用していた事実を特記したい。しかしなが
ら、本発明はa−Siとa−Bの接触に依存しておりそ
して各堆積温度を調節することが好ましい。When adding aB: H to aC: H or a-Si: H, a gas containing boron, for example, BF 3 may be diluted with hydrogen before use. Paragraph 6 of U.S. Pat. No. 3,069,283, issued Dec. 18, 1962.
Note that the inventor previously used BF 3 as a gas source for coating a thin film of boron with a glow discharge, as described in. However, the present invention relies on a-Si and a-B contact and it is preferred to control each deposition temperature.
【0040】[0040]
【0041】従ってこれまでに述べてきた概念が太陽エ
ネルギー変換、不透明電極をもった回路要素としての整
流接合体および画像ディバイスに有用な改良された光起
電ディバイスの基礎を形成することが明らかである。本
発明の半導体素子は改良されたバイポーラ型トランジス
ターを作るのに使われうる。この他の応用および組合せ
は当業者であれば容易であるだろう。It is therefore clear that the concepts described thus far form the basis of solar energy conversion, rectifying junctions as circuit elements with opaque electrodes and improved photovoltaic devices useful in image devices. is there. The semiconductor device of the present invention can be used to make an improved bipolar transistor. Other applications and combinations will be readily apparent to those skilled in the art.
【図1】アモルファス・ボロン、アモルファス・シリコ
ンおよびアモルファス・カーボンのグロー放電堆積とド
ーピング用の第1の装置である。FIG. 1 is a first apparatus for glow discharge deposition and doping of amorphous boron, amorphous silicon, and amorphous carbon.
【図2】本発明の第一の実施態様を表わすM/NIP半
導体の断面図である。FIG. 2 is a sectional view of an M / NIP semiconductor showing a first embodiment of the present invention.
【図3】本発明の第二の実施態様を表わすM/PIN半
導体の断面図である。FIG. 3 is a cross-sectional view of an M / PIN semiconductor representing a second embodiment of the present invention.
【図4】アモルファス・ボロン/アモルファス・シリコ
ンの接続体においてのボロン/シリコンの比率を示すグ
ラフである。FIG. 4 is a graph showing a boron / silicon ratio in an amorphous boron / amorphous silicon connection body.
【図5】本発明の第三の実施態様を表わすタンデム半導
体装置の断面図である。FIG. 5 is a sectional view of a tandem semiconductor device representing a third embodiment of the present invention.
【図6】本発明の第四の実施態様を表わす画像形成装置
の断面図である。FIG. 6 is a sectional view of an image forming apparatus representing a fourth embodiment of the present invention.
【図7】電子写真現像装置の概略図である。FIG. 7 is a schematic view of an electrophotographic developing device.
【図8】本発明の第五の実施態様を表わすX線電子写真
装置の概略図である。FIG. 8 is a schematic view of an X-ray electrophotographic apparatus representing a fifth embodiment of the present invention.
【図9】シリコン含有ガスの熱分解用の第2の装置の概
略図である。FIG. 9 is a schematic diagram of a second apparatus for pyrolysis of a silicon-containing gas.
Claims (2)
て設けられたI型半導体層と該I型半導体層に隣接して
設けられたP型半導体層とを有する積層体を基板上に具
備する半導体装置の製造方法において、 シランガスのグロー放電によりアモルファスシリコンか
らなる前記I型半導体層を堆積させたのち、シリコンは
含まず、ボロンを含むガスのグロー放電により前記I型
半導体層の表面側に前記P型半導体層を形成することを
特徴とする半導体装置の製造方法。1. A substrate is a laminate having an N-type semiconductor layer, an I-type semiconductor layer provided adjacent to the N-type semiconductor layer, and a P-type semiconductor layer provided adjacent to the I-type semiconductor layer. In the method for manufacturing a semiconductor device provided above, after depositing the I-type semiconductor layer made of amorphous silicon by glow discharge of silane gas, the I-type semiconductor layer of boron-containing gas not containing silicon is glow-discharged by glow discharge of the I-type semiconductor layer. A method of manufacturing a semiconductor device, comprising forming the P-type semiconductor layer on a front surface side.
スが、ジボランおよびヘリウムの混合ガスであることを
特徴とする請求項1記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the gas containing boron but not silicon is a mixed gas of diborane and helium.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4320154A JPH0831422B2 (en) | 1992-11-30 | 1992-11-30 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4320154A JPH0831422B2 (en) | 1992-11-30 | 1992-11-30 | Method for manufacturing semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2209057A Division JPH0782998B2 (en) | 1990-08-06 | 1990-08-06 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06342762A JPH06342762A (en) | 1994-12-13 |
| JPH0831422B2 true JPH0831422B2 (en) | 1996-03-27 |
Family
ID=18118312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4320154A Expired - Lifetime JPH0831422B2 (en) | 1992-11-30 | 1992-11-30 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831422B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6950315B2 (en) * | 2016-12-15 | 2021-10-13 | 東京エレクトロン株式会社 | Film formation method, boron film, and film formation equipment |
| JP7049883B2 (en) * | 2018-03-28 | 2022-04-07 | 東京エレクトロン株式会社 | Boron-based film film forming method and film forming equipment |
-
1992
- 1992-11-30 JP JP4320154A patent/JPH0831422B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06342762A (en) | 1994-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4330182A (en) | Method of forming semiconducting materials and barriers | |
| JP3073327B2 (en) | Deposition film formation method | |
| US4117506A (en) | Amorphous silicon photovoltaic device having an insulating layer | |
| US4064521A (en) | Semiconductor device having a body of amorphous silicon | |
| US5187115A (en) | Method of forming semiconducting materials and barriers using a dual enclosure apparatus | |
| US4317844A (en) | Semiconductor device having a body of amorphous silicon and method of making the same | |
| US4328258A (en) | Method of forming semiconducting materials and barriers | |
| US4398054A (en) | Compensated amorphous silicon solar cell incorporating an insulating layer | |
| JPH05121338A (en) | Deposited film forming method and deposited film forming apparatus | |
| JPS5929157B2 (en) | Amorphous silicon photodetector | |
| EP0060363A1 (en) | Method of manufacture of a pin amorphous silicon semi-conductor device | |
| JPH07123112B2 (en) | Method for depositing p-type amorphous semiconductor and method for manufacturing photoreceptor for electrophotography | |
| US4396793A (en) | Compensated amorphous silicon solar cell | |
| JP2933177B2 (en) | Non-single-crystal silicon carbide semiconductor, method for manufacturing the same, and semiconductor device using the same | |
| US4409424A (en) | Compensated amorphous silicon solar cell | |
| US4415760A (en) | Amorphous silicon solar cells incorporating an insulating layer in the body of amorphous silicon and a method of suppressing the back diffusion of holes into an N-type region | |
| US5049523A (en) | Method of forming semiconducting materials and barriers | |
| JP2648733B2 (en) | Semiconductor device | |
| JPH0831422B2 (en) | Method for manufacturing semiconductor device | |
| US5543634A (en) | Method of forming semiconductor materials and barriers | |
| JP2855300B2 (en) | Non-single-crystal germanium semiconductor | |
| JPH0150905B2 (en) | ||
| JP3406959B2 (en) | Method for forming deposited film by microwave plasma CVD method | |
| JPH03141636A (en) | Semiconductor device | |
| JP2835798B2 (en) | Non-single-crystal silicon semiconductor |