JPH0833558B2 - Active matrix array - Google Patents
Active matrix arrayInfo
- Publication number
- JPH0833558B2 JPH0833558B2 JP13344889A JP13344889A JPH0833558B2 JP H0833558 B2 JPH0833558 B2 JP H0833558B2 JP 13344889 A JP13344889 A JP 13344889A JP 13344889 A JP13344889 A JP 13344889A JP H0833558 B2 JPH0833558 B2 JP H0833558B2
- Authority
- JP
- Japan
- Prior art keywords
- metal thin
- thin film
- pixel electrode
- active matrix
- matrix array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は透過型アクティブマトリックスアレイ型液晶
パネルに用いるアクティブマトリックスアレイに関する
ものである。TECHNICAL FIELD The present invention relates to an active matrix array used in a transmissive active matrix array type liquid crystal panel.
従来の技術 近年、液晶表示装置の絵素数増大に伴って、走査線数
が増え、従来から用いられている単純マトリックス型液
晶表示装置では表示コントラストや応答速度が低下する
ことから、各絵素にスイッチング素子を配置したアクテ
ィブマトリックス型液晶パネルが利用されつつある。し
かしながら前記アクティブマトリックス型液晶パネルに
用いるアクティブマトリックスアレイは一枚の基板上に
数万個以上の薄膜トランジスタ(以後、TFTと呼ぶ)を
無欠陥に製造しなければならず、したがってこの製造歩
留りが非常に大きな課題となる。高い歩留りにてアクテ
ィブマトリックスアレイを製造するためには、クリーン
度の高いIC製造ライン並にて製造する必要があるが、万
一1〜2個の欠陥が発生した場合には、これを修正する
方法も確立しておかなければならない。以下、欠陥修正
が可能なアクティブマトリックスアレイの1例について
図面を参照しながら説明する。2. Description of the Related Art In recent years, as the number of picture elements in liquid crystal display devices has increased, the number of scanning lines has increased, and the display contrast and response speed of conventional simple matrix liquid crystal display devices have decreased. Active matrix type liquid crystal panels in which switching elements are arranged are being used. However, the active matrix array used for the active matrix type liquid crystal panel has to manufacture tens of thousands of thin film transistors (hereinafter referred to as TFTs) on a single substrate without defects, and thus the manufacturing yield is very high. It will be a big challenge. In order to manufacture an active matrix array with a high yield, it is necessary to manufacture it on the same level as an IC manufacturing line with a high degree of cleanliness, but if one or two defects should occur, this should be corrected. The method must be established. Hereinafter, an example of an active matrix array capable of correcting defects will be described with reference to the drawings.
第7図(a)は従来のアクティブマトリックスアレイ
の一部拡大平面図である。ただし説明が不用な箇所は省
略してある。また、図面において拡大あるいは縮小した
部分が存在する。以上のことは以下の図面に対しても同
様である。第7図(a)において、1a・1b・1cおよび1d
は絵素電極、11・71は絶縁体膜、12はゲート信号線、13
はソース信号線、14はドレイン端子、72は金属薄膜であ
る。第7図(b)は第7図(a)のCC′線による断面図
である。第7図(b)において73はガラス基板、74は電
気的接続用パターン、75はコンタクトホールである。第
7図(b)に示すようにガラス基板73上に電気的接続用
パターン74を形成し、その上に絶縁体膜71を形成し、コ
ンタクトホール75を形成したのち絵素電極1aおよび1cを
形成する。さらに絶縁体膜71と絵素電極1cと重なる部分
上には金属薄膜72を形成している。以下、同一番号ある
いは同一記号を付したものは同一あるいは同様の構成ま
たは同様の機能のものである。FIG. 7A is a partially enlarged plan view of a conventional active matrix array. However, explanations are omitted where they are unnecessary. In addition, there are enlarged or reduced portions in the drawings. The above also applies to the following drawings. In FIG. 7 (a), 1a, 1b, 1c and 1d
Is a pixel electrode, 11 and 71 are insulator films, 12 is a gate signal line, 13
Is a source signal line, 14 is a drain terminal, and 72 is a metal thin film. FIG. 7 (b) is a sectional view taken along the line CC 'of FIG. 7 (a). In FIG. 7B, 73 is a glass substrate, 74 is an electrical connection pattern, and 75 is a contact hole. As shown in FIG. 7 (b), an electrical connection pattern 74 is formed on a glass substrate 73, an insulator film 71 is formed thereon, and a contact hole 75 is formed, and then the pixel electrodes 1a and 1c are formed. Form. Further, a metal thin film 72 is formed on the portion where the insulator film 71 and the pixel electrode 1c overlap. Hereinafter, components having the same numbers or the same symbols have the same or similar configurations or similar functions.
以上のように構成されたアクティブマトリックスアレ
イについて、その修正方法を第8図を参照しながら説明
する。第8図はアクティブマトリックスアレイの一部拡
大平面図である。第8図においては81はTFTのソース・
ドレイン間の短絡欠陥である。先にも述べたようにアク
ティブマトリックスアレイには少なくとも数万個以上の
TFTを作製する必要がある。しかし前記数万個以上のTFT
がすべて良品となる確率は低い。したがって歩留まりを
向上させるためには不良TFTが駆動する絵素に修正を加
え、正常に点燈させる必要がある。前述の欠陥モードと
しては、たとえば第8図のようにTFTのソースとドレイ
ン間の短絡欠陥が発生した場合はたえずソース信号線13
に印加されている信号が絵素電極1aに流れ込み、常に点
燈状態(以後、白欠陥と呼ぶ)になる。また以後TFTの
ゲートとドレイン間の短絡欠陥などが発生したときにお
こる常に非点燈状態となる欠陥を黒欠陥と呼ぶ。前述の
TFTのソースとドレイン間短絡欠陥の場合はまず絵素電
極1aに信号が入力されないようにDD′線の箇所をレーザ
光などにより切断する。次にa点にレーザ光を照射し、
金属薄膜72を溶解し、第10図に示すように金属薄膜72を
介して絵素電極1cと電気的接続パターン74を電気的に接
続する。したがって絵素電極1aは電気的接続パターン74
を介して絵素電極1cと接続され、絵素電極1cを駆動する
TFTにより駆動されるようになり、疑似的に正常点燈に
なる。前記点燈状態は絵素電極1aと1cは同一表示を行う
ことになるがテレビ映像信号を表示する場合は視覚的に
なんら正常点燈とかわらない。(例えば特開昭56-10169
3号公報) 発明が解決しようとする課題 しかしながら上記のようなアクティブマトリックスア
レイの構成では、レーザ光を照射し金属薄膜72を溶解さ
せることにより絵素電極と電気的接続パターン74を電気
的に接続している。A method of correcting the active matrix array configured as described above will be described with reference to FIG. FIG. 8 is a partially enlarged plan view of the active matrix array. In FIG. 8, 81 is the TFT source.
It is a short circuit defect between drains. As mentioned earlier, there are at least tens of thousands of active matrix arrays.
TFT needs to be manufactured. But the above tens of thousands of TFTs
Is unlikely to be a good product. Therefore, in order to improve the yield, it is necessary to correct the picture elements driven by the defective TFT so that the picture elements are normally lit. As the above-mentioned defect mode, for example, when a short-circuit defect between the source and drain of the TFT occurs as shown in FIG.
A signal applied to the pixel electrode 1a flows into the pixel electrode 1a, and is always in a lighting state (hereinafter referred to as a white defect). Further, hereinafter, a defect which is always in a non-lighting state when a short circuit defect between the gate and the drain of the TFT occurs is called a black defect. The above
In the case of a TFT source-drain short-circuit defect, first, the DD ′ line is cut by laser light or the like so that a signal is not input to the pixel electrode 1a. Next, irradiate point a with laser light,
The metal thin film 72 is melted, and the pixel electrode 1c and the electrical connection pattern 74 are electrically connected via the metal thin film 72 as shown in FIG. Therefore, the pixel electrode 1a is connected to the electrical connection pattern 74
Is connected to the picture element electrode 1c via, and drives the picture element electrode 1c
It will be driven by the TFT and will be pseudo normal lighting. In the above-mentioned lighting state, the pixel electrodes 1a and 1c perform the same display, but when displaying a television image signal, it is visually the same as normal lighting. (For example, JP-A-56-10169
However, in the configuration of the active matrix array as described above, the pixel electrode and the electrical connection pattern 74 are electrically connected by irradiating the laser light to dissolve the metal thin film 72. are doing.
金属薄膜72は熱伝導性のわるい絶縁体膜71上に形成さ
れ、かつその面積は微小である。したがってレーザ光を
金属薄膜72に照射すると金属薄膜72は溶解せず蒸発して
しまいやすい。したがって、金属薄膜72を溶解させるレ
ーザパワー・照射時間などのレーザ条件設定は非常に困
難であるゆえに、接続不良をおこす。つまり、絵素欠陥
の修正が困難である。なお、特開昭59-101693号公報で
は金属薄膜72は必要ないとも書かれているが絵素電極1c
および、絶縁体膜71は透過色で、通常レーザ光を透過し
やすい。したがって、金属薄膜72が形成されない状態で
はレーザ光は直接電気的接続パターン74を加熱すること
になり、前記加熱により絶縁体膜71に穴をあけかつ、絵
素電極の構成物質を溶解させ電気的に接続することは不
可能に近い。The metal thin film 72 is formed on the insulating film 71 having poor thermal conductivity, and its area is minute. Therefore, when the metal thin film 72 is irradiated with the laser light, the metal thin film 72 is not melted but is likely to be evaporated. Therefore, it is very difficult to set the laser conditions such as the laser power and the irradiation time for melting the metal thin film 72, which causes a connection failure. That is, it is difficult to correct the picture element defect. It should be noted that in JP-A-59-101693, it is also stated that the metal thin film 72 is not necessary, but the pixel electrode 1c
In addition, the insulator film 71 has a transparent color, and usually easily transmits laser light. Therefore, in the state where the metal thin film 72 is not formed, the laser light directly heats the electrical connection pattern 74, which makes a hole in the insulator film 71 by the heating and melts the constituent material of the pixel electrode to electrically. Nearly impossible to connect to.
課題を解決するための手段 上記課題を解決するため、第1の本発明のアクティブ
マトリックスアレイは、第1の画素電極と第2の画素電
極間に信号線が配置され、前記第1の画素電極上で、か
つ、前記信号線の近傍に形成された第1の金属薄膜と、
前記信号線上および前記第1の金属薄膜上を被覆する第
1の絶縁体膜と、一端が第2の画素電極と電気的に接続
され、かつ、他端がアクティブマトリックスアレイの上
方から見たとき前記第1の金属薄膜と重なるように形成
された金属からなる接続配線と、前記接続配線上を被覆
する第2の絶縁体膜と、一端が前記第1の画素電極と接
続され、かつ、他端がアクティブマトリックスアレイの
上方から見たとき前記第1の金属薄膜と重なるように形
成された第2の金属薄膜が形成されたことを特徴とする
ものであり、 また、第2の本発明のアクティブマトリックスアレイ
は、第1の画素電極と第2の画素電極間に信号線が配置
され、前記第1の画素電極上で、かつ、前記信号線の近
傍に形成された第1の金属薄膜と、前記第2の画素電極
上で、かつ、前記信号線の近傍に形成された第3の金属
薄膜と、前記信号線上および前記第1の金属薄膜上およ
び前記第3の金属薄膜上を被覆する第1の絶縁体膜と、
一端がアクティブマトリックスアレイの上方から見たと
き前記第1の金属薄膜と重なるように形成され、かつ、
他端が前記第3の金属薄膜と重なるように形成された金
属からなる接続配線と、前記接続配線上を被覆する第2
の絶縁体膜と、一端が前記第1の画素電極と接続され、
かつ、他端がアクティブマトリックスアレイの上方から
見たとき前記第1の金属薄膜と重なるように形成された
第4の金属薄膜と、一端が前記第2の画素電極と接続さ
れ、かつ、他端がアクティブマトリックスアレイの上方
から見たとき前記第3の金属薄膜と重なるように形成さ
れた第5の金属薄膜とが形成されたものである。Means for Solving the Problems In order to solve the above problems, in the active matrix array according to the first aspect of the present invention, a signal line is arranged between a first pixel electrode and a second pixel electrode, and the first pixel electrode is provided. A first metal thin film formed above and near the signal line;
A first insulator film covering the signal line and the first metal thin film, one end electrically connected to the second pixel electrode, and the other end viewed from above the active matrix array. A connection wire made of metal formed to overlap the first metal thin film, a second insulator film covering the connection wire, one end connected to the first pixel electrode, and another A second metal thin film is formed so that an end of the second metal thin film is overlapped with the first metal thin film when viewed from above the active matrix array. The active matrix array has a signal line arranged between a first pixel electrode and a second pixel electrode, and a first metal thin film formed on the first pixel electrode and in the vicinity of the signal line. , On the second pixel electrode, And a third metal thin film formed in the vicinity of the signal line, and a first insulator film covering the signal line, the first metal thin film, and the third metal thin film.
One end is formed so as to overlap with the first metal thin film when viewed from above the active matrix array, and
A connection wire made of a metal, the other end of which is formed so as to overlap the third metal thin film, and a second wire which covers the connection wire.
An insulator film of which one end is connected to the first pixel electrode,
And a fourth metal thin film formed so that the other end thereof overlaps the first metal thin film when viewed from above the active matrix array, one end of which is connected to the second pixel electrode, and the other end of which is Is a fifth metal thin film formed so as to overlap the third metal thin film when viewed from above the active matrix array.
作用 配線は第1および、第2の金属薄膜と絶縁状態に形成
している。第2の金属薄膜に光を照射することにより、
前記、金属薄膜および配線は加熱・溶解し、また下層の
第1および、第2の絶縁体膜は破壊される。したがっ
て、第1の金属薄膜と配線または第2の金属薄膜と配線
間のうち少なくとも一方が電気的に接続される。The working wiring is formed in an insulating state from the first and second metal thin films. By irradiating the second metal thin film with light,
The metal thin film and the wiring are heated and melted, and the lower first and second insulating films are destroyed. Therefore, at least one of the first metal thin film and the wiring or the second metal thin film and the wiring is electrically connected.
実施例 以下、本発明のアクティブマトリックスアレイの一実
施例について図面を参照しながら説明する。Embodiment An embodiment of the active matrix array of the present invention will be described below with reference to the drawings.
第1図は本発明の第1の実施例におけるアクティブマ
トリックスアレイの一部拡大平面図である。第1図にお
いて15は接続配線形成部である。第2図(a)は第1図
の接続配線形成部の拡大平面図である。また、第2図
(b)は第2図(a)のAA′線での断面図である。第1
図で明らかなように接続配線形成部はソース信号線13上
に形成される。前記形成部は、少なくとも1つの隣り合
う絵素電極間に形成される。また、第2図(a)(b)
から明らかなように、絵素電極の所定部位には金属薄膜
22a、22b(以後、第1金属薄膜と呼ぶ)が形成される。
前記、薄膜の形成面積は10μ2m以上、好ましくは100
μ2m以上の大きさに形成する。形成面積が大きいほど
以後に示す接続条件の範囲は広くなる。また、膜厚は50
0Å以上、好ましくは1000Å以上に形成する。構成物質
としてはCr・Alなどが好ましい。前記、第1金属薄膜22
a・22bおよびソース信号線13a上には絶縁体膜21(以
後、第1絶縁体膜と呼ぶ)が形成される。前記、第1絶
縁体膜の構成物質としてはSiNX・SiO2などの無機物質が
用いられる。好ましくは、ち密・硬質に形成されたSiNX
膜を用いる。また、その膜厚は1μm以下に好ましくは
2000Å以下に形成する。前記、第1絶縁体膜上には第1
金属薄膜22aの形成領域に重なるように接続配線23を形
成する。前記、接続配線23の一端はソース信号線13の上
層部を通り、隣接した絵素電極に形成された第1金属薄
膜22bの形成領域上に形成される。接続配線23の構成物
質としては、融点と沸点が離れているAlなどが好まし
く、その膜厚は1000Å以上に、好ましくは2000Å以上に
形成される。前記、接続配線23上には第2の絶縁体膜24
(以後、第2絶縁体膜と呼ぶ)が形成される。構成物質
としては、第1絶縁体膜21と同一物質で構成される。膜
厚は第1絶縁体膜21より薄く形成される。これは第1絶
縁体膜の膜厚は、ピンホールにより接続配線23とソース
信号線13との短絡が発生することを防止するために比較
的厚く形成されるためである。第2絶縁体膜24上には、
第1金属薄膜22a・22bと重なるように第2の金属薄膜25
a・25b(以後、第2金属薄膜と呼ぶ)を形成し、かつ前
記金属薄膜25a・25bは絵素電極1aおよび、1Cと電気的に
接続される。前記、金属薄膜の膜厚は1000Å以上、好ま
しくは2000Å以上に形成される。また、構成物質として
は、比較的光吸収率のよいCrなどが用いられる。前記、
金属薄膜21a・25bは良好に絵素電極1a・1bと接続をとる
ために、第2図(a)(b)では図示していないが、接
続配線23を形成する際に同時に絵素電極上に金属薄膜を
形成しておき、絶縁体膜21・24などによる段差を軽減
し、段差切れを防止する。FIG. 1 is a partially enlarged plan view of an active matrix array according to the first embodiment of the present invention. In FIG. 1, reference numeral 15 is a connection wiring forming portion. FIG. 2 (a) is an enlarged plan view of the connection wiring formation portion of FIG. Further, FIG. 2 (b) is a sectional view taken along the line AA 'in FIG. 2 (a). First
As is clear from the figure, the connection wiring formation portion is formed on the source signal line 13. The forming portion is formed between at least one adjacent pixel electrode. In addition, FIG. 2 (a) (b)
As is clear from the figure, the metal thin film is
22a and 22b (hereinafter referred to as a first metal thin film) are formed.
The formation area of the thin film is 10 μ 2 m or more, preferably 100 μm.
It is formed to a size of μ 2 m or more. The larger the formation area, the wider the range of connection conditions described below. Also, the film thickness is 50
Form at least 0Å, preferably at least 1000Å. As the constituent substance, Cr / Al is preferable. The first metal thin film 22
An insulator film 21 (hereinafter referred to as a first insulator film) is formed on the a / 22b and the source signal line 13a. An inorganic substance such as SiN x .SiO 2 is used as the constituent substance of the first insulator film. Preferably, dense and hard formed SiN X
Use a membrane. The film thickness is preferably 1 μm or less.
Form less than 2000Å. The first insulating film is formed on the first insulating film.
The connection wiring 23 is formed so as to overlap the formation region of the metal thin film 22a. One end of the connection wiring 23 passes through the upper layer portion of the source signal line 13 and is formed on the formation region of the first metal thin film 22b formed on the adjacent pixel electrode. As a constituent material of the connection wiring 23, Al or the like having a melting point and a boiling point different from each other is preferable, and the film thickness thereof is formed to 1000 Å or more, preferably 2000 Å or more. The second insulating film 24 is formed on the connection wiring 23.
(Hereinafter, referred to as a second insulator film) is formed. The constituent material is the same material as the first insulator film 21. The film thickness is formed thinner than the first insulator film 21. This is because the film thickness of the first insulator film is formed relatively thick in order to prevent short circuit between the connection wiring 23 and the source signal line 13 due to the pinhole. On the second insulator film 24,
The second metal thin film 25 so as to overlap the first metal thin films 22a and 22b.
a · 25b (hereinafter referred to as a second metal thin film) are formed, and the metal thin films 25a · 25b are electrically connected to the pixel electrodes 1a and 1C. The thickness of the metal thin film is 1000 Å or more, preferably 2000 Å or more. Further, as the constituent substance, Cr or the like having a relatively high light absorption rate is used. The
Although the metal thin films 21a and 25b are not shown in FIGS. 2 (a) and 2 (b) in order to make good connection with the pixel electrodes 1a and 1b, they are formed on the pixel electrodes at the same time when the connection wiring 23 is formed. A metal thin film is formed in advance to reduce the step due to the insulator films 21 and 24 and prevent the step from being broken.
以下、本発明のアクティブマトリックスアレイについ
て、その修正方法を第1図および、第3図を用いて説明
する。第3図において31は光線の軌跡である。TFTのド
レイン端子を絵素電極1aから切り離すことは従来のアク
ティブマトリックスアレイと同様である。次にb点およ
び、c点に光を照射する。前記、光としては第2金属薄
膜25a・25bに吸収のよい波長のものが好ましく、通常有
視波長のものを用いる。具体的にはキセノンランプの集
束光などが用いられる。前記光源はレーザなどと比較す
ると、照射電力にバラツキが生じるが、装置コストが安
く、比較的制御も容易である。加熱条件は、集光部の電
力密度は比較的低くし、複数回の光パルスを照射する。
第3図はb・c点に光を照射し、接続処理を終了したと
きの接続配線形成部の断面図である。第3図においてb
点では第2金属薄膜25aおよび、第2絶縁体膜24がやぶ
れ、蒸発し、接続配線23と第1金属薄膜が接続されてい
る。また、c点では第2金属薄膜と接続配線が接続され
ている。前記接続状態としては、絶縁体膜にクラックが
生じ、前記、クラックを介して溶触した金属薄膜が流れ
こむことにより電気的接続がとれる。また、同一電力で
も出力光電力にはバラツキが生じ、b点のように上層の
第2金属薄膜などが蒸発してしまう恐れがある。しか
し、接続配線23は第1および第2金属薄膜によりはさま
れている。したがって、上下どちらかの金属薄膜と電気
的接続がとれる。ゆえに光照射条件の範囲は非常に広
い。また、第1絶縁体膜のピンポールにより、接続配線
23とソース信号線13および、接続配線23と第1金属薄膜
間に短絡が生じると、絵素電極にはたえずソース信号線
13に印加されている信号が印加される。したがって、白
点欠陥となるが、その確率は極めて小さい。A method of correcting the active matrix array of the present invention will be described below with reference to FIGS. 1 and 3. In FIG. 3, reference numeral 31 is a ray trajectory. The disconnection of the TFT drain terminal from the pixel electrode 1a is the same as in the conventional active matrix array. Next, the points b and c are irradiated with light. As the light, a light having a wavelength that is well absorbed by the second metal thin films 25a and 25b is preferable, and a light having a visible wavelength is usually used. Specifically, the focused light of a xenon lamp or the like is used. Irradiation power of the light source varies as compared with a laser or the like, but the device cost is low and the control is relatively easy. The heating condition is such that the power density of the condensing portion is relatively low and the light pulse is irradiated a plurality of times.
FIG. 3 is a cross-sectional view of the connection wiring forming portion when light is applied to points b and c to complete the connection process. In FIG. 3, b
At this point, the second metal thin film 25a and the second insulator film 24 are shaken and evaporated to connect the connection wiring 23 and the first metal thin film. Further, at the point c, the second metal thin film and the connection wiring are connected. In the connected state, a crack is generated in the insulator film, and the metal thin film that is in contact with the insulating film flows into the insulating film to establish an electrical connection. Further, even if the same power is used, the output optical power varies, and the second metal thin film or the like in the upper layer may evaporate as at point b. However, the connection wiring 23 is sandwiched by the first and second metal thin films. Therefore, electrical connection can be established with either the upper or lower metal thin film. Therefore, the range of light irradiation conditions is very wide. Also, the connection wiring is formed by the pin pole of the first insulator film.
23 and the source signal line 13, and when a short circuit occurs between the connection wiring 23 and the first metal thin film, the source signal line is always kept on the pixel electrode.
The signal applied to 13 is applied. Therefore, a white spot defect occurs, but the probability thereof is extremely small.
なお、光線の照射方向は、光線を基板20に透過させ、
第1金属薄膜22a・22bを直接加熱をしておこなってもよ
い。また、アクティブマトリックス形成後でなくとも、
液晶パネルに組み立て、液晶パネルを表示させ、欠陥を
検出して、当該絵素の接続配線形成部に光線を照射して
もよい。液晶パネル形成後はブラックマトリックスがア
クティブマトリックス上に形成されているため、表面か
ら光線を入射させ、欠陥修正をおこなうことができない
ことが多い。Incidentally, the irradiation direction of the light beam, the light beam is transmitted through the substrate 20,
Alternatively, the first metal thin films 22a and 22b may be heated directly. Also, even after the formation of the active matrix,
It is also possible to assemble the liquid crystal panel, display the liquid crystal panel, detect a defect, and irradiate the connection wiring forming portion of the picture element with a light beam. Since the black matrix is formed on the active matrix after the liquid crystal panel is formed, it is often impossible to make the light beam incident from the surface to correct the defect.
以下、本発明の第2の実施例について説明する。第4
図(a)は本発明のアクティブマトリックスアレイにお
ける接続配線形成部15の一部拡大平面図である。また、
第4図(b)は第4図(a)のBB′線での断面図であ
る。第4図(b)において41は絶縁体膜である。本発明
の第2の実施例と第1の実施例の相違点は第1金属薄膜
22b上に第1絶縁体膜21を形成しなかったことにある。
したがって、接続配線23と絵素電極1cとは電気的接続が
とれている。その他の構成物質および膜厚は第1の実施
例と同様である。本発明の第2の実施例では第4図
(a)のd点に光線を照射するだけで、絵素電極1aと1c
を電気的に接続を取ることができる。第5図は前述の接
続をとったときの接続配線形成部15の断面図である。The second embodiment of the present invention will be described below. Fourth
FIG. 3A is a partially enlarged plan view of the connection wiring forming portion 15 in the active matrix array of the present invention. Also,
FIG. 4 (b) is a sectional view taken along line BB 'of FIG. 4 (a). In FIG. 4 (b), 41 is an insulator film. The difference between the second embodiment and the first embodiment of the present invention is the first metal thin film.
This is because the first insulator film 21 was not formed on 22b.
Therefore, the connection wiring 23 and the pixel electrode 1c are electrically connected. Other constituent materials and film thickness are the same as those in the first embodiment. In the second embodiment of the present invention, the pixel electrodes 1a and 1c can be formed by simply irradiating the point d in FIG.
Can be electrically connected. FIG. 5 is a sectional view of the connection wiring forming portion 15 when the above-mentioned connection is made.
なお、本実施例において第1絶縁体膜21は絶縁体膜11
と異種の物質であるかのように表現したが、同一の物質
であってもよいことは明らかである。In this embodiment, the first insulator film 21 is the insulator film 11
Although it is expressed as if they are different materials, it is clear that they may be the same material.
また、第1および第2絶縁体膜21・24は信号線の一部
のみに形成すると表現したがこれに限るものではなく、
信号線全体を被覆するものであってもよいことは明らか
である。Although the first and second insulator films 21 and 24 are described as being formed only on a part of the signal line, the present invention is not limited to this.
Obviously, it may cover the entire signal line.
また、本発明の第2の実施例において接続配線21と絵
素電極1cとは、第1金属薄膜22bを介して電気的接続を
おこなっているように図示したが、これに限定するもの
ではなく、第1金属薄膜22bがなくとも同様の効果をあ
げられることは明らかである。Further, in the second embodiment of the present invention, the connection wiring 21 and the picture element electrode 1c are illustrated as being electrically connected via the first metal thin film 22b, but the present invention is not limited to this. Obviously, the same effect can be obtained without the first metal thin film 22b.
また、本発明の実施例において、接続配線形成部15は
ソース信号線13上に形成するとしたが、これに限定する
ものではなく、第6図に示すようにゲート信号線12上に
形成しても同様の効果が得られることは明らかである。Further, in the embodiment of the present invention, the connection wiring formation portion 15 is formed on the source signal line 13, but the present invention is not limited to this, and it is formed on the gate signal line 12 as shown in FIG. It is obvious that the same effect can be obtained with.
また、接続にはキセノン光の集束光を用いるとしたが
これに限定するものではない。Further, although the focused light of the xenon light is used for the connection, it is not limited to this.
発明の効果 本発明のアクティブマトリックスアレイは接続配線23
の上下に絶縁体膜を介して金属薄膜を形成したものであ
る。したがって、光線の照射により、容易に金属薄膜と
接続配線との電気的接続をとることができ、ゆえに確実
に隣接絵素電極間を電気的に接続することができ、アク
ティブマトリックスアレイ液晶パネルの大幅な歩留まり
の向上に起与できる。また、光線の照射条件の範囲が非
常に広くとることができるため、高価なレーザ装置を用
いる必要がない。また、光線を基板を透過させ、第1の
金属薄膜を加熱することにより、接続配線と接続するこ
とができる。したがって、液晶パネル化した後でも、欠
陥を修正することができる。以上のことよりその効果は
大である。The active matrix array of the present invention has the connection wiring 23.
A metal thin film is formed on and under the insulating film. Therefore, by irradiating the light beam, the metal thin film and the connection wiring can be easily electrically connected, and therefore the adjacent pixel electrodes can be surely electrically connected to each other. Can be given to improve the yield. In addition, since the range of irradiation conditions of the light beam can be extremely wide, it is not necessary to use an expensive laser device. Further, the light can be transmitted through the substrate and the first metal thin film can be heated to connect with the connection wiring. Therefore, the defect can be corrected even after the liquid crystal panel is formed. From the above, the effect is great.
第1図は本発明の第1の実施例におけるアクティブマト
リックスアレイの一部拡大平面図、第2図(a)(b)
は接続配線形成部の拡大平面図および断面図、第3図・
第5図は接続配線形成部の断面図、第4図(a)(b)
は本発明の第2の実施例におけるアクティブマトリック
スアレイの接続配線形成部の拡大平面図および断面図、
第6図は本発明の他の実施例におけるアクティブマトリ
ックスアレイの一部拡大平面図、第7図(a)・第8図
は従来のアクティブマトリックスアレイの一部拡大平面
図、第7図(b)・第9図は電気的接続用パターン部の
断面図である。 1a,1b,1c,1d……絵素電極、11……絶縁体膜、12……ゲ
ート信号線、13……ソース信号線、14……ドレイン端
子、15……接続配線形成部、20……基板、21……第1絶
縁体膜、22a,22b……第1金属薄膜、23……接続配線、2
4……第2絶縁体膜、25a,25b……第2金属薄膜、31……
光線の軌跡、41,71……絶縁体膜、72……金属薄膜、73
……ガラス基板、74……電気的接続用パターン、75……
コンタクトホール、81……短絡欠陥。FIG. 1 is a partially enlarged plan view of an active matrix array according to the first embodiment of the present invention, and FIGS. 2 (a) and 2 (b).
Is an enlarged plan view and cross-sectional view of the connection wiring forming portion, FIG.
FIG. 5 is a sectional view of the connection wiring forming portion, and FIGS. 4 (a) and 4 (b).
Is an enlarged plan view and a sectional view of a connection wiring forming portion of the active matrix array in the second embodiment of the present invention;
FIG. 6 is a partially enlarged plan view of an active matrix array in another embodiment of the present invention, and FIGS. 7 (a) and 8 are partially enlarged plan views of a conventional active matrix array, FIG. 7 (b). ) FIG. 9 is a cross-sectional view of a pattern portion for electrical connection. 1a, 1b, 1c, 1d …… Pixel electrode, 11 …… Insulator film, 12 …… Gate signal line, 13 …… Source signal line, 14 …… Drain terminal, 15 …… Connection wiring formation part, 20… … Substrate, 21 …… first insulator film, 22a, 22b …… first metal thin film, 23 …… connection wiring, 2
4 …… Second insulator film, 25a, 25b …… Second metal thin film, 31 ……
Ray trajectory, 41,71 ... Insulator film, 72 ... Metal thin film, 73
…… Glass substrate, 74 …… Electrical connection pattern, 75 ……
Contact hole, 81 ... Short circuit defect.
Claims (3)
スアレイであって、 第1の画素電極と第2の画素電極間に信号線が配置さ
れ、 前記第1の画素電極上で、かつ、前記信号線の近傍に形
成された第1の金属薄膜と、 前記信号線上および前記第1の金属薄膜上を被覆する第
1の絶縁体膜と、 一端が第2の画素電極と電気的に接続され、かつ、他端
がアクティブマトリックスアレイの上方から見たとき前
記第1の金属薄膜と重なるように形成された金属からな
る接続配線と、 前記接続配線上を被覆する第2の絶縁体膜と、 一端が前記第1の画素電極と接続され、かつ、他端がア
クティブマトリックスアレイの上方から見たとき前記第
1の金属薄膜と重なるように形成された第2の金属薄膜
が形成されたことを特徴とするアクティブマトリックス
アレイ。1. An active matrix array used for a liquid crystal panel, wherein a signal line is arranged between a first pixel electrode and a second pixel electrode, and the signal line is arranged on the first pixel electrode and on the signal line. A first metal thin film formed in the vicinity, a first insulator film covering the signal line and the first metal thin film, one end electrically connected to the second pixel electrode, and A connecting wire made of metal formed so that the other end thereof overlaps the first metal thin film when viewed from above the active matrix array, a second insulating film covering the connecting wire, and one end of the connecting wire. A second metal thin film is formed, which is connected to the first pixel electrode and has the other end overlapping the first metal thin film when viewed from above the active matrix array. Active matri Kusuarei.
スアレイであって、 第1の画素電極と第2の画素電極間に信号線が配置さ
れ、 前記第1の画素電極上で、かつ、前記信号線の近傍に形
成された第1の金属薄膜と、 前記第2の画素電極上で、かつ、前記信号線の近傍に形
成された第3の金属薄膜と、 前記信号線上および前記第1の金属薄膜上および前記第
3の金属薄膜上を被覆する第1の絶縁体膜と、 一端がアクティブマトリックスアレイの上方から見たと
き前記第1の金属薄膜と重なるように形成され、かつ、
前記一端の他端が前記第3の金属薄膜と重なるように形
成された金属からなる接続配線と、 前記接続配線上を被覆する第2の絶縁体膜と、 一端が前記第1の画素電極と接続され、かつ、他端がア
クティブマトリックスアレイの上方から見たとき前記第
1の金属薄膜と重なるように形成された第4の金属薄膜
と、 一端が前記第2の画素電極と接続され、かつ、他端がア
クティブマトリックスアレイの上方から見たとき前記第
3の金属薄膜と重なるように形成された第5の金属薄膜
とが形成されたことを特徴とするアクティブマトリック
スアレイ。2. An active matrix array used for a liquid crystal panel, wherein a signal line is arranged between a first pixel electrode and a second pixel electrode, and the signal line is arranged on the first pixel electrode and on the signal line. A first metal thin film formed in the vicinity, a third metal thin film formed on the second pixel electrode and in the vicinity of the signal line, on the signal line and on the first metal thin film And a first insulator film covering the third metal thin film, one end of which is formed so as to overlap the first metal thin film when viewed from above the active matrix array, and
A connection wire made of metal formed so that the other end of the one end overlaps with the third metal thin film, a second insulator film covering the connection wire, and one end of the first pixel electrode A fourth metal thin film, which is connected to the second pixel electrode, the other end of which is formed so as to overlap with the first metal thin film when viewed from above the active matrix array, and one end of which is connected to the second pixel electrode, and And a fifth metal thin film formed so that the other end thereof overlaps with the third metal thin film when viewed from above the active matrix array.
り、接続配線は1000オングストローム以上のアルミニウ
ムで形成されていることを特徴とすることを特徴とする
アクティブマトリックスアレイ。3. An active matrix array characterized in that the film thickness of the first insulator film is 1 μm or less, and the connection wiring is formed of aluminum having a thickness of 1000 Å or more.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13344889A JPH0833558B2 (en) | 1989-05-26 | 1989-05-26 | Active matrix array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13344889A JPH0833558B2 (en) | 1989-05-26 | 1989-05-26 | Active matrix array |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02310537A JPH02310537A (en) | 1990-12-26 |
| JPH0833558B2 true JPH0833558B2 (en) | 1996-03-29 |
Family
ID=15105013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13344889A Expired - Fee Related JPH0833558B2 (en) | 1989-05-26 | 1989-05-26 | Active matrix array |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0833558B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH055902A (en) * | 1991-06-27 | 1993-01-14 | Sanyo Electric Co Ltd | Liquid crystal display panel |
| JP4497641B2 (en) | 2000-03-29 | 2010-07-07 | シャープ株式会社 | Liquid crystal display device and defect repair method thereof |
| KR100796749B1 (en) * | 2001-05-16 | 2008-01-22 | 삼성전자주식회사 | Thin Film Transistor Array Board for Liquid Crystal Display |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59101693A (en) * | 1982-12-02 | 1984-06-12 | セイコーエプソン株式会社 | Active matrix substrate |
| JPS63276032A (en) * | 1987-05-07 | 1988-11-14 | Matsushita Electric Ind Co Ltd | Active matrix array |
-
1989
- 1989-05-26 JP JP13344889A patent/JPH0833558B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02310537A (en) | 1990-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100283733B1 (en) | Active matrix liquid crystal display and its disconnection correction method | |
| EP0390505B1 (en) | Matrix display apparatus | |
| EP0372898B1 (en) | Active matrix display apparatus | |
| US5943106A (en) | Liquid crystal display with branched of auxiliary capacitor pattern and its manufacture method | |
| KR930001647B1 (en) | Active matrix panel and active matrix display device | |
| US5343216A (en) | Active matrix substrate and active matrix display apparatus | |
| KR940001904B1 (en) | Making method of active metrix desplay device | |
| JP2871235B2 (en) | Active liquid crystal display | |
| TW201209494A (en) | Liquid crystal display (LCD) panel and repairing method thereof | |
| JP3480155B2 (en) | Active matrix display device and manufacturing method thereof | |
| JPH0833558B2 (en) | Active matrix array | |
| JP2000292808A (en) | Semiconductor device | |
| JPH0786617B2 (en) | Active matrix display | |
| KR930003266B1 (en) | Active Matrix Display | |
| KR100498181B1 (en) | Flat display device and manufacturing method thereof | |
| JP2001100249A (en) | Liquid crystal display panel and manufacturing method thereof | |
| JP2502400B2 (en) | Active matrix display | |
| JPH0255338A (en) | Reflection type active matrix array | |
| JPH06289426A (en) | Method of modifying active matrix display device | |
| JPH02284120A (en) | Active matrix substrate and active matrix display device | |
| JPH0786616B2 (en) | Manufacturing method of active matrix display device | |
| JPH1068960A (en) | Liquid crystal panel and its defect repair method | |
| JPH04283725A (en) | Thin film transistor matrix and its wire break repairing method | |
| JP2007072116A (en) | Liquid crystal display | |
| US20090108262A1 (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |