Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0833725B2 - Image memory controller - Google Patents
[go: Go Back, main page]

JPH0833725B2 - Image memory controller - Google Patents

Image memory controller

Info

Publication number
JPH0833725B2
JPH0833725B2 JP61182657A JP18265786A JPH0833725B2 JP H0833725 B2 JPH0833725 B2 JP H0833725B2 JP 61182657 A JP61182657 A JP 61182657A JP 18265786 A JP18265786 A JP 18265786A JP H0833725 B2 JPH0833725 B2 JP H0833725B2
Authority
JP
Japan
Prior art keywords
selector
register
memory
character pattern
character
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61182657A
Other languages
Japanese (ja)
Other versions
JPS6338986A (en
Inventor
富雄 村山
秋雄 吉沢
紀夫 河森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP61182657A priority Critical patent/JPH0833725B2/en
Publication of JPS6338986A publication Critical patent/JPS6338986A/en
Publication of JPH0833725B2 publication Critical patent/JPH0833725B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Document Processing Apparatus (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Dot-Matrix Printers And Others (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は画像メモリ制御装置に関するものであり、特
に、ビットマップメモリへの書込み方向またはビットマ
ップメモリからの読出し方向を可変とした画像メモリ制
御装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image memory control device, and more particularly, to image memory control in which a writing direction to a bitmap memory or a reading direction from a bitmap memory is variable. It relates to the device.

(従来の技術) 外部のホストシステムから制御情報としてコードを受
信し、これを可視像にプリントアウトする従来のプリン
タ、例えば、レーザプリンタは第11図に示すような構成
を有している。
(Prior Art) A conventional printer, such as a laser printer, which receives a code as control information from an external host system and prints it out as a visible image has a configuration as shown in FIG.

該プリンタは、図示されているように、主に、画像供
給装置A、記録部BおよびパネルCから構成されてい
る。該画像供給装置Aには外部のホストシステム、例え
ばパーソナルコンピュータあるいはLANから制御情報が
コードの形で入力してくる。また、パネルcからスイッ
チ情報S/Wが入力する。
As shown in the drawing, the printer is mainly composed of an image supply device A, a recording section B and a panel C. Control information is input to the image supply device A in the form of a code from an external host system such as a personal computer or a LAN. Also, switch information S / W is input from panel c.

該画像供給装置Aは、その中にCPU、プログラムROM、
RAM等からなるコントローラ部、文字パターンが蓄積さ
れている文字パターンROMおよび該文字パターンROMから
読み出された文字情報を一旦蓄積するビットマップメモ
リ等を有している。一方、記録部Bは、前記画像供給装
置Aのビットマップメモリから読み出された文字のビデ
オ情報によりレーザビームを変調するレーザビーム変調
器、該変調されたレーザビームが照射され、その上に静
電潜像を形成する感光ドラム、該静電潜像を現像し、搬
送されてきた用紙に転写、定着する装置等を含んでい
る。
The image supply device A includes a CPU, a program ROM,
It has a controller unit including a RAM and the like, a character pattern ROM in which character patterns are accumulated, and a bit map memory in which the character information read from the character pattern ROM is temporarily accumulated. On the other hand, the recording unit B is a laser beam modulator that modulates a laser beam according to the video information of characters read from the bit map memory of the image supply device A, the modulated laser beam is irradiated, and the laser beam modulator is statically irradiated on the laser beam modulator. It includes a photosensitive drum that forms an electrostatic latent image, a device that develops the electrostatic latent image, and transfers and fixes it on the conveyed paper.

(発明が解決しようとする問題点) さて、上記のような構成を有するプリンタにおいて、
第12図に示されているような4種類の印字をする場合を
考える。すなわち、同図(a)に示されているようなポ
ートレート縦書き、同図(b)に示されているようなラ
ンドスケープ横書き、同図(c)のランドスケープ縦書
き、同図(d)のポートレート横書きの4種の印字を考
えると、ランドスケープ縦書きの場合は、文字ABCD…の
文字の回転角は0°であるのに対し、ポートレート縦書
きとランドスケープ横書きの場合は−90°、ポートレー
ト横書きの場合は+180°になっている。なお、用紙送
行方向は図示されている矢印方向とする。
(Problems to be Solved by the Invention) Now, in the printer having the above configuration,
Consider the case where four types of printing are performed as shown in FIG. That is, portrait portrait writing as shown in FIG. 9A, landscape landscape writing as shown in FIG. 7B, landscape landscape writing as shown in FIG. Considering the four types of portrait horizontal writing, the angle of rotation of the characters ABCD ... is 0 ° in the case of landscape vertical writing, but −90 ° in the case of portrait vertical writing and landscape horizontal writing. In the case of portrait horizontal writing, it is + 180 °. The paper feeding direction is the arrow direction shown.

したがって、従来のプリンタにより、上記4種類のプ
リントを行おうとすると、文字の回転角が0°、−90°
および+180°の3種類の文字ABCD…を前記画像供給装
置A中の文字パターンROMの中にもたねばならず、文字
パターンROMの容量が大きくなるという問題があった。
また、このため、装置のコストが高くなるという問題が
あった。
Therefore, if you try to perform the above four types of printing with a conventional printer, the rotation angle of the characters will be 0 ° and -90 °.
And the three types of characters ABCD of + 180 ° must be placed in the character pattern ROM in the image supply device A, which causes a problem that the capacity of the character pattern ROM becomes large.
Further, this causes a problem that the cost of the device increases.

本発明の目的は、前記従来装置の問題点を除去し、文
字パターンROM中に、文字の回転角が0°の文字を格納
しておくだけで、少なくとも前記4種の印字を行うこと
のできる画像メモリ制御装置を提供するにある。
An object of the present invention is to eliminate at least the above problems of the conventional apparatus, and to store at least the character having a rotation angle of 0 ° in the character pattern ROM to perform at least the four types of printing. An image memory control device is provided.

(問題点を解決するための手段および作用) 前記の問題点を解決するために、本発明は、文字パタ
ーンROMから文字パターンを読出してビットマップメモ
リに格納し、該ビットマップメモリから走査線毎のディ
ジタル画信号を記録装置もしくは表示装置に供給する装
置の画像メモリ制御装置において、選択された文字パタ
ーンを転送する先のスタートアドレスを設定するレジス
タ付セレクタと、+M、−M、−1および+1の加算値
を記憶し、この中から文字パターンの回転角度に応じた
値が選択される加算値セレクタと、前記レジスタ付セレ
クタの出力が入力する被加算セレクタと、該被加算セレ
クタおよび前記加算値セレクタの出力を加算する加算器
と、該加算器に接続されたメモリアドレス出力レジスタ
と、前記加算器の出力を前記レジスタ付セレクタに接続
する手段と、前記メモリアドレス出力レジスタの出力を
前記被加算セレクタに接続する手段とを具備、前記レジ
スタ付セレクタに設定するスタートアドレスおよび前記
加算値セレクタに設定するMの値を付与することによ
り、文字パターンを所定の角度回転させるようにした点
に特徴がある。
(Means and Actions for Solving Problems) In order to solve the above problems, the present invention reads a character pattern from a character pattern ROM and stores it in a bitmap memory, and scans each scanning line from the bitmap memory. In the image memory control device of the device for supplying the digital image signal to the recording device or the display device, a selector with a register for setting a start address to which the selected character pattern is transferred, + M, -M, -1 and +1 The addition value selector that stores the addition value of, and the addition value selector from which a value corresponding to the rotation angle of the character pattern is selected, the addition target selector to which the output of the selector with register is input, the addition target selector, and the addition value An adder for adding the outputs of the selector, a memory address output register connected to the adder, and an output of the adder for the register And a means for connecting the output of the memory address output register to the selector to be added, and a start address set in the selector with register and a value of M set in the addition value selector. The feature is that the character pattern is rotated by a predetermined angle by being given.

(実施例) 以下に、図面を参照して、本発明を詳細に説明する。(Example) Below, this invention is demonstrated in detail with reference to drawings.

第2図に本発明が適用される画像供給装置の一例のブ
ロック図を示す。
FIG. 2 shows a block diagram of an example of an image supply device to which the present invention is applied.

図において、21は外部のパーソナルコンピュータなど
からのコードを例えばRS232Cの規格で受信するインター
フェイス部、22は本考案が組込まれる画像供給装置のシ
ステム制御を行うコントローラ部(CPU、ROM、RAM、PIO
などで構成される)、23は文字パターンや画素パターン
を収納してある文字パターンROM(文字発生メモリ)、2
4はビットマップメモリ、25は記録部Bとのビックスト
リームの同期をとるタイミングコントローラ、26はコン
トローラ部22からの指示を受け、文字パターンROM23を
参照しながら、ビットマップメモリ24へ書込むべきイメ
ージを発生するイメージハンドラである。また27はビッ
トマップメモリ24へのアクセスタイミングを制御するメ
モリコントローラである。
In the figure, reference numeral 21 is an interface section for receiving a code from an external personal computer or the like in accordance with the RS232C standard, and 22 is a controller section (CPU, ROM, RAM, PIO) for system control of an image supply apparatus incorporating the present invention.
, 23 is a character pattern ROM (character generation memory) that stores character patterns and pixel patterns, 2
4 is a bit map memory, 25 is a timing controller for synchronizing the big stream with the recording section B, 26 is an image to be written to the bit map memory 24 while referring to the character pattern ROM 23 in response to an instruction from the controller section 22. Is an image handler that generates A memory controller 27 controls the access timing to the bit map memory 24.

次に、本発明の要部であるメモリコントローラ27の一
実施例を第1図に示す。
Next, FIG. 1 shows an embodiment of the memory controller 27 which is an essential part of the present invention.

図において、1はレジスタ付セレクタ(例えば、74HC
298を用いることができる)、3は被加算セレクタ(例
えば、74HC157)、4はデータバス入力レジスタ(例え
ば、74HC574)、5は加算値セレクタ(例えば、74HCT54
1)、6は加算器(例えば、74HC283)、7はビットマッ
プメモリアドレス出力レジスタ(例えば、74HC574)、
8はN進減算カウンタ、9はK進減算カウンタを示す。
In the figure, 1 is a selector with a register (for example, 74HC
298 can be used), 3 is a selector to be added (for example, 74HC157), 4 is a data bus input register (for example, 74HC574), and 5 is an addition value selector (for example, 74HCT54).
1), 6 is an adder (for example, 74HC283), 7 is a bitmap memory address output register (for example, 74HC574),
Reference numeral 8 represents an N-ary subtraction counter, and 9 represents a K-ary subtraction counter.

前記レジスタ付セレクタ1は初期データセット時に、
端子Dから入力する初期データWASをレジスタに記憶す
ると共に、前記N進減算カウンタ8から出力される零出
力により端子Cから入力するデータを該レジスタに記憶
する。被加算セレクタ3はK進カウンタ9およびN進減
算カウンタ8のカウント値の少なくとも一方が0のとき
に端子Bを選択し、K進カウンタ9およびN進カウンタ
8が共に0以外のカウント値を示すときに、端子Aを選
択する。
When the initial data set, the selector with register 1
The initial data WAS input from the terminal D is stored in the register, and the data input from the terminal C is stored in the register by the zero output output from the N-ary subtraction counter 8. The augend selector 3 selects the terminal B when at least one of the count values of the K-adic counter 9 and the N-adic subtraction counter 8 is 0, and both the K-adic counter 9 and the N-adic counter 8 indicate a count value other than 0. Sometimes, terminal A is selected.

また、加算値セレクタ5は外部から印加される指定信
号Iにより、+1および−1のいずれか一方、ならびに
+Mおよび−Mのいずれか一方の選択、すなわち±1と
±Mの組合せの指定をなされると共に、N進減算カウン
タ8のカウント値により、+1および−1の組を選ぶか
又は+Mおよび−Mの組を選ぶかの選択が行われる。こ
こに、Mはビットマップメモリの一辺のサイズ、すなわ
ち、該ビットマップメモリのアドレスが連続して付され
た方向のメモリ幅のビット数を示すものとする。
Further, the addition value selector 5 selects either one of +1 and −1 and one of + M and −M, that is, a combination of ± 1 and ± M by a specification signal I applied from the outside. At the same time, depending on the count value of the N-ary subtraction counter 8, it is selected whether to select a set of +1 and −1 or a set of + M and −M. Here, M represents the size of one side of the bitmap memory, that is, the number of bits of the memory width in the direction in which the addresses of the bitmap memory are continuously assigned.

具体的には、N進減算カウンタ8のカウント値がN−
1〜1のとき+Mおよび−Mの組が選択され、該カウン
ト値が0のとき、+1および−1の組が選択される。
Specifically, the count value of the N-ary subtraction counter 8 is N-
When the count value is 0, the group of + M and -M is selected, and when the count value is 0, the group of +1 and -1 is selected.

また、前記N進減算カウンタ8は、ビットマップメモ
リアドレス出力レジスタ7がデータセット時に出力する
パルスをクロックとして計数する。一方、K進減算カウ
ンタ9はN進減算カウンタ8が出力する零出力の数を前
記アドレス出力レジスタ7から出力されるクロックによ
りカウントする。また、K進減算カウンタ9が零出力を
行うと、NおよびK進減算カウンタ8および9の動作は
停止する。
The N-ary subtraction counter 8 counts the pulse output from the bit map memory address output register 7 at the time of data setting as a clock. On the other hand, the K-adic subtraction counter 9 counts the number of zero outputs output from the N-adic subtraction counter 8 by the clock output from the address output register 7. When the K-adic subtraction counter 9 outputs zero, the operations of the N- and K-adic subtraction counters 8 and 9 are stopped.

次に、上記した実施例の装置を用いて、文字パターン
ROM13に格納されている文字の回転角0°の文字から、
前記した4種類のプリントを行う動作について説明す
る。
Next, using the apparatus of the above-mentioned embodiment, the character pattern
From the character with a rotation angle of 0 ° stored in ROM13,
The operation of performing the above-described four types of printing will be described.

いま、該文字パターンROM23に収納されている文字パ
ターンは、第3図に示されているように、幅20ドット、
高さ30ドットの大きさであるとし、これがアドレス1か
ら順に600までの中に記憶されているものとする。
Now, the character pattern stored in the character pattern ROM 23 has a width of 20 dots, as shown in FIG.
It is assumed that the height is 30 dots, and that it is stored in address 1 to 600 in order.

次に、該文字パターンROM23からイメージハンドラ26
を介して送られてくる文字パターンのビデオ情報を収納
するビットマップメモリ24は、例えば、1000万ワードの
メモリ容量をもち、その中にプリントアウトされる用紙
のイメージサイズに対応したイメージエリアが形成され
る。
Next, from the character pattern ROM 23 to the image handler 26
The bitmap memory 24 that stores the video information of the character pattern sent via the has a memory capacity of, for example, 10 million words, and an image area corresponding to the image size of the paper to be printed is formed in it. To be done.

説明を簡単にするため、1mm当り10ドットの解像度
で、1ワード=1ドットとして以下に説明を進めること
にする。いま前記ビットマップメモリ24中に第4図に示
されているような長辺300mm、短辺200mmのイメージエリ
アが形成されたとすると、このエリア内では600万ワー
ドが用いられることになる。また、該イメージエリアか
ら文字情報が読み出される時には、すなわちプリント実
行時には、用紙送行とレーザの走査に同期させて、2000
ワード単位でシーケンシャルに該イメージエリアから読
み出しを行なわせるものとする。
In order to simplify the description, the description will proceed below assuming that 1 word = 1 dot with a resolution of 10 dots per mm. If an image area having a long side of 300 mm and a short side of 200 mm as shown in FIG. 4 is formed in the bit map memory 24, 6 million words are used in this area. In addition, when character information is read from the image area, that is, when printing is performed, 2000
It is assumed that the image area is sequentially read from the image area.

まず、第12図(a)、(b)に示されているポートレ
ート縦書きおよびランドスケープ横書き用の−90°回転
した文字をビットマップメモリ14の中に形成する動作に
ついて説明する。
First, the operation of forming in the bitmap memory 14 the characters rotated by −90 ° for portrait portrait writing and landscape landscape writing shown in FIGS. 12A and 12B will be described.

いま、第5図(b)に示されている文字「A」が文字
パターンROM23からアドレス1,2,……,600の順に読出さ
れ、同図(a)に示されているビットマップメモリに転
送される場合を考えると、該アドレスにあるパターンデ
ータとビットマップメモリのアドレスとは第1表に示さ
れている関係になれば、文字Aは−90°回転してピット
マップメモリ中に格納されることになる。
Now, the character "A" shown in FIG. 5 (b) is read from the character pattern ROM 23 in the order of addresses 1, 2, ..., 600, and stored in the bitmap memory shown in FIG. 5 (a). Considering the case of being transferred, if the pattern data at the address and the address of the bit map memory have the relation shown in Table 1, the character A is rotated by -90 ° and stored in the pit map memory. Will be done.

次に第1図のブロック図で表わされた回路を用いれ
ば、上記の動作をさせることができる理由を第1図を参
照して説明する。
Next, the reason why the above operation can be performed by using the circuit shown in the block diagram of FIG. 1 will be described with reference to FIG.

まず、D端子から入力される初期データWAS(スター
トアドレス)=75000がレジスタ付セレクタ1にセット
されると、この時K進減算カウンタは0であるので、該
初期データ75000はレジスタ付セレクタ1および被加算
セレクタ3を経て加算器6およびビットマップメモリア
ドレス出力レジスタ7に送られる。
First, when the initial data WAS (start address) = 75000 input from the D terminal is set in the selector with register 1, since the K-adic subtraction counter is 0 at this time, the initial data 75000 is stored in the selector with register 1 and It is sent to the adder 6 and the bit map memory address output register 7 via the augend selector 3.

そして、該初期データ75000は該レジスタ7に一時記
憶される。該レジスタ7に記憶されたデータは第2図の
ビットマップメモリ24にアドレス信号として送出され
る。
Then, the initial data 75000 is temporarily stored in the register 7. The data stored in the register 7 is sent to the bit map memory 24 of FIG. 2 as an address signal.

該ビットマップメモリ24に、第5図(b)のパターン
データが送られると、このデータはビットマップメ
モリ24上の75000番地に格納されることになる。
When the pattern data of FIG. 5B is sent to the bit map memory 24, this data is stored at the address 75000 on the bit map memory 24.

次に、初期データMとして2000が入力され、この値が
データバス入力レジスタ4にセットされる。この結果、
加算値セレクタ5中のMはM=2000になる。該加算値セ
レクタ5は指定信号Iにより、+Mと−1を指定され
る。また、N進減算カウンタ8に初期値N=20がセット
され、K進減算カウンタ9に初期値K=30がセットされ
る。
Next, 2000 is input as the initial data M, and this value is set in the data bus input register 4. As a result,
M in the addition value selector 5 becomes M = 2000. The addition value selector 5 is designated by + M and -1 by the designation signal I. Further, the N-ary subtraction counter 8 is set to the initial value N = 20, and the K-ary subtraction counter 9 is set to the initial value K = 30.

そうすると、K進減算カウンタ9のカウント値は30
(=K)であり、N進減算カウンタのカウント値は29で
あるので、レジスタ付セレクタ1はD端子側を選択し、
被加算セレクタ3はA端子側を選択する。今、レジスタ
7には75000が格納されているので、このデータは被加
算セレクタ3を通って加算器6に送られる。一方、加算
値セレクタ5は、N進減算カウンタ8のカウント値が19
(=N−1)であるので、2000(=+M)を選択する。
したがって、加算器6は(75000+2000)の演算を行
い、この演算値をレジスタ7に送る。レジスタ7は所定
のタイミングでこれを一時記憶すると共にビットマップ
メモリ24にアドレス信号として送出する。
Then, the count value of the K-adic subtraction counter 9 is 30.
Since (= K) and the count value of the N-ary subtraction counter is 29, the selector with register 1 selects the D terminal side,
The augend selector 3 selects the A terminal side. Since 75000 is currently stored in the register 7, this data is sent to the adder 6 through the auged selector 3. On the other hand, in the addition value selector 5, the count value of the N-ary subtraction counter 8 is 19
Since (= N-1), 2000 (= + M) is selected.
Therefore, the adder 6 calculates (75000 + 2000) and sends the calculated value to the register 7. The register 7 temporarily stores this at a predetermined timing and sends it to the bitmap memory 24 as an address signal.

この時、該ビットマップメモリ24に、第5図(b)の
パターンデータが送られると、このデータはビット
マップメモリ上の77000番地に格納されることになる。
At this time, when the pattern data of FIG. 5 (b) is sent to the bitmap memory 24, this data is stored at address 77000 on the bitmap memory.

前記レジスタ7にデータ77000が格納されると、該レ
ジスタ7からクロック信号が出力され、N進減算カウン
タ8は1減算される。そして前記と同様の動作が行われ
る。該動作が19回繰返し行われると、レジスタ7には79
000,81000,………,113000のデータが順次記憶され、か
つ更新される。
When the data 77000 is stored in the register 7, a clock signal is output from the register 7 and the N-ary subtraction counter 8 is decremented by 1. Then, the same operation as described above is performed. When the operation is repeated 19 times, the value in register 7 becomes 79
Data of 000, 81000, ..., 113000 are sequentially stored and updated.

レジスタ7が前記データ113000を記憶し、該レジスタ
7からクロックが出力されると、N進減算カウンタ8の
カウント値は0になり、零出力をK進減算カウンタ9に
出力する。この結果、該K進減算カウンタ9のカウント
値は1減って29になる。したがって、被加算セレクタ3
はB端子側を選択し、レジスタ付セレクタ1はC端子側
を選択する。また、加算値セレクタ5は−1を選択す
る。
When the register 7 stores the data 113000 and the clock is output from the register 7, the count value of the N-ary subtraction counter 8 becomes 0, and the zero output is output to the K-ary subtraction counter 9. As a result, the count value of the K-adic subtraction counter 9 is decreased by 1 to 29. Therefore, the augend selector 3
Selects the B terminal side, and the selector with register 1 selects the C terminal side. Further, the addition value selector 5 selects -1.

このため、加算器6はレジスタ付セレクタ1から供給
されたWAS(=75000)と加算値セレクタ5から供給され
たデータ(−1)とを演算し、(WAS−1)のデータを
レジスタ7に送出すると共に、レジスタ付セレクタ1に
送出する。該データはレジスタ付セレクタ1にラッチさ
れる。
Therefore, the adder 6 calculates the WAS (= 75000) supplied from the selector with register 1 and the data (-1) supplied from the addition value selector 5, and stores the data of (WAS-1) in the register 7. It is sent to the selector with register 1 as well as sent. The data is latched in the selector with register 1.

該(WAS−1)の値がレジスタ7に格納されると、該
レジスタ7からクロックが出力され、N進減算カウンタ
8は初期値の19に戻る。該N進減算カウンタ8のカウン
ト値が19になると、被加算セレクタ3はA側端子を選択
し、加算値セレクタ5は2000(=+M)を選択する。以
下、前記と同様の動作が繰り返され、レジスタ7からは
74999,76999,……,112999が出力される。
When the value of (WAS-1) is stored in the register 7, a clock is output from the register 7 and the N-ary subtraction counter 8 returns to the initial value of 19. When the count value of the N-ary subtraction counter 8 becomes 19, the auged selector 3 selects the A side terminal, and the addition value selector 5 selects 2000 (= + M). Thereafter, the same operation as described above is repeated, and the register 7
74999,76999, ..., 112999 is output.

該レジスタ7にデータ112999が記憶されると、該レジ
スタ7からクロックが出力され、N進減算カウンタ8は
0になる。そうすると、前記と同様に、被加算セレクタ
3はB端子を選択し、一方加算値セレクタ5は−1を選
択する。レジスタ付セレクタ1はC端子を選択している
ので、加算器6の演算出力は(WAS−2)=74998とな
り、これがレジスタ7に記憶される。
When the data 112999 is stored in the register 7, a clock is output from the register 7 and the N-ary subtraction counter 8 becomes 0. Then, similarly to the above, the augend selector 3 selects the B terminal, while the addition value selector 5 selects -1. Since the selector with register 1 selects the C terminal, the operation output of the adder 6 is (WAS-2) = 74998, which is stored in the register 7.

以下、同様の動作が繰返し行われると、前記第1表の
ビットマップメモリアドレスが順次指定されることは明
らかであろう。
It will be apparent that when the same operation is repeated thereafter, the bitmap memory addresses in Table 1 are sequentially designated.

上記の動作をまとめると、第6図のように表わすこと
ができる。すなわち、最初のビットマップアドレスをWA
S=75000として入力し、次いで、これに2000を加算する
動作を19回繰返し、これが済むと前記WASから1を減じ
る動作を行う。
The above operation can be summarized as shown in FIG. That is, the first bitmap address is WA
The operation of inputting as S = 75000, and then adding 2000 to this is repeated 19 times, and when this is completed, the operation of subtracting 1 from the WAS is performed.

次いで、(WAS−1)に2000を加える動作を19回繰返
し、これが終わると、(WAS−1)から1を減じる。次
に、(WAS−2)に2000を加える動作を19回繰返す。
Then, the operation of adding 2000 to (WAS-1) is repeated 19 times, and when this is finished, 1 is subtracted from (WAS-1). Next, the operation of adding 2000 to (WAS-2) is repeated 19 times.

以上の動作が繰返し行われ、(WAS−1)の処理が30
回行われ、次いで(WA+2000)の処理が19回繰返し行わ
れると、第5図(b)のパタンは全て同図(a)のビッ
トマップメモリのアドレス75000〜112971に移されたこ
とになり、文字Aを−90°回転させてビットマップメモ
リに格納できたことになる。
The above operation is repeated until 30 (WAS-1)
When the process of (WA + 2000) is repeated 19 times, all the patterns of FIG. 5 (b) are moved to the addresses 75000 to 112971 of the bitmap memory of FIG. 5 (a). This means that the character A could be rotated by -90 ° and stored in the bitmap memory.

以上の説明は、1個の文字Aを−90°回転させる場合
であったが、文章のようにABCD…と続く場合には、B、
C、D、…をそれぞれ上記と同様にして−90°回転させ
るようにすればよい。
In the above explanation, one character A was rotated by −90 °, but when ABCD ... continues like a sentence, B,
C, D, ... May be rotated by −90 ° in the same manner as described above.

この場合、ポートレート縦書きあるいはランドスケー
プ横書きにより原点の座標は予め決っているので、該原
点を起点として、各文字のスタートアドレスが決定さ
れ、該スタートアドレスを前記WASとして第1図の回路
に適用すれば、ポートレート縦書きあるいはランドスケ
ープ横書き用のデータをビットマップメモリ24中に書込
むことができる。
In this case, the coordinates of the origin are determined in advance by portrait portrait writing or landscape landscape writing, so the start address of each character is determined starting from this origin, and the start address is applied to the circuit of FIG. 1 as the WAS. By doing so, portrait vertical writing or landscape horizontal writing data can be written in the bitmap memory 24.

なお、該ビットマップメモリ24からデータを読み出す
時は、通常通り、アドレスの小さいほうから順次大きく
なる方に読み出すようにすればよい。
When reading the data from the bit map memory 24, the data may be read in the order from the smaller address to the larger address as usual.

次に、第12図(c)に示されているようなランドスケ
ープ縦書きのプリントを行う場合について、本実施例の
動作を説明する。この場合には、第7図に示されている
ように、傾きが0°の文字が文字パターンROM23からビ
ットマップメモリ14へ転送されることになる。
Next, the operation of this embodiment will be described for the case of performing landscape vertical writing as shown in FIG. 12 (c). In this case, as shown in FIG. 7, a character having an inclination of 0 ° is transferred from the character pattern ROM 23 to the bit map memory 14.

いま、第7図(b)に示されている文字「A」が文字
パターンROMからアドレス1,2,3,……,600の順に読出さ
れ、同図(a)に示されているビットマップメモリに転
送される場合を考えると、該アドレスにあるパターンデ
ータとビットマップメモリのアドレスとは第2表に示さ
れている関係にあれば、文字Aは0°の傾きで、ビット
マップメモリ中に格納されることになる。
Now, the character "A" shown in FIG. 7 (b) is read from the character pattern ROM in the order of addresses 1, 2, 3, ..., 600, and the bit map shown in FIG. 7 (a). Considering the case of being transferred to the memory, if the pattern data at the address and the address of the bitmap memory have the relationship shown in Table 2, the character A has an inclination of 0 ° and is stored in the bitmap memory. Will be stored in.

第2表の対応関係が成立つように第1図の実施例を動
作させるには、レジスタ付セレクタ1にD端子から入力
される初期データWAS(スタートアドレス)を75000と
し、入力レジスタ4に入力されるMの値を2000とし、加
算値セレクタ5を指定する信号Iにより+Mと+1を指
定するようにすればよい。また、N進減算カウンタ8お
よびK進減算カウンタ9にセットする初期値NおよびK
は、前記と同様に、それぞれ20および30にすればよい。
In order to operate the embodiment of FIG. 1 so that the correspondence relationship in Table 2 is established, the initial data WAS (start address) input from the D terminal to the selector with register 1 is set to 75000 and input to the input register 4. The value of M to be set is 2000, and + M and +1 may be specified by the signal I specifying the addition value selector 5. Also, the initial values N and K set in the N-ary subtraction counter 8 and the K-ary subtraction counter 9 are set.
May be 20 and 30, respectively, as described above.

上記のような値に初期値をセットして、第1図の回路
を動作させると、第8図に示されているように、WA=WA
S、WA=WA+1の動作が19回繰返して行われ、次いでWA
=WAS+2000,WA=WA+1の動作が19回繰返して行われ
る。最終的には、以上の動作が総計で30回行われること
になる。
When the initial values are set to the above values and the circuit of FIG. 1 is operated, WA = WA as shown in FIG.
The operation of S and WA = WA + 1 is repeated 19 times, then WA
= WAS + 2000, WA = WA + 1 is repeated 19 times. Ultimately, the above operations will be performed 30 times in total.

この動作により、第2表のビットマップメモリアドレ
スに示されているアドレスが順次ビットマップメモリ24
に出力され、これに同期して文字パターンROM23からパ
ターンデータをビットマップメモリ24に転送することに
より、傾きが0°の文字Aをビットマップメモリ24の所
定のエリアに格納することができる。
By this operation, the addresses shown in the bitmap memory address in Table 2 are sequentially stored in the bitmap memory 24.
And the pattern data is transferred from the character pattern ROM 23 to the bitmap memory 24 in synchronism therewith, so that the character A having an inclination of 0 ° can be stored in a predetermined area of the bitmap memory 24.

以上の説明は1個の文字Aの傾きを0°傾ける場合で
あったが、文章のようにABCD……と続く場合には、B,C,
D,……をそれぞれ上記と同様にして0°傾けて処理を行
うようにすればよい。
The above explanation was for the case where the inclination of one letter A was inclined by 0 °, but if ABCD …… continues like a sentence, then B, C,
The processing may be performed by inclining D ,.

この場合、ランドスケープ縦書きの原点の座標は予め
定められているので、この原点を起点として、各文字の
スタートアドレスWASを決定するようにすれば、ランド
スケープ縦書き用の文字データをビットマップメモリ24
中に書込むことができる。そして、該ビットマップメモ
リ24から通常の読出しアドレスにより読み出せば、ラン
ドスケープ縦書きのプリントを行うことができる。
In this case, the coordinates of the origin of landscape vertical writing are predetermined, so if the start address WAS of each character is determined from this origin, the character data for landscape vertical writing is stored in the bitmap memory 24.
You can write inside. Then, landscape vertical writing can be performed by reading from the bitmap memory 24 at a normal read address.

次に、第12図(d)に示されているポートレート横書
きのプリントを行う場合について本実施例の動作を説明
する。この場合には、第9図に示されているように、文
字パターンROM23から読み出された文字Aを180°回転さ
せてビットマップメモリ14へ書込むことになる。
Next, the operation of this embodiment will be described for the case of performing portrait horizontal writing shown in FIG. In this case, as shown in FIG. 9, the character A read from the character pattern ROM 23 is rotated by 180 ° and written in the bitmap memory 14.

いま、第7図(b)に示されている文字「A」が文字
パターンROMからアドレス1,2,3,……,600の順に読出さ
れ、同図(a)に示されているビットマップメモリに転
送される場合を考えると、該アドレスにあるパターンデ
ータとビットマップメモリのアドレスとは第3表に示さ
れている関係にあれば、文字Aは180°の回転で、ビッ
トマップメモリ中に格納されることになる。
Now, the character "A" shown in FIG. 7 (b) is read from the character pattern ROM in the order of addresses 1, 2, 3, ..., 600, and the bit map shown in FIG. 7 (a). Considering the case of being transferred to the memory, if the pattern data at the address and the address of the bitmap memory have the relationship shown in Table 3, the character A is rotated by 180 ° and is stored in the bitmap memory. Will be stored in.

第3表の対応関係が成立つように第1図に実施例を動
作させるには、レジスタ付セレクタ1にD端子から入力
される初期データWAS(スタートアドレス)を75000と
し、入力レジスタ4に入力されるMの値を2000とし、加
算値セレクタ5を指定する信号Iにより−Mと−1を指
定するようにすればよい。また、N進減算カウンタ8お
よびK進減算カウンタ9にセットする初期値NおよびK
は、前記と同様に、それぞれ20および30にすればよい。
In order to operate the embodiment shown in FIG. 1 so that the correspondence relationship in Table 3 is established, the initial data WAS (start address) input from the D terminal to the selector with register 1 is set to 75000 and input to the input register 4. The value of M to be set is 2000, and -M and -1 may be specified by the signal I specifying the addition value selector 5. Also, the initial values N and K set in the N-ary subtraction counter 8 and the K-ary subtraction counter 9 are set.
May be 20 and 30, respectively, as described above.

上記のような値に初期値をセットして、第1図の回路
を動作させると、第10図に示されているように、WA=WA
S、WA=WA−1の動作が19回繰返して行われ、次いでWA
=WAS−2000,WA=WA−1の動作が19回繰返して行われ
る。最終的には、以上の動作が総計で30回行われること
になる。
When the initial values are set to the above values and the circuit of FIG. 1 is operated, as shown in FIG. 10, WA = WA
The operation of S, WA = WA-1 is repeated 19 times, then WA
= WAS-2000, WA = WA-1 is repeated 19 times. Ultimately, the above operations will be performed 30 times in total.

この動作により、第3表のビットマップメモリアドレ
スに示されているアドレスが順次ビットマップメモリ24
に出力され、これに同期して文字パターンROM23からパ
ターンデータをビットマップメモリ24に転送することに
より、180°回転させた文字Aをビットマップメモリ24
の所定のエリアに格納することができる。
By this operation, the addresses shown in the bitmap memory address in Table 3 are sequentially stored in the bitmap memory 24.
Is output to the bit map memory 24 by transferring the pattern data from the character pattern ROM 23 to the bit map memory 24 in synchronization with this.
Can be stored in a predetermined area.

以上の説明は1個の文字Aを180°回転する場合であ
ったが、文章のようにABCD……と続く場合には、B,C,D,
……をそれぞれ上記と同様にして180°回転させる処理
を行うようにすればよい。
In the above explanation, one character A was rotated by 180 °, but if ABCD …… continues like a sentence, then B, C, D,
.. may be rotated 180 degrees in the same manner as above.

以上の説明は、文字パターンROM23から読み出した文
字を、−90°、0°および+180°回転させて、ビット
マップメモリ24の所定のアドレスに格納するものであっ
たが、文字パターンROM23から読み出した文字に上記の
ような回転処理を施すことなくビットマップメモリ24に
格納し、該ビットマップメモリ24からプリンタへ読出す
時に、本実施例を適用するようにしてもよいことは勿論
である。
In the above description, the character read from the character pattern ROM23 is rotated by -90 °, 0 ° and + 180 ° and stored in a predetermined address of the bitmap memory 24. However, the character is read from the character pattern ROM23. It goes without saying that the present embodiment may be applied when the character is stored in the bitmap memory 24 without being subjected to the above-described rotation processing and is read from the bitmap memory 24 to the printer.

また、上記の実施例は回転させた文字パターンを用い
てプリントする例であったが、該文字パターン情報を表
示装置に送り、所望の回転がなされているかどうかのモ
ニタをするようにしてもよい。
Although the above embodiment is an example of printing using a rotated character pattern, the character pattern information may be sent to a display device to monitor whether or not the desired rotation is performed. .

(発明の効果) 以上の説明から明らかなように、本発明によれば、つ
ぎのような効果が達成される。
(Effects of the Invention) As is clear from the above description, according to the present invention, the following effects are achieved.

(1)文字パターンROM中に、文字の回転角が0°の文
字を格納しておくだけで、該文字から−90°および180
°回転させた文字パターンデータを作ることができるの
で、文字パターンROMの容量を最小限の大きさにするこ
とができ、安価に構成できる。
(1) By simply storing a character whose rotation angle is 0 ° in the character pattern ROM, it is possible to store -90 ° and 180
Since the rotated character pattern data can be created, the capacity of the character pattern ROM can be minimized and the cost can be reduced.

(2)ポートレート縦、横書き、およびランドスケープ
縦、横書きのプリントを容易に行うことができる。
(2) Portrait vertical and horizontal writing, and landscape vertical and horizontal printing can be easily performed.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例のブロック図、第2図は第11
図の画像供給装置の一具体例を示すブロック図、第3図
は文字パターンROM23中に格納されている文字パターン
の一例を示す図、第4図はビットマップメモリ中に形成
されるイメージエリアの一例を示す図、第5図および第
6図はポートレート縦書きおよびランドスケープ横書き
用の−90°回転した文字パターンをビットマップメモリ
に転送する説明図、第7図および第8図はランドスケー
プ縦書き用の文字パターンをビットマップメモリに転送
する説明図、第9図および第10図はポートレート横書き
用の文字パターンをビットマップメモリに転送する説明
図、第11図は従来のプリンタの概略ブロック図、第12図
はポートレート縦、横、ランドスケープ縦、横の説明図
である。 1……レジスタ付セレクタ、3……被加算セレクタ、5
……加算値セレクタ、6……加算器、7……メモリアド
レス出力レジスタ、8……N進減算カウンタ、9……K
進減算カウンタ、23……文字パターンROM、24……ビッ
トマップメモリ、27……メモリコントローラ
FIG. 1 is a block diagram of an embodiment of the present invention, and FIG.
FIG. 3 is a block diagram showing a specific example of the image supply device shown in FIG. 3, FIG. 3 is a diagram showing an example of a character pattern stored in the character pattern ROM 23, and FIG. 4 is an image area formed in a bitmap memory. FIGS. 5 and 6 show an example of transferring a character pattern rotated by −90 ° for portrait vertical writing and landscape horizontal writing to a bitmap memory, and FIGS. 7 and 8 show landscape vertical writing. FIG. 9 and FIG. 10 are explanatory views of transferring a character pattern for portrait horizontal writing to a bitmap memory, and FIG. 11 is a schematic block diagram of a conventional printer. , FIG. 12 is an explanatory diagram of portrait portrait, landscape portrait, landscape portrait portrait, and landscape portrait portrait. 1 ... Selector with register, 3 ... Selector to be added, 5
…… Addition value selector, 6 …… Adder, 7 …… Memory address output register, 8 …… N-ary subtraction counter, 9 …… K
Decimal subtraction counter, 23 …… Character pattern ROM, 24 …… Bit map memory, 27 …… Memory controller

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−52345(JP,A) 特開 昭61−89051(JP,A) 特開 昭60−144790(JP,A) 特開 昭59−220855(JP,A) 特開 昭59−123925(JP,A) 特開 昭60−232594(JP,A) 特開 昭58−93095(JP,A) 特開 昭59−224892(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-60-52345 (JP, A) JP-A-61-89051 (JP, A) JP-A-60-144790 (JP, A) JP-A-59- 220855 (JP, A) JP 59-123925 (JP, A) JP 60-232594 (JP, A) JP 58-93095 (JP, A) JP 59-224892 (JP, A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】文字パターンROMから文字パターンを読出
してビットマップメモリに格納し、該ビットマップメモ
リから走査線毎のディジタル画信号を記録装置もしくは
表示装置に供給する装置の画像メモリ装置において、 ポートレート縦、横書き、ランドスケープ縦、および横
書きの4種類の印字のうちの所望の印字の原点を起点と
する各文字のスタートアドレスを順次供給する手段と、 該供給されたスタートアドレスを順次設定するレジスタ
付セレクタと、 +M、−M、−1および+1の加算値(ただし、Mはア
ドレスが連続して付された方向のビットマップメモリ幅
のビット数を表す)を記憶し、この中から前記所望の印
字に対応する文字パターンの回転角度に応じた値が選択
される加算値セレクタと、前記レジスタ付セレクタの出
力が入力する被加算セレクタと、該被加算セレクタおよ
び前記加算値セレクタの出力を加算する加算器と、該加
算器に接続されたメモリアドレス出力レジスタと、前記
加算器の出力を前記レジスタ付セレクタに接続する手段
と、前記メモリアドレス出力レジスタの出力を前記被加
算セレクタに接続する手段とを具備し、 前記4種類の印字のうちの所望の印字を行えるようにし
たことを特徴とする画像メモリ制御装置。
1. An image memory device of a device for reading a character pattern from a character pattern ROM, storing the character pattern in a bit map memory, and supplying a digital image signal for each scanning line from the bit map memory to a recording device or a display device. Means for sequentially supplying the start address of each character starting from the desired printing origin among four types of printing of rate vertical, horizontal writing, landscape vertical, and horizontal writing, and a register for sequentially setting the supplied start address And an additional value of + M, -M, -1, and +1 (where M represents the number of bits of the bit map memory width in the direction in which addresses are consecutively added), and the desired value is selected from these. Output of the selector with added value and the value selected according to the rotation angle of the character pattern corresponding to the printing of Connected adder, an adder for adding the outputs of the adder selector and the addition value selector, a memory address output register connected to the adder, and an output of the adder connected to the registered selector And a means for connecting the output of the memory address output register to the augend selector so that desired printing among the four types of printing can be performed. .
JP61182657A 1986-08-05 1986-08-05 Image memory controller Expired - Lifetime JPH0833725B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61182657A JPH0833725B2 (en) 1986-08-05 1986-08-05 Image memory controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61182657A JPH0833725B2 (en) 1986-08-05 1986-08-05 Image memory controller

Publications (2)

Publication Number Publication Date
JPS6338986A JPS6338986A (en) 1988-02-19
JPH0833725B2 true JPH0833725B2 (en) 1996-03-29

Family

ID=16122152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61182657A Expired - Lifetime JPH0833725B2 (en) 1986-08-05 1986-08-05 Image memory controller

Country Status (1)

Country Link
JP (1) JPH0833725B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893095A (en) * 1981-11-28 1983-06-02 株式会社東芝 Memory address controller
JPS59123925A (en) * 1982-12-29 1984-07-17 Fujitsu Ltd Address control system
JPS59224892A (en) * 1983-05-31 1984-12-17 富士通株式会社 Rotation/movement control system for image data
JPS59220855A (en) * 1983-05-31 1984-12-12 Toshiba Corp Memory access control system
JPS60144790A (en) * 1984-01-04 1985-07-31 富士ゼロックス株式会社 Graphic display unit
JPS60232594A (en) * 1984-05-02 1985-11-19 日本電気オフイスシステム株式会社 Generator for character signal or the like

Also Published As

Publication number Publication date
JPS6338986A (en) 1988-02-19

Similar Documents

Publication Publication Date Title
US5086497A (en) Image output command method for image processing system
US5386510A (en) Method of and apparatus for converting outline data to raster data
JPS61249175A (en) Graphic processor
JPS60140472A (en) Interactive controller for font pattern formation/correction/synthesis
US5040129A (en) Data processor for generating character image
US4885699A (en) Data processing apparatus for editing, filing, and printing image data by means of visual observation of the data on a display screen
EP0091124B1 (en) Video signal generating circuit
JPH04252562A (en) Picture processing unit
JPH0833725B2 (en) Image memory controller
JP3110975B2 (en) Display with character mask function
JPS6363913B2 (en)
JP2744228B2 (en) Image processing device
JP2956774B2 (en) Character display device
US5579465A (en) Shifted character pattern data processor
JPH01160665A (en) Printer
JPS63100872A (en) Hard copy system for display screen
JP2940140B2 (en) Document data processing device
JPS6367682A (en) Image processing method
JPS63252745A (en) Multicolor image forming device
JPS6367867A (en) Image processing method
JPS6327891A (en) Image processing circuit
JPH03227670A (en) Color image recorder
JPS63221043A (en) Two-sided printing image generator
JPH0334869A (en) Printing apparatus
JPS63200194A (en) document output device