JPH0833838B2 - Computer system - Google Patents
Computer systemInfo
- Publication number
- JPH0833838B2 JPH0833838B2 JP61226738A JP22673886A JPH0833838B2 JP H0833838 B2 JPH0833838 B2 JP H0833838B2 JP 61226738 A JP61226738 A JP 61226738A JP 22673886 A JP22673886 A JP 22673886A JP H0833838 B2 JPH0833838 B2 JP H0833838B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- power
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
- Retry When Errors Occur (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、マイクロCPU,メモリ周辺制御用LSI構成さ
れるコンピュータシステムに関する。DETAILED DESCRIPTION OF THE INVENTION Object of the Invention (Industrial field of application) The present invention relates to a computer system including a micro CPU and a memory peripheral control LSI.
(従来の技術) 記憶内容を電池によってバックアップする電子装置に
おいて、電源をOFFしても、現在実行中のプログラムに
必要な全ての状態を保持し、電源を再びNした時にそ
のプログラムを継続実行させる機能を持つものがある。
ここではこの機能をリジューム機能(Resume)と称し、
以下の説明を行なう。この機能を実現するためには、実
行中のプログラムが使用している全てのレジスタ内容を
保持する必要がある。(Prior Art) In an electronic device that backs up stored contents with a battery, even if the power is turned off, all the states necessary for the program currently being executed are retained, and the program is continuously executed when the power is turned off again. Some have functions.
Here, this function is called the resume function (Resume),
The following description will be given. In order to realize this function, it is necessary to retain the contents of all registers used by the program being executed.
ところで従来のこの種装置ではCPUが持つレジスタの
内容のみ保持することで実現しているものが多い。しか
しながらこの場合、CPUに接続されている周辺の入出力
装置を制御する回路の状態は保持されず、従って完全な
リジューム機能は提供されない。周辺の入出力装置の制
御回路まで保持するためには、CPUのレジスタ同様にそ
れらの制御状態を示すデータを保持する必要がある。こ
の種装置のシステム構成を第3図に示す。図中、33,34
は入出力制御装置(IOC)であり、市販の入出力制御用L
SIにて構成される。これらはCPU31から発せられる入出
力命令によって制御可能である。メモリ32は電源N時
には図示せぬ主電源からその電力の供給を受け、電源
FF時には図示せぬ電池等のバックアップ用電源から電力
の供給を受け、電源FF中でもその記憶データを保持で
きる不揮発性メモリである。CPU31,入出力制御装置33,3
4の電力は主電源のみから電力の供給を受け、電源FF
時はバックアップされない。By the way, many of these conventional devices are realized by holding only the contents of the registers of the CPU. However, in this case, the state of the circuit controlling the peripheral input / output device connected to the CPU is not retained, and thus the complete resume function is not provided. In order to hold the control circuits of the peripheral input / output devices, it is necessary to hold the data indicating the control states of them as well as the CPU registers. The system configuration of this type of device is shown in FIG. 33,34 in the figure
Is an input / output controller (IOC), and is a commercially available L for input / output control
Composed of SI. These can be controlled by input / output commands issued from the CPU 31. The memory 32 receives power from a main power source (not shown) when the power source is N
It is a non-volatile memory that receives power from a backup power source such as a battery (not shown) during FF and can retain the stored data even during power FF. CPU31, I / O controller 33,3
The power of 4 receives the power from the main power supply only, and the power FF
Time is not backed up.
(発明が解決しようとする問題点) ところで最近は、半導体技術の進展によりマイクロコ
ンピュータ,メモリ,周辺制御用LSIが安価に供給され
る様になった。これらコンポーネントを適当に組合せる
だけで比較的高性能なコンピュータシステムを構築出来
る。上記周辺制御用LSIのコントロールはCPUからの入出
力(INPUT/OUTPUT)命令によってアクセス可能な入出力
レジスタによって行なわれるようになっている。従がっ
て、これら周辺制御用LSIに内蔵される入出力レジスタ
のデータを保持すればCPUのみならず入出力装置の状態
を保持でき、より完全なリジューム(ReSume)機能(電
源N時電源FF時のプログラムをそのまま継続実行す
る機能)を実現できる。ところが、多くの周辺制御用LS
Iは書込み専用の入出力レジスタを持つ。このような入
出力レジスタがあると電源FF時、CPUはその制御LSIの
入出力レジスタ(書込み専用)の内容を読取り、それを
メモリにセーブすることができず、従ってそのLSIの状
態を完全に保持することが不可能となる。(Problems to be Solved by the Invention) By the way, recently, due to progress in semiconductor technology, microcomputers, memories, and peripheral control LSIs have been supplied at low cost. A relatively high-performance computer system can be constructed simply by combining these components appropriately. The control of the peripheral control LSI is performed by an input / output register accessible by an input / output (INPUT / OUTPUT) instruction from the CPU. Therefore, by holding the data in the I / O registers built into these peripheral control LSIs, the state of not only the CPU but also the I / O device can be held, and a more complete resume function (Resume function when power is turned on FF It is possible to realize the function of continuously executing the time program). However, many peripheral control LSs
I has a write-only input / output register. With such an I / O register, the CPU cannot read the contents of the I / O register (write-only) of the control LSI at power FF and save it in the memory, so the state of the LSI cannot be completely saved. It becomes impossible to hold.
本発明は上記事情に基づいてなされたものであり、よ
り完全なリジューム機能を実現するコンピュータシステ
ムを提供することを目的とする。The present invention has been made based on the above circumstances, and an object thereof is to provide a computer system that realizes a more complete resume function.
(問題点を解決するための手段) 本発明は周辺制御用LSIが内蔵する入出力レジスタを
不揮発生メモリ上にバックアップ(退避)する際、その
LSIが持つ読出し専用の入出力レジスタ,読出し/書込
み可能な入出力レジスタ以外に、書込み専用の入出力レ
ジスタもバックアップすることを可能にし、より完全な
リジューム機能を実現するものである。(Means for Solving Problems) The present invention provides a method for backing up (saving) an input / output register built in a peripheral control LSI on a non-volatile memory.
In addition to the read-only I / O registers and read / write I / O registers of the LSI, it is possible to back up the write-only I / O registers to realize a more complete resume function.
このため、周辺制御用LSIが持つ書込み専用の入出力
レジスタ(CPUが読取り不可)にデータを書込み際新た
に付加される複写用レジスタにも同一データを書込み電
源の再投入時、CPUはそのデータを読取り、プログラム
を継続実行する構成としたものである。Therefore, when writing data to the write-only I / O register (CPU cannot read) of the peripheral control LSI, the same data is written to the copy register that is newly added when the power is turned on again. Is read and the program is continuously executed.
(作用) 上記構成にて、電源断の直前は、CPUが持つ全てのレ
ジスタと共に、周辺制御用LSI内蔵の入出力レジスタの
内容も退避する。この時、CPUは各々のレジスタの内容
を読出しそれらを不揮発性メモリへ書込む。ここで、CP
Uが周辺制御用LSI内蔵の書込み専用入出力レジスタに対
し、読出し命令を実行した場合そのデータは複写用レジ
スタから読取る。電源再投入時には、不揮発性メモリに
退避されてある全てのデータを元の状態に戻す。このこ
とにより電源断要求のために中断されたプログラムはそ
の状態から再実行可となる。このことにより、完全なリ
ジューム機能を実現できる。(Operation) In the above configuration, immediately before the power is turned off, the contents of the input / output registers built into the peripheral control LSI are saved together with all the registers of the CPU. At this time, the CPU reads the contents of each register and writes them to the non-volatile memory. Where CP
When U executes a read command to the write-only I / O register built in the peripheral control LSI, the data is read from the copy register. When the power is turned on again, all the data saved in the non-volatile memory is returned to the original state. As a result, the program interrupted due to the power-off request can be re-executed from that state. As a result, a complete resume function can be realized.
(実施例) 以下、図面を使用して本発明実施例につき詳細に説明
する。第1図は本発明の実施例を示すブロック図であ
る。図において、11はマイクロプロセッサ(μCPU)12
はメモリ,13,14は周辺制御用LSIであり、これら各コン
ポーネントが入出力バス15に共通に接続されることによ
りコンピュータシステムが構築されている。本発明では
この入出力バス15に更に入出力レジスタファイル16が接
続されている。周辺制御用LSI13,14が内蔵する入出力レ
ジスタの中には書込み専用の入出力レジスタがある。外
部接続される入出力レジスタファイル16はこれら書込み
専用の入出力レジスタの複写をとってマイクロCPU11が
そのデータを読取ることを可能とするために設けられた
回路ブロックである。具体的にはマイクロプロセッサ11
が周辺制御用LSI13,14内蔵の書込み専用の入出力レジス
タに対し出力命令を実行するとマイクロプロセッサ11か
らの書込みデータは、その書込み専用入出力レジスタと
同時に入出力レジスタファイル16内の該当入出力レジス
タ位置にも書込まれる。この入出力レジスタファイル16
は書込みのみならず読取りも可能である。Embodiments Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, 11 is a microprocessor (μCPU) 12
Is a memory, 13 and 14 are peripheral control LSIs, and a computer system is constructed by commonly connecting these components to the input / output bus 15. In the present invention, an input / output register file 16 is further connected to this input / output bus 15. Among the input / output registers built in the peripheral control LSIs 13 and 14, there are write-only input / output registers. The externally connected input / output register file 16 is a circuit block provided to make a copy of these write-only input / output registers and enable the micro CPU 11 to read the data. Specifically, the microprocessor 11
When the CPU executes an output instruction to the write-only input / output register built in the peripheral control LSIs 13 and 14, the write data from the microprocessor 11 is simultaneously written to the write-only input / output register and the corresponding input / output register in the input / output register file 16. It is also written in the position. This I / O register file 16
Can be read as well as written.
第2図は本発明実施例の動作を示すフローチャートで
ある。FIG. 2 is a flow chart showing the operation of the embodiment of the present invention.
以下第2図に示すフローチャートを参照しながら第1
図に示した実施例の動作について詳細に説明する。電源
FFの直前には、マイクロプロセッサ11内臓の全てのレ
ジスタと共に、周辺制御用LSI13,14内臓の入出力レジス
タの内容もセーブ(退避)する。この時、マイクロプロ
セッサ11は各々のレジスタ内容を読出し、それらを不揮
発性メモリに書込む。通常はマイクロプロセッサ11のス
タック・ポイントが示すメモリ12上のスタック位置にプ
ッシュする。ここでもしマイクロプロセッサ11が周辺制
御用LSI13,14内臓の書込み専用入出力レジスタに対して
入力命令(読出し命令)を実行するとそのデータは周辺
制御用LSI13,14からではなく、入出力レジスタファイル
16から読取られることになる。First, referring to the flowchart shown in FIG.
The operation of the embodiment shown in the figure will be described in detail. Power supply
Immediately before the FF, the contents of the input / output registers built in the peripheral control LSIs 13 and 14 are saved together with all the registers built in the microprocessor 11. At this time, the microprocessor 11 reads the contents of each register and writes them in the non-volatile memory. Normally, it is pushed to the stack position on the memory 12 indicated by the stack point of the microprocessor 11. If the microprocessor 11 executes an input command (read command) to the write-only input / output registers contained in the peripheral control LSIs 13 and 14, the data is not from the peripheral control LSIs 13 and 14, but the input / output register file.
It will be read from 16.
電源N(再投入)時には不揮発性メモリ12上にセー
ブした全てのデータを元の状態に戻す。これで電源断の
要求のため中断されたプログラムは、その状態から再実
行可能となる。ここではマイクロプロセッサ11のみなら
ず、周辺の入出力制御回路の状態をも含めて再実行可と
なる。When the power is turned on (returned on), all the data saved in the nonvolatile memory 12 is returned to the original state. Now, the program suspended due to the power-off request can be re-executed from that state. Here, not only the microprocessor 11, but also the states of the peripheral input / output control circuits can be re-executed.
以上説明の様に本発明に従えば、電源の再投入時CPU
以外の周辺制御用LSIをも電源断直前の状態に復帰させ
ることが可となるため、プログラムを継続実行させるこ
とが出来、完全なリジューム機能を実現させることが出
来、完全なリジューム機能を実現できる。As described above, according to the present invention, when the power is turned on again, the CPU
Peripheral control LSIs other than the above can be returned to the state immediately before the power was cut off, so that the program can be continuously executed, a complete resume function can be realized, and a complete resume function can be realized. .
第1図は本発明の実施例を示すブロック図,第2図は本
発明実施例の動作を示すフローチャート,第3図は従来
におけるコンピュータシステムの構築例を示すブロック
図である。 11……マイクロプロセッサ(μCPU)、12……メモリ、1
3,14……周辺制御用LSI、15……入出力バス、16……入
出力レジスタファイル。FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a flow chart showing an operation of the embodiment of the present invention, and FIG. 3 is a block diagram showing an example of construction of a conventional computer system. 11 …… Microprocessor (μCPU), 12 …… Memory, 1
3,14 ... peripheral control LSI, 15 ... I / O bus, 16 ... I / O register file.
Claims (1)
実行中のプログラムを中断し、電源の再投入時にそのプ
ログラムを継続実行するのに必要なハードウェア状態に
関するデータを不揮発性記憶手段に退避するコンピュー
タシステムであって、 上記プログラムの継続実行に必要不可欠であり、上記CP
Uが読取り不能なハードウェア状態に関するデータを保
持するレジスタと、 上記CPUが上記レジスタにデータを書込む際、同一デー
タが書込まれる複写用レジスタと、 電源断要求時、上記レジスタに代わり、複写用レジスタ
からデータを読取り上記不揮発性記憶手段にデータを退
避する退避手段と、 電源再投入時、上記CPUは上記不揮発性記憶手段からデ
ータを読取り上記レジスタにデータを再設定する再設定
手段と を具備してなることを特徴とするコンピュータシステ
ム。Claims: 1. Having a CPU, when a power-off request is made, the program currently being executed is interrupted, and when the power is turned on again, the data relating to the hardware state necessary for continuing execution of the program is non-volatile. It is a computer system that saves in storage means and is indispensable for continuous execution of the above program.
A register that holds data related to the hardware state that U cannot read, a copy register to which the same data is written when the above CPU writes data to the above register, and a copy instead of the above register when a power-off request is made. A saving means for reading the data from the register for saving data in the nonvolatile storage means, and a resetting means for reading the data from the nonvolatile storage means and resetting the data in the register when the power is turned on again. A computer system provided with.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226738A JPH0833838B2 (en) | 1986-09-25 | 1986-09-25 | Computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226738A JPH0833838B2 (en) | 1986-09-25 | 1986-09-25 | Computer system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6381537A JPS6381537A (en) | 1988-04-12 |
| JPH0833838B2 true JPH0833838B2 (en) | 1996-03-29 |
Family
ID=16849832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61226738A Expired - Lifetime JPH0833838B2 (en) | 1986-09-25 | 1986-09-25 | Computer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0833838B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2779813B2 (en) * | 1988-09-06 | 1998-07-23 | セイコーエプソン株式会社 | computer |
| JPH0954748A (en) * | 1995-08-11 | 1997-02-25 | Toshiba Corp | Computer system and DMA controller provided in this system |
| EP1102174A1 (en) * | 1999-11-19 | 2001-05-23 | Mitsubishi Electric Europe B.V. | Semiconductor device with non-volatile mode register |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519540A (en) * | 1974-07-13 | 1976-01-26 | Fujitsu Ltd | |
| JPS5539987A (en) * | 1978-09-14 | 1980-03-21 | Mitsubishi Electric Corp | Automatic operation restart system of computer system |
| JPS59231623A (en) * | 1983-06-15 | 1984-12-26 | Fujitsu Ltd | Equivalently continuous operation system |
| JPS60132220A (en) * | 1983-12-20 | 1985-07-15 | Sanyo Electric Co Ltd | Microcomputer |
| JPS60225924A (en) * | 1984-04-25 | 1985-11-11 | Seiko Epson Corp | Information processor |
| JPS61127021A (en) * | 1984-11-27 | 1986-06-14 | Mitsubishi Electric Corp | Terminal equipment |
-
1986
- 1986-09-25 JP JP61226738A patent/JPH0833838B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6381537A (en) | 1988-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6336161B1 (en) | Computer configuration system and method with state and restoration from non-volatile semiconductor memory | |
| TWI407300B (en) | Method and controller for power management | |
| JPH04362717A (en) | System restarting device | |
| EP0470624B1 (en) | DMA controller having jump function | |
| US5590340A (en) | Apparatus and method for suspending and resuming software application on a computer | |
| JPH0521251B2 (en) | ||
| US5481756A (en) | DMA controller mailing auto-initialize halting unit | |
| JPH0833838B2 (en) | Computer system | |
| JPH0518143B2 (en) | ||
| JPH04311219A (en) | Data backup system | |
| TWI522924B (en) | Electronic device and method thereof for switching operating system | |
| JPH0793101A (en) | Data backup device | |
| JPS6048770B2 (en) | Information processing method | |
| JP2701739B2 (en) | Processor switching method | |
| JPH03163617A (en) | How to warm boot a program in a computer system | |
| JPH04105110A (en) | Power controller | |
| JPS62286143A (en) | Semiconductor memory device | |
| KR101236393B1 (en) | Electric device and control method thereof | |
| JPS63157238A (en) | Computer | |
| JP3080882B2 (en) | Data backup and restoration system | |
| JPS5941030A (en) | Microcomputer system | |
| JPS61163423A (en) | Processing equipment powered by memory backup | |
| JPH04209034A (en) | In-circuit emulator | |
| JPH06119257A (en) | Large-scale integrated circuit with internal state saving structure | |
| JPS6329861A (en) | Ipl control system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |