Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0834336B2 - Semiconductor laser device and manufacturing method thereof - Google Patents
[go: Go Back, main page]

JPH0834336B2 - Semiconductor laser device and manufacturing method thereof - Google Patents

Semiconductor laser device and manufacturing method thereof

Info

Publication number
JPH0834336B2
JPH0834336B2 JP2295490A JP2295490A JPH0834336B2 JP H0834336 B2 JPH0834336 B2 JP H0834336B2 JP 2295490 A JP2295490 A JP 2295490A JP 2295490 A JP2295490 A JP 2295490A JP H0834336 B2 JPH0834336 B2 JP H0834336B2
Authority
JP
Japan
Prior art keywords
layer
substrate
active layer
type inp
laminated structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2295490A
Other languages
Japanese (ja)
Other versions
JPH03227086A (en
Inventor
弘志 中津
文弘 厚主
和彦 猪口
敏之 奥村
章憲 関
治久 滝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2295490A priority Critical patent/JPH0834336B2/en
Priority to US07/625,169 priority patent/US5070510A/en
Priority to EP90313536A priority patent/EP0433051B1/en
Priority to DE69032451T priority patent/DE69032451T2/en
Publication of JPH03227086A publication Critical patent/JPH03227086A/en
Publication of JPH0834336B2 publication Critical patent/JPH0834336B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は遠距離光通信用光源に適した半導体レーザ素
子及びその製造方法に関し、特に、単一基本水平横モー
ドで発振し、低電流で安定に動作する半導体レーザ素子
及びその製造方法に関する。
Description: TECHNICAL FIELD The present invention relates to a semiconductor laser device suitable for a light source for long-distance optical communication and a method for manufacturing the same, and in particular, it oscillates in a single basic horizontal transverse mode and has a low current. The present invention relates to a semiconductor laser device that operates stably and a manufacturing method thereof.

(従来の技術) 1μm帯(1.1〜1.7μm)の波長領域で発振する半導
体レーザ素子は、高速遠距離通信分野に於ける光通信用
光源として盛んに研究されている。これは、この波長帯
に於ける光通信用石英ガラスファィバの伝搬損失が極め
て低いためである。特に、高純度材料を用いた低損失石
英ガラスファィバには、波長1.3μm領域に於いて材料
分散がないため、この波長領域のレーザ光を放射する半
導体レーザを用いることによって、1GHz・kmを越える高
い遮断周波数が得られる。
(Prior Art) A semiconductor laser device that oscillates in a wavelength region of 1 μm band (1.1 to 1.7 μm) has been actively studied as a light source for optical communication in the field of high-speed long-distance communication. This is because the propagation loss of the silica glass fiber for optical communication in this wavelength band is extremely low. In particular, a low-loss silica glass fiber using a high-purity material has no material dispersion in the wavelength range of 1.3 μm. Therefore, by using a semiconductor laser that emits a laser beam in this wavelength range, it is possible to achieve a high value exceeding 1 GHz · km. The cutoff frequency is obtained.

第4図に、1.3μm帯の光通信用光源として使用され
る従来の半導体レーザ素子の断面図を示す。この半導体
レーザ素子は、押込型ダブルヘテロ構造を有するもので
ある。
FIG. 4 shows a cross-sectional view of a conventional semiconductor laser device used as a light source for 1.3 .mu.m band optical communication. This semiconductor laser device has an indented double hetero structure.

第4図からわかるように、半導体基板21上に、n型In
Pクラッド層22、ノンドープInGaAsP活性層23、p型InP
クラッド層24、及びp型InGaAsPキャップ層25がこの順
番で基板21側から積層されたダブルヘテロ構造のメサス
トライプ構造が設けられている。メサストライプ構造が
設けられている領域以外の領域の基板21上には、p型In
P電流ブロック層26及びn型InP電流ブロック層27がこの
順番で基板21側から積層された埋込層が設けられてい
る。埋込層は、メサストライプ構造の側面を覆ってい
る。n型InP電流ブロック層27及びp型InGaAsPキャップ
層26上にはAuZn電極28が、基板21の裏面にはAuGe電極29
が形成されている。
As can be seen from FIG. 4, the n-type In is formed on the semiconductor substrate 21.
P-clad layer 22, non-doped InGaAsP active layer 23, p-type InP
A clad layer 24 and a p-type InGaAsP cap layer 25 are stacked in this order from the substrate 21 side to provide a double hetero structure mesa stripe structure. On the substrate 21 in the region other than the region where the mesa stripe structure is provided, p-type In
A buried layer in which the P current blocking layer 26 and the n-type InP current blocking layer 27 are stacked in this order from the substrate 21 side is provided. The buried layer covers the side surface of the mesa stripe structure. An AuZn electrode 28 is provided on the n-type InP current blocking layer 27 and the p-type InGaAsP cap layer 26, and an AuGe electrode 29 is provided on the back surface of the substrate 21.
Are formed.

第4図の半導体レーザ素子は、活性層23を含むメサス
トライプ構造の側面が埋込層によって覆われている。こ
のために、単一の基本水平横モードで発振するレーザ光
が得られる。また、レーザ光を発振させるために、ダブ
ルヘテロ構造に対して順方向に電圧を印加する場合、埋
込層内に設けられたpn接合部には逆バイアスが印加され
る構成となっている。このために、埋込層を流れる無効
電流が減少し、メサストライプ構造中を電流は集中して
効率よく流れる。従って、閾値電流は低下し、低電流で
の安定したレーザ発振が実現する。
In the semiconductor laser device of FIG. 4, the side surface of the mesa stripe structure including the active layer 23 is covered with a buried layer. Therefore, a laser beam that oscillates in a single fundamental horizontal transverse mode can be obtained. Further, when a voltage is applied in the forward direction to the double hetero structure in order to oscillate laser light, a reverse bias is applied to the pn junction provided in the buried layer. For this reason, the reactive current flowing through the buried layer is reduced, and the current is concentrated and efficiently flows in the mesa stripe structure. Therefore, the threshold current is reduced, and stable laser oscillation at low current is realized.

次に、第4図の半導体レーザ素子の従来の製造方法に
ついて説明する。
Next, a conventional method of manufacturing the semiconductor laser device of FIG. 4 will be described.

まず、LPE法により、半導体基板21上にn型InPクラッ
ド層22、ノンドーブInGaAsP活性層23、p型InPクラッド
層24、及びp型InGaAsPキャップ層25をこの順番で基板2
1側から積層する。
First, the n-type InP clad layer 22, the non-dove InGaAsP active layer 23, the p-type InP clad layer 24, and the p-type InGaAsP cap layer 25 are formed on the semiconductor substrate 21 in this order by the LPE method.
Stack from side 1.

次に、後工程で埋込層が埋め込まれる部分を形成する
ために、p型InGaAsPキャップ層25上に所定幅のメサス
トライプパターンを有するエッチングマスクを形成した
後、該エッチングマスクに覆われていない領域のp型In
GaAsPキャップ層、p型InPクラッド層24、ノンドープIn
GaAsP活性層23、n及び型InPクラッド層22をエッチング
する。こうして、InPクラッド層22、InGaAsP活性層23、
InPクラッド層24、及びp型InGaAsPキャップ層からなる
メサストライプ構造が基板21上に形成される。このとき
のエッチングマスクのパターンは、活性層23の幅を決定
するものである。
Next, an etching mask having a mesa stripe pattern of a predetermined width is formed on the p-type InGaAsP cap layer 25 in order to form a portion in which the burying layer is buried in a later step, and the etching mask is not covered with the etching mask. P-type In of region
GaAsP cap layer, p-type InP clad layer 24, undoped In
The GaAsP active layer 23, n and the InP cladding layer 22 are etched. Thus, the InP clad layer 22, the InGaAsP active layer 23,
A mesa stripe structure including an InP clad layer 24 and a p-type InGaAsP cap layer is formed on the substrate 21. The pattern of the etching mask at this time determines the width of the active layer 23.

上記のエッチングによりn型InPクラッド層22、ノン
ドーブInGaAsP活性層23、p型InPクラッド層24、及びp
型InGaAsPキャップ層が除去された領域の基板21上に、L
PE法により、p型InP電流ブロック層26及びn型InP電流
ブロック層27をこの順番で基板21側から積層する。この
とき、埋込層がメサストライプ構造の側面を覆うように
し、しかも、p型InP電流ブロック層26とn型InP電流ブ
ロック層27の界面(pn接合面)の高さが、活性層23の高
さに一致するか又は少し高くなるようにする。
By the above etching, the n-type InP clad layer 22, the non-dove InGaAsP active layer 23, the p-type InP clad layer 24, and the p-type InP clad layer 24 are formed.
On the substrate 21 in the region where the InGaAsP cap layer was removed,
By the PE method, the p-type InP current blocking layer 26 and the n-type InP current blocking layer 27 are stacked in this order from the substrate 21 side. At this time, the buried layer covers the side surface of the mesa stripe structure, and the height of the interface (pn junction surface) between the p-type InP current blocking layer 26 and the n-type InP current blocking layer 27 is equal to that of the active layer 23. Match or be slightly higher than height.

エッチングマスク除去後、p型InGaAsPキャップ層25
及びn型InP電流ブロック層27上にAuZn電極28を、基板2
1の裏面にAuGe電極29を形成する。
After removing the etching mask, the p-type InGaAsP cap layer 25
And the AuZn electrode 28 on the n-type InP current blocking layer 27, the substrate 2
An AuGe electrode 29 is formed on the back surface of 1.

(発明が解決しようとする課題) しかしながら、上述の従来技術においては、以下に述
べる問題点があった。
(Problems to be Solved by the Invention) However, the above-described conventional technology has the following problems.

第4図に示す従来例では、所定幅の活性層23を形成す
るために、基板21上の全面に活性層23を含む多層膜を形
成した後、この多層の膜の所定領域を高精度でエッチン
グし、所定幅のメサストライプ構造を形成する工程が必
要である。レーザ発振の水平横モードを安定化するため
には、活性層23の幅の所定の値からのズレを0.1μm程
度以下に抑える制御が必要である。上記従来技術によれ
ば、ウェハ上全面に形成された多層膜の所定部分を深く
エッチングすることによってメサストライプ構造を形成
するため、このような精度で、活性層23の幅を再現性良
く決定することは困難である。このため、活性層23の幅
に大きなバラツキが生じることになる。
In the conventional example shown in FIG. 4, in order to form the active layer 23 having a predetermined width, a multilayer film including the active layer 23 is formed on the entire surface of the substrate 21, and then a predetermined region of the multilayer film is highly accurately formed. A step of etching to form a mesa stripe structure having a predetermined width is required. In order to stabilize the horizontal transverse mode of laser oscillation, it is necessary to control the deviation of the width of the active layer 23 from a predetermined value to about 0.1 μm or less. According to the above-mentioned conventional technique, the mesa stripe structure is formed by deeply etching a predetermined portion of the multilayer film formed on the entire surface of the wafer. Therefore, the width of the active layer 23 is determined with good reproducibility with such accuracy. Is difficult. Therefore, the width of the active layer 23 varies greatly.

また、無効電流を低減するためには、埋込層に於ける
pn接合の高さを活性層の高さに一致させるように、各層
の層厚を制御しなければならない。pn接合の高さと活性
層23の高さとの間に大きなズレが生じてしまうと、活性
層23を流れることなく埋込層を流れる無効電流が増加す
る。このため、半導体レーザ素子の発振閾値が高くなっ
てしまう。
In addition, in order to reduce the reactive current, in the buried layer
The layer thickness of each layer must be controlled so that the height of the pn junction matches the height of the active layer. If a large deviation occurs between the height of the pn junction and the height of the active layer 23, the reactive current flowing through the buried layer without flowing through the active layer 23 increases. Therefore, the oscillation threshold of the semiconductor laser device becomes high.

また、ダブルヘテロ構造を形成するための結晶成長工
程と埋込層を形成するための結晶成長工程との間に、エ
ッチング工程等の工程が必要であるため、工程が複雑で
ある。更に、上記の結晶成長工程間に、結晶層中に大気
雰囲気から不純物が混入してしまう可能性がある。
Further, since a process such as an etching process is required between the crystal growing process for forming the double hetero structure and the crystal growing process for forming the buried layer, the process is complicated. Further, during the above crystal growth step, impurities may be mixed into the crystal layer from the atmosphere.

上記従来例を改良した半導体レーザ素子(特開昭64−
25590号により開示)を、第5図に示す。
A semiconductor laser device improved from the conventional example described above (Japanese Patent Laid-Open No. 64-64-
(Disclosed by No. 25590) is shown in FIG.

この改良例に於いては、面方位(100)のn型InP基板
31の上に、メサ状のリッジ(幅5μm、高さ2.2μm)3
2が、<011>方向(共振器方向、図面に垂直)に沿うよ
うにして設けられている。
In this improved example, an n-type InP substrate having a plane orientation (100) is used.
Mesa-shaped ridge (width 5 μm, height 2.2 μm) 3 on 31
2 are provided along the <011> direction (resonator direction, perpendicular to the drawing).

基板31上には、n型InPバッファ層33、n型InPクラッ
ド層34、ノンドープInGaAsP活性層35、及びp型InPクラ
ッド層36がこの順番で基板31側から積層されている。リ
ッジ部分上では、特に、断面形状が三角形のメサストラ
イプ状積層構造が形成されている。この積層構造の側面
は(111)B面であり、その側面と基板31の表面とのな
す角度は54.7度である。このように、メサストライプ状
の積層構造の側面が特定面方位のファセットとなるの
は、(111)B面上に結晶成長が起こりにくくなる条件
で、上記の各層を成長したからである。この改良例で
は、メサストライプ状積層構造を形成するためのエッチ
ング工程が不要となる。
On the substrate 31, an n-type InP buffer layer 33, an n-type InP cladding layer 34, a non-doped InGaAsP active layer 35, and a p-type InP cladding layer 36 are laminated in this order from the substrate 31 side. On the ridge portion, in particular, a mesa stripe-shaped laminated structure having a triangular cross section is formed. The side surface of this laminated structure is the (111) B surface, and the angle between the side surface and the surface of the substrate 31 is 54.7 degrees. As described above, the side faces of the mesa-stripe-shaped laminated structure serve as facets having a specific plane orientation because each of the above layers is grown under the condition that crystal growth does not easily occur on the (111) B plane. In this improved example, the etching step for forming the mesa stripe laminated structure is not necessary.

なお、メサストライプ状積層構造が設けられている領
域以外の領域の基板31上でも、メサストライプ状積層構
造と同様の積層構造を有する多層膜が形成されている。
It should be noted that a multilayer film having a laminated structure similar to the mesa stripe laminated structure is also formed on the substrate 31 in the region other than the region where the mesa stripe laminated structure is provided.

ウェハ上には、さらに、n型InPバリア層41、p型InP
クラッド層42、及びp型InGaAsPコンタクト層43が、こ
の順番で基板側から積層されている。p型InGaAsPコン
タクト層43上にはp側電極44が、基板31の裏面にはn側
電極45が形成されている。
The n-type InP barrier layer 41 and the p-type InP are further formed on the wafer.
The clad layer 42 and the p-type InGaAsP contact layer 43 are laminated in this order from the substrate side. A p-side electrode 44 is formed on the p-type InGaAsP contact layer 43, and an n-side electrode 45 is formed on the back surface of the substrate 31.

上記改良例は、製造の際に、メサストライプ状積層構
造を形成するための結晶成長工程と埋込層を形成するた
めの結晶成長工程との間に、エッチング工程が不要であ
るという利点を有している。また、上記の2種類の結晶
成長工程を連続した1回の工程で実施できるため、結晶
層中に大気雰囲気から不純物が混入してしまう可能性が
少ない。
The above-described improved example has an advantage that an etching step is not required between the crystal growth step for forming the mesa stripe-shaped laminated structure and the crystal growth step for forming the buried layer during manufacturing. are doing. Further, since the above-described two types of crystal growth steps can be performed in one continuous step, there is little possibility that impurities will be mixed into the crystal layer from the atmosphere.

しかし、この改良例には、基板31を深くエッチングす
ることにより、リッジ32を形成しているために、所定幅
のリッジ32を歩留り良く形成することが困難であるとい
う問題点がある。
However, this improved example has a problem that it is difficult to form the ridge 32 having a predetermined width with a high yield because the ridge 32 is formed by deeply etching the substrate 31.

また、リッジ32上にダブルヘテロ構造が形成されてい
るために、埋込層形成前のウェハ表面の断差が大きく、
埋込層形成によるウェハ表面の平坦化も困難である。ウ
ェハの上面が平坦でないと、ヒートシンク等の上に半導
体レーザ素子を搭載するときに、ヒートシンク等とウェ
ハ上面とが接するような配置を実現できなくなるという
問題が生じる。
Further, since the double hetero structure is formed on the ridge 32, the difference in the wafer surface before forming the buried layer is large,
It is also difficult to flatten the wafer surface by forming a buried layer. If the upper surface of the wafer is not flat, there arises a problem that when the semiconductor laser element is mounted on the heat sink or the like, it is impossible to realize the arrangement in which the heat sink or the like and the upper surface of the wafer are in contact with each other.

更に、この改良例には、埋込層に於けるpn接合の高さ
を活性層の高さに一致させるように、各層の層厚を精度
良く制御しなければならないので、製造歩留りが低下し
てしまうという問題もある。
Furthermore, in this improved example, the layer thickness of each layer must be controlled accurately so that the height of the pn junction in the buried layer matches the height of the active layer, which reduces the manufacturing yield. There is also the problem of being lost.

第6図に、他の改良例を示す。 FIG. 6 shows another improved example.

この改良例に於いては、面方位(100)のn型InP基板
51の上に、第5図のメサストライプ状積層構造と同様の
構造を有する積層構造が、<011>方向(共振器方向、
図面に垂直)に沿うようにして設けられている。この積
層構造は、長辺が<011>方向に沿う長方形状の開口部
を有するSiO2膜をn型InP基板51の上に形成した後、MOC
VD法により開口部内のみに、n型InPバッファ層52、n
型InPクラッド層53、ノンドープInGaAsP活性層54、及び
p型InPクラッド層55を、順次選択的に成長させること
によって形成されたものである。こうして形成された積
層構造の側面は、前記改良例と同様に、(111)B面で
ある。
In this improved example, an n-type InP substrate having a plane orientation (100) is used.
On top of 51, a laminated structure having a structure similar to the mesa-stripe-shaped laminated structure of FIG. 5 is formed in the <011> direction (resonator direction,
(Perpendicular to the drawing). In this laminated structure, a SiO 2 film having a rectangular opening whose long side extends along the <011> direction is formed on the n-type InP substrate 51, and then MOC is formed.
The n-type InP buffer layer 52, n is formed only in the opening by the VD method.
The p-type InP clad layer 53, the non-doped InGaAsP active layer 54, and the p-type InP clad layer 55 are sequentially and selectively grown. The side surface of the laminated structure thus formed is the (111) B surface, as in the modified example.

上記の結晶成長は、SiO2膜上では起こらない。SiO2
は、上記の選択的な結晶成長後に、基板51からエッチン
グにより除去される。
The above crystal growth does not occur on the SiO 2 film. The SiO 2 film is removed from the substrate 51 by etching after the selective crystal growth described above.

SiO2膜の除去された基板51上には、LPE法により、p
型InP埋込層56、n型InP埋込層57、及びp型InP埋込層5
8、及びp型InGaAsPキャップ層59がこの順番で基板51側
から積層されている。これらの層の成長によって、ウェ
ハの表面は平坦化されている。埋込層を流れる無効電流
を低減するために、p型InP埋込層56とn型InP埋込層57
の界面(pn接合面)の高さが、活性層54の高さに、ほぼ
一致するように制御されている。
On the substrate 51 from which the SiO 2 film has been removed, p
Type InP buried layer 56, n type InP buried layer 57, and p type InP buried layer 5
8 and the p-type InGaAsP cap layer 59 are laminated in this order from the substrate 51 side. The growth of these layers flattens the surface of the wafer. A p-type InP buried layer 56 and an n-type InP buried layer 57 for reducing the reactive current flowing through the buried layer.
The height of the interface (pn junction surface) is controlled to approximately match the height of the active layer 54.

p型InGaAsPキャップ層59上にはp側電極60が、基板5
1の裏面にはn側電極61が形成されている。
On the p-type InGaAsP cap layer 59, the p-side electrode 60 is formed on the substrate 5
An n-side electrode 61 is formed on the back surface of 1.

この改良例では、基板51の表面にリッジが形成されて
いないので、埋込層形成前のウェハ表面の段差が比較的
小さく、埋込層形成によりウェハ表面を平坦化すること
も比較的容易に行われている。
In this improved example, since the ridge is not formed on the surface of the substrate 51, the level difference on the wafer surface before forming the embedded layer is relatively small, and it is relatively easy to flatten the wafer surface by forming the embedded layer. Has been done.

しかし、埋込層に於けるpn接合が活性層54の近傍に形
成されるように、埋込層の層厚を精度良く制御するのが
困難である。このため、製造歩留りが低下してしまう。
However, it is difficult to accurately control the thickness of the buried layer so that the pn junction in the buried layer is formed near the active layer 54. Therefore, the manufacturing yield is reduced.

また、弗酸系エッチング液等を用いたエッチングによ
り、SiO2膜を基板61から除去するとき、メサストライプ
状積層構造にもエッチング損傷を与えてしまうという問
題がある。このエッチング損傷により、半導体レーザ素
子の製造歩留りや信頼性が低下してしまう。
Further, when the SiO 2 film is removed from the substrate 61 by etching using a hydrofluoric acid-based etching solution or the like, there is a problem that the mesa stripe-shaped laminated structure is also damaged by etching. This etching damage reduces the manufacturing yield and reliability of the semiconductor laser device.

本発明は、上記課題を解決するためになされたもので
あり、その目的とするところは、活性層の幅が高精度で
制御され、単一基本水平モードで安定に発振する、閾値
電流の低減された半導体レーザ素子及びその製造方法を
提供することにある。
The present invention has been made to solve the above problems, and an object of the present invention is to reduce the threshold current, in which the width of the active layer is controlled with high accuracy and stable oscillation occurs in a single basic horizontal mode. To provide a semiconductor laser device and a method for manufacturing the same.

本発明の他の目的は、埋込層の層厚の制御を高精度で
行う必要がなく、しかも平坦化の容易な半導体レーザ素
子及びその製造方法を提供することにある。
Another object of the present invention is to provide a semiconductor laser device which does not need to control the layer thickness of the buried layer with high precision and which can be easily planarized, and a method for manufacturing the same.

(課題を解決するための手段) 本発明の半導体レーザ素子は、半導体基板と、該半導
体基板上に形成された誘電体膜と、該誘電体膜に形成さ
れ、該基板に達っする溝と、該溝内の該基板上に設けら
れたメサストライプ状の積層構造と、該積層構造の両側
に設けられた埋込層とを備え、該基板の主たる面が(10
0)面であり、該溝が<011>方向に沿う溝であり、該積
層構造が、活性層を含む下方部と、該活性層の屈折率よ
りも小さい屈折率を有している半導体層を含む上方部と
を備えており、該下方部の側面は、{111}面のファセ
ットであり、該活性層の側面は、該半導体層によって覆
われており、そのことにより上記目的が達成される。
(Means for Solving the Problems) A semiconductor laser device of the present invention includes a semiconductor substrate, a dielectric film formed on the semiconductor substrate, and a groove formed in the dielectric film and reaching the substrate. , A mesa-stripe-shaped laminated structure provided on the substrate in the groove, and buried layers provided on both sides of the laminated structure, and the main surface of the substrate is (10
0) plane, the groove is a groove along the <011> direction, and the laminated structure has a lower portion including an active layer and a semiconductor layer having a refractive index smaller than that of the active layer. And a side surface of the lower portion is a facet having a {111} plane, and a side surface of the active layer is covered with the semiconductor layer, whereby the above object is achieved. It

また、前記埋込層がSOG膜であってもよい。 Further, the embedded layer may be an SOG film.

本発明の製造方法は、(100)面を主たる面とする半
導体基板上に誘電体膜を形成する工程と、<011>方向
に沿う溝を該基板に達するようにして該誘電体膜に形成
する工程と、活性層を含むメサストライプ状の多層膜を
該溝内の該基板上にのみ選択的に成長させる工程と、該
誘電体膜を除去することなく、該活性層の屈折率よりも
小さい屈折率を有している半導体層を、該活性層の側面
を覆うようにして形成する工程と、を包含しており、そ
のことにより上記目的が達成される。
The manufacturing method of the present invention comprises a step of forming a dielectric film on a semiconductor substrate having a (100) plane as a main surface, and forming a groove along the <011> direction in the dielectric film so as to reach the substrate. And a step of selectively growing a mesa-stripe-shaped multilayer film including an active layer only on the substrate in the trench, and removing the dielectric film from the refractive index of the active layer. And a step of forming a semiconductor layer having a small refractive index so as to cover the side surface of the active layer, whereby the above object is achieved.

(実施例) 以下に本発明を実施例について説明する。(Example) Hereinafter, the present invention will be described with reference to Examples.

第1図に、本発明の第1の実施例の断面図を示す。 FIG. 1 shows a sectional view of the first embodiment of the present invention.

面方位(100)のn型InP基板(キャリア濃度n〜2×
1018cm-3)1の上に、SiO2膜からなる非晶質の誘電体膜
2が設けられている。誘電体膜2には、基板1に達する
幅5μmの溝12が[011]方向(共振器方向、図面に垂
直)に沿うようにして設けられている。基板1に達する
溝12が誘電体膜2に設けられているので、溝12を介して
電極間に駆動電流が流れることになる。
Plane orientation (100) n-type InP substrate (carrier concentration n ~ 2 x
An amorphous dielectric film 2 made of a SiO 2 film is provided on 10 18 cm −3 ) 1. The dielectric film 2 is provided with a groove 12 having a width of 5 μm which reaches the substrate 1 along the [011] direction (resonator direction, perpendicular to the drawing). Since the groove 12 reaching the substrate 1 is provided in the dielectric film 2, a drive current flows between the electrodes via the groove 12.

溝12内の基板1上には、n型InPバッファ層(層厚1
μm、キャリア濃度n〜1×1018cm-3)3、n型InPク
ラッド層(層厚1μm、キャリア濃度n〜1×1018c
m-3)4、ノンドープInGaAsP活性層(層厚0.2μm、発
振波長1.3μm)5、及びp型InPクラッド層(層厚1.5
μm、キャリア濃度p〜1×1017cm-3)6がこの順番で
基板1側から積層されたメサストライプ状の多層膜が設
けられており、ダブルヘテロ構造が形成されている。こ
のメサストライプ状の多層膜は、後に述べるメサストラ
イプ状積層構造の下方部13である。このメサストライプ
状積層構造の下方部13の断面形状は三角形であり、その
側面は(111)B面ファセットである。(111)B面と基
板1の表面とがなす角度は54.7度である。従って、この
角度と溝12の幅とn型InPバッファ層3及びp型InPクラ
ッド層4の層厚とによって幾何学的に決定される活性層
5の幅は、2μmとなる。
On the substrate 1 in the groove 12, an n-type InP buffer layer (layer thickness 1
μm, carrier concentration n to 1 × 10 18 cm −3 3, n-type InP clad layer (layer thickness 1 μm, carrier concentration n to 1 × 10 18 c)
m −3 ) 4, non-doped InGaAsP active layer (layer thickness 0.2 μm, oscillation wavelength 1.3 μm) 5, and p-type InP clad layer (layer thickness 1.5)
A mesa-stripe-shaped multilayer film in which μm and carrier concentration p˜1 × 10 17 cm −3 ) 6 are laminated in this order from the substrate 1 side is provided, and a double hetero structure is formed. The mesa-stripe-shaped multilayer film is the lower portion 13 of the mesa-stripe-shaped laminated structure described later. The cross-sectional shape of the lower portion 13 of this mesa-stripe-shaped laminated structure is triangular, and its side surface is a (111) B-facet. The angle formed by the (111) B plane and the surface of the substrate 1 is 54.7 degrees. Therefore, the width of the active layer 5 geometrically determined by this angle, the width of the groove 12 and the layer thicknesses of the n-type InP buffer layer 3 and the p-type InP clad layer 4 is 2 μm.

メサストライプ状積層構造の下方部13の上には、活性
層5の屈折率よりも小さい屈折率を有するp型InP層
(層厚2μm、キャリア濃度P〜1×1018cm-3)7が、
活性層5の側面を覆うようにして形成されている。
A p-type InP layer (layer thickness 2 μm, carrier concentration P˜1 × 10 18 cm −3 ) 7 having a refractive index smaller than that of the active layer 5 is formed on the lower portion 13 of the mesa stripe laminated structure. ,
It is formed so as to cover the side surface of the active layer 5.

p型InP層7上には、p型InGaAsPキャップ層(層厚0.
5μm、キャリア濃度p〜6×1018cm-3)8が形成され
ている。
On the p-type InP layer 7, a p-type InGaAsP cap layer (layer thickness 0.
5 μm, carrier concentration p to 6 × 10 18 cm −3 ) 8 are formed.

こうして、n型InPバッファ層3、n型InPクラッド層
4、ノンドープInGaAsP活性層5、及びp型InPクラッド
層6がこの順番で基板1側から積層されたメサストライ
プ状積層構造の下方部13と、InP層7及びInGaAsPキャッ
プ層8からなるメサストライプ状積層構造の上方部14と
によって、メサストライプ状積層構造が形成されてい
る。
Thus, the n-type InP buffer layer 3, the n-type InP clad layer 4, the non-doped InGaAsP active layer 5, and the p-type InP clad layer 6 are laminated in this order from the substrate 1 side to form the lower portion 13 of the mesa stripe-shaped laminated structure. , The InP layer 7 and the InGaAsP cap layer 8 together with the upper portion 14 of the mesa stripe laminated structure form a mesa stripe laminated structure.

メサストライプ状積層構造の断面形状は、第1図に示
すように、六角形状である。p型InP層7及びp型InGaA
sPキャップ層8は、SiO2からなる誘電体層2上には形成
されていない。
The cross-sectional shape of the mesa striped laminated structure is hexagonal, as shown in FIG. p-type InP layer 7 and p-type InGaA
The sP cap layer 8 is not formed on the dielectric layer 2 made of SiO 2 .

メサストライプ状積層構造が設けられている領域以外
の領域の基板1上には、埋込層として、絶縁性に優れた
SOG膜(Spin On Glass膜)9が、メサストライプ状積
層構造の側面を覆うようにして設けられている。
As an embedded layer, the insulating property was excellent on the region of the substrate 1 other than the region where the mesa stripe-shaped laminated structure was provided.
An SOG film (Spin On Glass film) 9 is provided so as to cover the side surface of the mesa stripe-shaped laminated structure.

メサストライプ状積層構造の側方部が、SOG膜9によ
よって埋め込まれることにより、ウェハの上面が平坦化
されている。これら平坦化されたウェハの上面にはAuZn
電極10が、基板1の裏面にはAuGe電極11が形成されてい
る。
The side surface of the mesa striped laminated structure is filled with the SOG film 9 so that the upper surface of the wafer is flattened. AuZn is on the top surface of these flattened wafers.
An electrode 10 and an AuGe electrode 11 are formed on the back surface of the substrate 1.

このように、本実施例の半導体レーザ素子のメサスト
ライプ状積層構造は、(111)B面ファセットの側面を
有するメサストライプ状積層構造下方部13を備えてい
る。(111)B面ファセットと基板1の表面とのなす角
度は、結晶学的に定まった値(54.7度)であるので、本
実施例の半導体レーザ素子は、この角度と溝12の幅とn
型InPバッファ層3及びn型InPクラッド層4の層厚とに
よって定まるバラツキの少ない幅を有する活性層5を備
えている。このため、発振するレーザ光の水平横モード
が単一化し安定する。しかも、発振特性の素子間バラツ
キが低減されている。
As described above, the mesa stripe-shaped laminated structure of the semiconductor laser device of the present embodiment includes the mesa stripe-shaped laminated structure lower portion 13 having the side surface of the (111) B-facet. Since the angle formed by the (111) B-facet and the surface of the substrate 1 is a crystallographically determined value (54.7 degrees), the semiconductor laser device of this embodiment has this angle, the width of the groove 12 and n.
The active layer 5 has a width with a small variation determined by the layer thicknesses of the type InP buffer layer 3 and the n-type InP clad layer 4. Therefore, the horizontal transverse mode of the oscillating laser light is unified and stabilized. Moreover, variations in oscillation characteristics among the elements are reduced.

メサストライプ状積層構造下方部13のInGaAsP活性層
5の側面は、メサストライプ状上方部14の、活性層5よ
りも屈折率の低いp型InP層7によって覆われている。
このため、活性層5の内部で発生したレーザ光は、活性
層5内部に効果的に閉じ込められる。また、InGaAsP活
性層5とp型InP層7との界面に生じるビルトイン電位
(拡散電位)のために、活性層5に注入されたキャリア
が活性層5内に閉じ込められる。これによって、注入さ
れたキャリアが効率よくレーザ発振に寄与し、閾値電流
レベルが低減する。
The side surface of the InGaAsP active layer 5 in the lower portion 13 of the mesa stripe-shaped laminated structure is covered with the p-type InP layer 7 having a lower refractive index than the active layer 5 in the upper portion 14 of the mesa stripe.
Therefore, the laser light generated inside the active layer 5 is effectively confined inside the active layer 5. Further, due to the built-in potential (diffusion potential) generated at the interface between the InGaAsP active layer 5 and the p-type InP layer 7, the carriers injected into the active layer 5 are confined in the active layer 5. As a result, the injected carriers contribute to laser oscillation efficiently, and the threshold current level is reduced.

また、活性層5を含むメサストライプ状積層構造下方
部13は、メサストライプ状積層構造上方部14の比較的熱
伝導率に優れたp型InP層7によって囲まれているの
で、活性層5内で発生した熱は、下方部13から埋込層へ
速やかに放熱される。しかも、InGaAsP活性層5の熱膨
張係数とp型InP層7の熱膨張係数が比較的近い値であ
るため、InGaAsP活性層5とp型InP層7との界面近傍に
に、熱膨張率の差に起因する結晶欠陥等の発生がなく、
界面準位が形成されにくい。従って、本実施例の構成に
よれば、温度特性及び信頼性に優れた長寿命の半導体レ
ーザ素子が得られる。これらの優れた特性は、メサスト
ライプ状積層構造下方部13とSOG膜9とが直接に接触す
る構成によっては、得ることが困難である。
Further, the lower portion 13 of the mesa-stripe-like laminated structure including the active layer 5 is surrounded by the p-type InP layer 7 having a relatively high thermal conductivity of the upper portion 14 of the mesa-stripe-like laminated structure. The heat generated in 1 is quickly radiated from the lower portion 13 to the buried layer. Moreover, since the thermal expansion coefficient of the InGaAsP active layer 5 and the thermal expansion coefficient of the p-type InP layer 7 are relatively close to each other, a thermal expansion coefficient near the interface between the InGaAsP active layer 5 and the p-type InP layer 7 There is no occurrence of crystal defects due to the difference,
Interface states are hard to form. Therefore, according to the configuration of this embodiment, a long-life semiconductor laser device having excellent temperature characteristics and reliability can be obtained. It is difficult to obtain these excellent characteristics depending on the structure in which the lower portion 13 of the mesa stripe-shaped laminated structure and the SOG film 9 are in direct contact with each other.

埋込層であるSOG膜9は、従来から埋込層として用い
られている半導体層よりも、絶縁性が高く、誘電率が低
いため、埋込層を流れる無効電流が低減され、しかも、
高速応答性に優れた特性を発揮することができる。
The SOG film 9 which is a buried layer has a higher insulation property and a lower dielectric constant than a semiconductor layer which has been conventionally used as a buried layer, so that the reactive current flowing through the buried layer is reduced, and moreover,
It is possible to exhibit excellent characteristics in high-speed response.

長波長のレーザ光を発光する半導体層を活性層として
有する半導体レーザ素子の電流−光出力特性は、通常、
温度変化により変動しやすい。特に、埋め込み層に逆バ
イアス電圧の印加されるpn接合が設けられている構成を
有している半導体レーザ素子の電流−光出力特性は、pn
接合のリーク電流量が温度に強く依存して変化するため
に、温度変化によって更にいっそう変動しやすくなる。
従って、本実施例の構成のような、pn接合を有しないSO
G膜からなる埋込層を用いる構成は、長波長のレーザ光
を発振する半導体レーザ素子の構成として適している。
The current-light output characteristics of a semiconductor laser device having a semiconductor layer that emits long-wavelength laser light as an active layer is usually
It easily changes due to temperature changes. In particular, the current-light output characteristics of a semiconductor laser device having a structure in which a pn junction to which a reverse bias voltage is applied is provided in the buried layer is
Since the amount of leakage current of the junction changes depending on the temperature strongly, it becomes even more likely to change due to the temperature change.
Therefore, as in the structure of the present embodiment, SO that does not have a pn junction is used.
The configuration using the embedded layer made of the G film is suitable as a configuration of a semiconductor laser device that oscillates a laser beam having a long wavelength.

以下に、第1図に示す半導体レーザ素子の作製方法に
ついて第2図を参照しながら説明する。
Hereinafter, a method for manufacturing the semiconductor laser device shown in FIG. 1 will be described with reference to FIG.

まず、面方位(100)のn型InP基板1上に、プラズマ
CVD法を用いてSiO2膜からなる誘電体膜2を形成した。
次に、通常のフォトエッチング工程により、幅5μmの
溝12を、[011]の方向に沿うようにして誘電体膜2に
形成した(第2図(a))。なお、溝12の深さが基板1
に達するように、エッチング条件を調節した。
First, a plasma is formed on the n-type InP substrate 1 having a plane orientation (100).
A dielectric film 2 made of a SiO 2 film was formed by using the CVD method.
Next, a groove 12 having a width of 5 μm was formed in the dielectric film 2 along the [011] direction by a normal photo-etching process (FIG. 2 (a)). The depth of the groove 12 is the substrate 1
The etching conditions were adjusted so that

次に、MOCVD法を用いた選択成長により、溝12内の基
板1上に、メサストライプ状積層構造のメサストライプ
状下方部13となる多層膜選択成長させた(第2図
(b))。結晶成長の際、ガス種等を調節することによ
り、n型InPバッファ層3、n型InPクラッド層4、ノン
ドープInGaAsP活性層5、及びp型InPクラッド層6をこ
の順番で基板1側から連続的に成長させた。このとき、
基板温度を約650℃に、また、雰囲気圧力を約10Torrに
保った。この選択成長の条件下では、(111)B面上に
結晶成長が起こらないという成長速度の面方位依存性が
あり、結晶成長後の多層膜の側面には、(111)B面フ
ァセットが形成された。こうして、[011]方位に沿う
溝12上に、側面が(111)B面であり、その断面構造が
三角形となるメサストライプ状積層構造下方部13を形成
した。
Next, by selective growth using the MOCVD method, a multi-layer film to be the mesa-stripe-shaped lower portion 13 of the mesa-stripe-shaped laminated structure was selectively grown on the substrate 1 in the groove 12 (FIG. 2 (b)). During crystal growth, the n-type InP buffer layer 3, the n-type InP clad layer 4, the non-doped InGaAsP active layer 5, and the p-type InP clad layer 6 are continuously formed in this order from the substrate 1 side by adjusting the gas species and the like. Grown up. At this time,
The substrate temperature was kept at about 650 ° C and the atmospheric pressure was kept at about 10 Torr. Under this selective growth condition, there is a plane orientation dependence of the growth rate that crystal growth does not occur on the (111) B plane, and (111) B plane facets are formed on the side surfaces of the multilayer film after crystal growth. Was done. Thus, on the groove 12 along the [011] orientation, the mesa-stripe-like laminated structure lower portion 13 whose side surface is the (111) B plane and whose cross-sectional structure is triangular was formed.

次に、LPE法(成長温度600℃)により、p型InP層7
とp型InGaAsPキャップ層8を順次形成し、メサストラ
イプ状積層構造を形成した(第2図(c))。これらの
各層は、SiO2からなる誘電体層2上には成長しないが、
メサストライプ状積層構造下方部13の(111)面上には
成長した。
Next, the p-type InP layer 7 is formed by the LPE method (growth temperature 600 ° C.).
And a p-type InGaAsP cap layer 8 were sequentially formed to form a mesa stripe-shaped laminated structure (FIG. 2 (c)). Although each of these layers does not grow on the dielectric layer 2 made of SiO 2 ,
It has grown on the (111) plane of the lower portion 13 of the mesa stripe-shaped laminated structure.

こうして、活性層5の側面を、活性層5よりも屈折率
の低いp型InP層7によって覆った。
Thus, the side surface of the active layer 5 was covered with the p-type InP layer 7 having a refractive index lower than that of the active layer 5.

次に、SOG溶液をウェハ上にスピンコート法により塗
布し、メサストライプ状積層構造によって凹凸が形成さ
れているウェハ表面の平坦化を行った。このとき用いた
SOG溶液中のSiO2濃度は20%とした。SOG溶液を塗布する
際、ウェハを毎分1000回転で30秒間回転させた。塗布
後、ウェハのベーキングを、450℃、30分の条件で行っ
た。こうして、ガラス状のSOG膜9が、メサストライプ
状積層構造の外側を埋め込むようにして誘電体膜2上に
形成された(第2図(d))。
Next, the SOG solution was applied onto the wafer by a spin coating method to flatten the surface of the wafer having irregularities formed by the mesa stripe-shaped laminated structure. Used at this time
The SiO 2 concentration in the SOG solution was 20%. When applying the SOG solution, the wafer was spun at 1000 rpm for 30 seconds. After coating, the wafer was baked at 450 ° C. for 30 minutes. Thus, the glass-like SOG film 9 was formed on the dielectric film 2 so as to fill the outside of the mesa stripe-shaped laminated structure (FIG. 2 (d)).

SOG膜9により平坦化されたウェハ表面にAuZn電極10
を形成した。また、基板1の裏面にAuGe電極11を形成し
た(第2図(e))。こうして、第1図の半導体レーザ
素子が形成された。
AuZn electrode 10 on the wafer surface flattened by SOG film 9
Was formed. An AuGe electrode 11 was formed on the back surface of the substrate 1 (Fig. 2 (e)). Thus, the semiconductor laser device of FIG. 1 was formed.

このように、本実施例では、所定幅を有する活性層5
を歩留り良く形成するために、MOCVD法により、活性層
5を含む多層膜を基板1上の溝12の上にメサストライプ
状に選択成長させた。こうして、多層膜の側面に(11
1)B面を有するファセットを形成した。(111)B面フ
ァセットと基板1の表面とのなす角度は、結晶学的に定
まった値(54.7度)であるため、溝12の幅に対してn型
InPバッファ層3及びn型InPクラッド層4の層厚を調節
することによって活性層5の幅を高精度で制御すること
ができた。本実施例では、従来のようにウェハ上全面に
形成された多層膜の所定部分を深くエッチングする工程
が不要であった。このため、活性層5の幅の設計寸法が
2μm程度であるにもかかわらず、この値からのズレを
0.1μm以下に抑えることが容易であった。従って、活
性層5の幅を再現性良く制御することができ、活性層5
の幅に大きなバラツキが生じてしまうことがなくなっ
た。
As described above, in this embodiment, the active layer 5 having a predetermined width is used.
In order to form the film with a high yield, a multi-layer film including the active layer 5 was selectively grown on the groove 12 on the substrate 1 in a mesa stripe shape by MOCVD. Thus, (11
1) A facet having a B side was formed. Since the angle formed by the (111) B-facet and the surface of the substrate 1 is a crystallographically determined value (54.7 degrees), it is n-type relative to the width of the groove 12.
The width of the active layer 5 could be controlled with high accuracy by adjusting the layer thicknesses of the InP buffer layer 3 and the n-type InP clad layer 4. In this embodiment, the step of deeply etching a predetermined portion of the multilayer film formed on the entire surface of the wafer as in the conventional case is not necessary. Therefore, even though the design dimension of the width of the active layer 5 is about 2 μm, there is a deviation from this value.
It was easy to suppress the thickness to 0.1 μm or less. Therefore, the width of the active layer 5 can be controlled with good reproducibility.
There is no longer a large variation in width.

また、埋込層として設けたSOG膜9は、誘電体膜2に
対する密着性に優れた高抵抗層であるため、歩留り良く
閾値電流の低い半導体レーザ素子を製造することができ
た。また、本実施例のSOG膜9を用いた埋込層の形成方
法によれば、スピンコート法により表面の平坦な膜を簡
単に形成できるので、結晶成長法による半導体層を用い
て埋込層を形成する従来の方法に比べて、ウェハ表面を
簡単に平坦化することができた。
Further, since the SOG film 9 provided as the buried layer is a high resistance layer having excellent adhesion to the dielectric film 2, it is possible to manufacture a semiconductor laser device having a good yield and a low threshold current. Further, according to the method of forming the buried layer using the SOG film 9 of this embodiment, a film having a flat surface can be easily formed by the spin coating method, and therefore the buried layer is formed by using the semiconductor layer by the crystal growth method. The wafer surface could be easily planarized as compared with the conventional method of forming the.

第3図に、他の実施例の半導体レーザ素子の断面図を
示す。
FIG. 3 shows a sectional view of a semiconductor laser device of another embodiment.

第1図の半導体レーザ素子の溝の沿う方向は、[01
1]であるが、本実施例の半導体レーザ素子の溝の方向
は、[01]で示される方向である。このため、本実施
例では、MOCVD法により選択成長させたメサストライプ
状積層構造下方部13の断面形状が、第3図に示すよう
な、六角形となる。活性層5は、基板1に平行な層の部
分と、基板1に対して傾斜した層の部分とからなる。
The direction along the groove of the semiconductor laser device of FIG.
1], the direction of the groove of the semiconductor laser device of this example is the direction indicated by [01]. Therefore, in the present embodiment, the cross-sectional shape of the mesa stripe-shaped laminated structure lower portion 13 selectively grown by the MOCVD method is a hexagon as shown in FIG. The active layer 5 is composed of a layer portion parallel to the substrate 1 and a layer portion inclined with respect to the substrate 1.

ダブルヘテロ構造が形成されている本実施例の下方部
13の側面も、前記実施例の下方部13の側面と同様に、
{111}面である。この下方部13上には、活性層5の側
面を覆うようにして、活性層5よりも屈折率の低いn型
InP層7が選択に形成され、n型InP層7上には、p型In
GaAsPキャップ層8が形成されている。
The lower part of this example in which a double heterostructure is formed
The side surface of 13 is also similar to the side surface of the lower portion 13 of the above-described embodiment.
It is the {111} plane. An n-type having a lower refractive index than the active layer 5 is formed on the lower portion 13 so as to cover the side surface of the active layer 5.
InP layer 7 is selectively formed, and p-type In is formed on n-type InP layer 7.
A GaAsP cap layer 8 is formed.

本実施例でも、こうして、n型InPバッファ層3、n
型InPクラッド層4、ノンドープInGaAsP活性層5、及び
p型InPクラッド層6がこの順番で基板1側から積層さ
れたメサストライプ状積層構造下方部13と、InP層7及
びInGaAsPキャップ層8からなるメサストライプ状積層
構造上方部14とによって、メサストライプ状積層構造が
形成されている。
Also in this embodiment, the n-type InP buffer layers 3, n
-Type InP clad layer 4, non-doped InGaAsP active layer 5, and p-type InP clad layer 6 are laminated in this order from the side of the substrate 1 and include a mesa stripe-shaped laminated structure lower part 13, an InP layer 7 and an InGaAsP cap layer 8. The upper part 14 of the mesa-stripe laminated structure forms a mesa-stripe laminated structure.

レーザ光は、活性層5のうち、基板1の表面に平行な
層の部分に閉じ込められる。単一の基本水平横モードで
レーザ発振を行うためには、活性層5の基板1に平行な
層の部分の幅を2μm程度に設定しなければならない。
このため、誘電体層2に形成する溝の幅を、第1図の半
導体レーザ素子の溝の幅よりも狭くする必要がある。
The laser light is confined in the portion of the active layer 5 that is parallel to the surface of the substrate 1. In order to perform laser oscillation in a single basic horizontal transverse mode, the width of the layer of the active layer 5 parallel to the substrate 1 must be set to about 2 μm.
Therefore, it is necessary to make the width of the groove formed in the dielectric layer 2 narrower than the width of the groove of the semiconductor laser device shown in FIG.

本実施例の半導体レーザ素子も、前記実施例の半導体
レーザ素子と同様に、温度特性及び信頼性に優れ、無効
電流が少なく、しかも、高速応答性に優れた特性を発揮
する。
Like the semiconductor laser device of the above-described embodiment, the semiconductor laser device of the present embodiment also exhibits excellent temperature characteristics and reliability, small reactive current, and high-speed response.

なお、上記何れの実施例でも、InGaAsP/InP系半導体
材料を用いた例について説明したが、他の系、例えばGa
AlAs/GaAs系等の半導体材料を用いた半導体レーザ素子
も、上記実施例と同様の効果を発揮することができる。
このとき、{111}面の側面を有するメサストライプ状
積層構造の下方部13上に形成する半導体層としては、下
方部13中のクラッド層と同じ組成の半導体層を用いるこ
とができる。
In each of the above-mentioned embodiments, an example using the InGaAsP / InP-based semiconductor material has been described, but other systems, for example, Ga
A semiconductor laser device using a semiconductor material such as AlAs / GaAs system can also exhibit the same effect as the above embodiment.
At this time, as the semiconductor layer formed on the lower portion 13 of the mesa stripe-shaped laminated structure having the side surfaces of the {111} plane, a semiconductor layer having the same composition as the cladding layer in the lower portion 13 can be used.

{111}面のファセット面を有するメサストライプ状
積層構造下方部13を、溝内の基板上に選択成長させる方
法としては、MOCVD法の他に、MBE法を用いることもでき
る。
As a method of selectively growing the mesa-stripe-like laminated structure lower portion 13 having a {111} facet surface on the substrate in the groove, the MBE method can be used in addition to the MOCVD method.

半導体基板及び各半導体層の導電型については、実施
例の導電型を逆にしたものであっても良い。
Regarding the conductivity type of the semiconductor substrate and each semiconductor layer, the conductivity type of the embodiment may be reversed.

誘電体層としては、SiO2層以外にも、他の誘電体材料
からなる層、例えば、SiNX層、Al2O3層、あるいは感光
性ポリイミドやレジスト等の樹脂層が好適である。
As the dielectric layer, other than the SiO 2 layer, a layer made of another dielectric material, for example, a SiN X layer, an Al 2 O 3 layer, or a resin layer such as a photosensitive polyimide or a resist is suitable.

埋込層としては、SOG膜以外にも、ポリイミド樹脂等
の樹脂からなる膜を用いてもよい。
As the burying layer, a film made of a resin such as a polyimide resin may be used instead of the SOG film.

(発明の効果) このように本発明の半導体レーザ素子は、{111}面
の側面を有するメサストライプ状のダブルヘテロ構造を
備え、所望の値に幅が高精度で調節された活性層を有し
ているため、単一の基本水平横モードで安定に発振す
る。
(Effect of the Invention) As described above, the semiconductor laser device of the present invention has the mesa-stripe double hetero structure having the {111} face side surface and has the active layer whose width is adjusted to a desired value with high precision. Therefore, it oscillates stably in a single basic horizontal transverse mode.

活性層の側面は、活性層よりも屈折率の低い半導体層
によって覆われているので、活性層の内部で発生したレ
ーザ光が活性層内に効果的に閉じ込められる。
Since the side surface of the active layer is covered with the semiconductor layer having a refractive index lower than that of the active layer, the laser light generated inside the active layer is effectively confined in the active layer.

また、活性層と該半導体層との界面に生じるビルトイ
ン電位(拡散電位)のために、活性層中に注入されたキ
ャリアが活性層内に閉じ込められる。これによって、注
入されたキャリアが効率よくレーザ発振に寄与し、閾値
電流レベルが低減する。しかも、活性層の熱膨張係数と
該半導体層の熱膨張係数とが比較的近い値であるため、
活性層と該半導体層との界面近傍に、熱膨張率の差に起
因する結晶欠陥等の発生がなく、界面準位が形成されに
くい。
Further, due to the built-in potential (diffusion potential) generated at the interface between the active layer and the semiconductor layer, the carriers injected into the active layer are confined in the active layer. As a result, the injected carriers contribute to laser oscillation efficiently, and the threshold current level is reduced. Moreover, since the thermal expansion coefficient of the active layer and the thermal expansion coefficient of the semiconductor layer are relatively close to each other,
In the vicinity of the interface between the active layer and the semiconductor layer, there is no occurrence of crystal defects or the like due to the difference in coefficient of thermal expansion, and it is difficult to form the interface level.

埋込層としてSOG膜を用いれば、熱伝導率に優れたSOG
膜によって、メサストライプ状積層構造の外側が埋め込
まれているので、良好な温度特性を得ることができる。
SOG膜の絶縁性は高く、誘電率が低いため、埋め込み層
を流れる無効電流が低減され、しかも、高速応答性に優
れた発振特性を発揮することができる。
If SOG film is used as the buried layer, SOG with excellent thermal conductivity
Since the film fills the outside of the mesa stripe-shaped laminated structure, good temperature characteristics can be obtained.
Since the SOG film has a high insulating property and a low dielectric constant, the reactive current flowing through the buried layer is reduced, and moreover, it is possible to exhibit oscillation characteristics excellent in high-speed response.

このように、本発明によれば、温度特性及び信頼性に
優れ、発振閾値が低く単一基本横モードで発振する長寿
命の半導体レーザ素子が提供される。
As described above, according to the present invention, there is provided a semiconductor laser device which has excellent temperature characteristics and reliability, has a low oscillation threshold, and oscillates in a single fundamental transverse mode.

本発明の製造方法によれば、{111}面の側面を有す
るダブルヘテロ構造のメサストライプ状多層膜を基板上
の溝内に選択成長させることができる。このため、活性
層幅を再現性良く高精度で制御することができ、活性層
幅に大きなバラツキが生じなくなる。従って、単一基本
水平横モードで安定に動作する半導体レーザ素子を歩留
り良く形成することができる。
According to the manufacturing method of the present invention, it is possible to selectively grow a double hetero structure mesa-stripe-shaped multilayer film having a {111} plane side surface in a groove on a substrate. Therefore, the active layer width can be controlled with high reproducibility and high accuracy, and a large variation in the active layer width does not occur. Therefore, it is possible to form a semiconductor laser device that operates stably in the single basic horizontal transverse mode with a high yield.

埋込層としてSOG膜を用いると、SOG膜は誘電体膜に対
する密着性に優れた高抵抗層であるため、埋込層を流れ
る無効電流が低減され、発振閾値の低い半導体レーザ素
子を歩留り良く製造することができる。また、スピンコ
ート法により表面の平坦なSOG膜を簡単に形成できるの
で、結晶成長法による半導体層を用いて埋込層を形成す
る従来の方法に比べて、ウェハ表面を平坦化することが
容易である。
When the SOG film is used as the burying layer, the SOG film is a high resistance layer having excellent adhesion to the dielectric film, so that the reactive current flowing through the burying layer is reduced and the yield of semiconductor laser devices with a low oscillation threshold is improved. It can be manufactured. Also, since the SOG film with a flat surface can be easily formed by the spin coating method, it is easier to flatten the wafer surface as compared with the conventional method of forming the buried layer using the semiconductor layer by the crystal growth method. Is.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の第1の実施例を示す断面図、第2図
(a)〜(e)は第1の実施例の作製方法を説明するた
めの断面図、第3図は第2の実施例を示す断面図、第4
図〜第6図は各々従来例を示す断面図である。 1……n型InP基板、2……誘電体膜、3……n型InPバ
ッファ層、4……n型InPクラッド層、5……ノンドー
プInGaAsP活性層、6……p型InPクラッド層、7……p
型InP層、8……p型InGaAsPキャップ層、9……SOG
膜、10……AuZn電極、11……AuGe電極。
FIG. 1 is a sectional view showing a first embodiment of the present invention, FIGS. 2 (a) to 2 (e) are sectional views for explaining a manufacturing method of the first embodiment, and FIG. 4 is a sectional view showing an embodiment of
FIG. 6 to FIG. 6 are sectional views showing conventional examples. 1 ... n-type InP substrate, 2 ... dielectric film, 3 ... n-type InP buffer layer, 4 ... n-type InP clad layer, 5 ... undoped InGaAsP active layer, 6 ... p-type InP clad layer, 7 ... p
Type InP layer, 8 ... p type InGaAsP cap layer, 9 ... SOG
Membrane, 10 …… AuZn electrode, 11 …… AuGe electrode.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥村 敏之 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 関 章憲 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 滝口 治久 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (56)参考文献 特開 平3−183182(JP,A) 特開 昭58−73175(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Toshiyuki Okumura 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Within Sharp Co., Ltd. Incorporated (72) Inventor Haruhisa Takiguchi 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Inside Sharp Corporation (56) Reference JP-A-3-183182 (JP, A) JP-A-58-73175 (JP) , A)

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】半導体基板と、 該半導体基板上に形成された誘電体膜と、 該誘電体膜に形成され、該基板に達っする溝と、 該溝内の該基板上に設けられたメサストライプ状の積層
構造と、 該積層構造の両側に設けられた埋込層とを備え、 該基板の主たる面が(100)面であり、 該溝が<011>方向に沿う溝であり、 該積層構造が、活性層を含む下方部と、該活性層の屈折
率よりも小さい屈折率を有している半導体層を含む上方
部とを備えており、 該下方部の側面は、{111}面のファセットであり、 該活性層の側面は、該半導体層によって覆われている、 半導体レーザ素子。
1. A semiconductor substrate, a dielectric film formed on the semiconductor substrate, a groove formed in the dielectric film to reach the substrate, and provided in the groove on the substrate. A laminated structure having a mesa stripe shape, and embedded layers provided on both sides of the laminated structure, a main surface of the substrate is a (100) surface, and the groove is a groove along the <011> direction, The laminated structure includes a lower portion including an active layer and an upper portion including a semiconductor layer having a refractive index lower than that of the active layer, and a side surface of the lower portion is {111 } Facets, and the side surface of the active layer is covered with the semiconductor layer.
【請求項2】前記埋込層がSOG膜である請求項1に記載
の半導体レーザ素子。
2. The semiconductor laser device according to claim 1, wherein the buried layer is an SOG film.
【請求項3】(100)面を主たる面とする半導体基板上
に誘電体膜を形成する工程と、 <011>方向に沿う溝を該基板に達するようにして該誘
電体膜に形成する工程と、 活性層を含むメサストライプ状の多層膜を該溝内の該基
板上にのみ選択的に成長させる工程と、 該誘電体膜を除去することなく、該活性層の屈折率より
も小さい屈折率を有している半導体層を、該活性層の側
面を覆うようにして形成する工程と、 を包含する半導体レーザ素子の製造方法。
3. A step of forming a dielectric film on a semiconductor substrate having a (100) plane as a main surface, and a step of forming a groove along the <011> direction on the dielectric film so as to reach the substrate. And a step of selectively growing a mesa-stripe-shaped multilayer film including an active layer only on the substrate in the groove, and a refraction smaller than the refractive index of the active layer without removing the dielectric film. Forming a semiconductor layer having a certain ratio so as to cover the side surface of the active layer, and a method for manufacturing a semiconductor laser device.
JP2295490A 1989-12-12 1990-01-31 Semiconductor laser device and manufacturing method thereof Expired - Fee Related JPH0834336B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2295490A JPH0834336B2 (en) 1990-01-31 1990-01-31 Semiconductor laser device and manufacturing method thereof
US07/625,169 US5070510A (en) 1989-12-12 1990-12-10 Semiconductor laser device
EP90313536A EP0433051B1 (en) 1989-12-12 1990-12-12 A semiconductor laser device and a method of producing the same
DE69032451T DE69032451T2 (en) 1989-12-12 1990-12-12 Semiconductor laser and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2295490A JPH0834336B2 (en) 1990-01-31 1990-01-31 Semiconductor laser device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH03227086A JPH03227086A (en) 1991-10-08
JPH0834336B2 true JPH0834336B2 (en) 1996-03-29

Family

ID=12097007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2295490A Expired - Fee Related JPH0834336B2 (en) 1989-12-12 1990-01-31 Semiconductor laser device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH0834336B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019069751A1 (en) * 2017-10-06 2019-04-11 株式会社瑞光 Composite sheet manufacturing device and manufacturing method

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725449B2 (en) * 1990-08-24 1998-03-11 日本電気株式会社 Method for manufacturing optical semiconductor device
JP2746065B2 (en) * 1993-07-29 1998-04-28 日本電気株式会社 Method for manufacturing optical semiconductor device
US7184640B2 (en) * 2004-02-25 2007-02-27 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Buried heterostructure device fabricated by single step MOCVD
US7440666B2 (en) * 2004-02-25 2008-10-21 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Buried heterostucture device having integrated waveguide grating fabricated by single step MOCVD

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019069751A1 (en) * 2017-10-06 2019-04-11 株式会社瑞光 Composite sheet manufacturing device and manufacturing method

Also Published As

Publication number Publication date
JPH03227086A (en) 1991-10-08

Similar Documents

Publication Publication Date Title
EP0433051B1 (en) A semiconductor laser device and a method of producing the same
US8633041B2 (en) Method for manufacturing quantum cascade laser
EP0473443B1 (en) Buried-stripe type semiconductor laser device
JP2882335B2 (en) Optical semiconductor device and method for manufacturing the same
JPH0834336B2 (en) Semiconductor laser device and manufacturing method thereof
JPH05235476A (en) Semiconductor laser diode
JP2980302B2 (en) Semiconductor laser
JP3108183B2 (en) Semiconductor laser device and method of manufacturing the same
JPH0834334B2 (en) Semiconductor laser device and manufacturing method thereof
JP2708949B2 (en) Method of manufacturing semiconductor laser device
JP2973215B2 (en) Semiconductor laser device
JPS6334993A (en) Semiconductor laser device
JP2547459B2 (en) Semiconductor laser device and manufacturing method thereof
JPH065969A (en) Semiconductor laser
US4860299A (en) Semiconductor laser device
US6385225B1 (en) Window type semiconductor laser light emitting device and a process of fabricating thereof
JPS6358390B2 (en)
KR100319759B1 (en) Fabrication method of index compensated dfb-ld using selective area growth
JPH0325037B2 (en)
JPH08316584A (en) Semiconductor optical device and manufacturing method thereof
JP2003110195A (en) Semiconductor light element and method for manufacturing the same
JP2547458B2 (en) Semiconductor laser device and manufacturing method thereof
JP2763781B2 (en) Semiconductor laser device and method of manufacturing the same
JPH1012972A (en) Optical semiconductor device and method of manufacturing the same
JPS6234473Y2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees