JPH0834642B2 - Communication system between digital exchanges - Google Patents
Communication system between digital exchangesInfo
- Publication number
- JPH0834642B2 JPH0834642B2 JP25218089A JP25218089A JPH0834642B2 JP H0834642 B2 JPH0834642 B2 JP H0834642B2 JP 25218089 A JP25218089 A JP 25218089A JP 25218089 A JP25218089 A JP 25218089A JP H0834642 B2 JPH0834642 B2 JP H0834642B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- clock signal
- time slot
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、デジタル交換機に関し、特に、クロック信
号に同期して多重伝送路(ハイウェイ)上を伝送する多
重化信号中の特定のタイムスロットにデータ信号を送出
するデジタル交換機と、その特定のタイムスロットから
データ信号の取り込みを行うデジタル交換機との間の通
信システムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital exchange, and more particularly to a specific time slot in a multiplexed signal transmitted on a multiplex transmission line (highway) in synchronization with a clock signal. The present invention relates to a communication system between a digital exchange that sends out a data signal and a digital exchange that takes in the data signal from a specific time slot.
[従来の技術] 従来、この種のデジタル交換機は、電話機と多重伝送
路との間に介在している。多重伝送路とは、複数のタイ
ムスロットからなる多重化信号を特定の伝送速度で伝送
する伝送路である。[Prior Art] Conventionally, a digital exchange of this type is interposed between a telephone and a multiplex transmission line. The multiplex transmission line is a transmission line that transmits a multiplexed signal including a plurality of time slots at a specific transmission rate.
電話機では、音声信号等のアナログのデータ信号を送
受信している。そのデータ信号をデジタル交換機に入出
力させるために、電話機とデジタル交換機との間に、そ
のデータ信号をデジタルのデータ信号に変換するCODEC
(符号化復号化装置)が必要である。The telephone transmits and receives analog data signals such as voice signals. A CODEC that converts the data signal into a digital data signal between the telephone and the digital exchange in order to input / output the data signal to / from the digital exchange.
(Encoding / decoding device) is required.
各デジタル交換機は、CODEC(符号化復号化装置)か
らのデータ信号を受け多重伝送路上の多重化信号中の所
定のタイムスロットに送信したり、多重化信号中の所望
のタイムスロットからデータ信号を取り込んだりするタ
イミングを与える時分割スイッチとしての機能を有して
いる。Each digital exchange receives a data signal from a CODEC (encoding / decoding device) and transmits it in a predetermined time slot in the multiplexed signal on the multiplex transmission path, or transmits a data signal from a desired time slot in the multiplexed signal. It has a function as a time-division switch that gives the timing to take in.
甲の電話機から乙の電話機にデータ信号を転送する場
合を考えると、第3図に示されるように、例えば、甲の
デジタル交換機において、多重伝送路上の多重信号中の
所定のタイムスロットへのデータ信号の送出タイミング
は該多重伝送路の伝送速度に対応した周波数を有するク
ロック信号中の対応するクロックパルスの前縁ここでは
立ち上がりaで与えられる。Considering the case where a data signal is transferred from the telephone of A to the telephone of B, as shown in FIG. 3, for example, in a digital exchange of A, data to a predetermined time slot in a multiplex signal on a multiplex transmission line is transmitted. The signal transmission timing is given by the leading edge a here of the corresponding clock pulse in the clock signal having the frequency corresponding to the transmission speed of the multiplex transmission line, here, the rising edge a.
一方、乙のデジタル交換機において、多重化信号中の
同じタイムスロットにあるデータ信号を取り込むがその
タイミングでは、同ぎクロックパルスの後縁ここでは立
ち下がりbによって与えられている。On the other hand, in B's digital exchange, the data signal in the same time slot in the multiplexed signal is taken in, but at that timing, it is given by the trailing edge of the same clock pulse, here the falling edge b.
ところで、多重化信号の多重度が上がると、伝送速度
が上がり、それに追従してクロック信号の周波数も上が
って、そのデータ信号の送出タイミングから取り込みタ
イミング迄の時間tも小さくなる。したがって、交換機
から交換機迄の回路上での遅延が大きいと所望のタイム
スロットからのデータ信号の取り込みができなくなる不
都合がある。By the way, when the degree of multiplexing of the multiplexed signal is increased, the transmission speed is increased, the frequency of the clock signal is increased accordingly, and the time t from the transmission timing of the data signal to the acquisition timing is also reduced. Therefore, if the delay on the circuit from the exchange to the exchange is large, there is a disadvantage that the data signal cannot be taken in from a desired time slot.
第4図には、ハイウェイのタイムスロットの多重度は
第3図と同じで、クロック信号の周波数を2倍に上げた
場合が例示されている。In FIG. 4, the multiplicity of time slots on the highway is the same as that in FIG. 3, and the case where the frequency of the clock signal is doubled is illustrated.
この場合、甲において、クロックパルスの前縁cに同
期してデータ信号を所定のタイムスロットに送出後、乙
においてそのデータ信号を取り込み動作を行う際、次の
クロックパルスの後縁eのタイミングでデータ信号を取
り込んでいる。In this case, in A, after transmitting the data signal to the predetermined time slot in synchronization with the leading edge c of the clock pulse, when the data signal is taken in by B, at the timing of the trailing edge e of the next clock pulse. It is capturing the data signal.
この時、データ信号送出タイミングcから取り込みタ
イミングeまでの時間tが、第3図の場合と比べ、1.5
倍(t=t2)となり、取り込みタイミング迄の時間tに
余裕ができるから、遅延の問題が大幅に改善される。At this time, the time t from the data signal sending timing c to the fetch timing e is 1.5 compared with the case of FIG.
It is doubled (t = t 2 ), and the time t until the fetch timing can be afforded, so that the problem of delay is greatly improved.
[発明が解決しようとする課題] しかしながら、クロック信号の周波数を2倍に上げる
と、ノイズが発生しやすくなり、希望する電磁気信号の
受信を損なったりして、ノイズによる誤動作等が起こる
可能性が大きくなる。即ち、EMI(electomagnetic int
erference)対策上好ましくなかった。[Problems to be Solved by the Invention] However, if the frequency of the clock signal is doubled, noise is likely to occur, and reception of a desired electromagnetic signal may be impaired, so that malfunction due to noise may occur. growing. That is, EMI (electomagnetic int
erference) It was not preferable as a countermeasure.
従って、本発明の技術的課題は、上記ノイズ発生の欠
点を除去し、多重伝送路上多重化信号中の特定のタイム
スロットへのデータ信号の送出タイミングから取り込み
タイミング迄の時間に余裕のあるデジタル交換機間の通
信システムを提供することにある。Therefore, the technical problem of the present invention is to eliminate the above-mentioned drawbacks of noise generation, and to provide a digital exchange having a sufficient time from the transmission timing of a data signal to a specific time slot in a multiplexed signal on a multiplex transmission path to the acquisition timing. It is to provide a communication system between.
[課題を解決するための手段] 本発明によると、複数のタイムスロットからなる多重
化信号を所定の伝送速度で伝送する多重伝送路と、該伝
送速度に対応した周波数で繰り返すクロックパルス列か
ら成る第1のクロック信号を出力する第1のクロック信
号発生手段と、前記第1のクロック信号を受け、前記多
重化信号中の所定のタイムスロットに対応したクロック
パルスの前縁に同期して、データ信号を該所定のタイム
スロットに送出する第1のデジタル交換機と、前記所定
のタイムスロットから前記データ信号を取り込む第2の
デジタル交換機とを有し、これにより、前記データ信号
を前記第1のデジタル交換機から前記多重伝送路を介し
て前記第2のデジタル交換機に送信するようにしたデジ
タル交換機間の通信システムにおいて、前記第1のクロ
ック信号と同一の周波数でかつそのクロックパルスとは
所定の位相差をもって繰り返すクロックパルス列からな
る第2のクロック信号を出力する第2のクロック信号発
生手段を有し、前記第2のデジタル交換機は前記第2の
クロック信号を受け、前記多重伝送路上の多重化信号中
の前記所定のタイムスロットに対応した該第2のクロッ
ク信号中のクロックパルスの後縁に同期して、該所定の
タイムスロットから前記データ信号を取り込む構成とし
たことを特徴とするデジタル交換機間の通信システムが
得られる。[Means for Solving the Problems] According to the present invention, a multiplexing transmission line for transmitting a multiplexed signal composed of a plurality of time slots at a predetermined transmission rate, and a clock pulse train repeating at a frequency corresponding to the transmission rate are provided. A first clock signal generating means for outputting a first clock signal; and a data signal in synchronization with a leading edge of a clock pulse which receives the first clock signal and corresponds to a predetermined time slot in the multiplexed signal. To the predetermined time slot, and a second digital exchange to take in the data signal from the predetermined time slot, whereby the data signal is transferred to the first digital exchange. In the communication system between the digital exchanges, the communication is performed from the digital exchange to the second digital exchange via the multiplex transmission path. It has a second clock signal generating means for outputting a second clock signal consisting of a clock pulse train which has the same frequency as the first clock signal and repeats with a predetermined phase difference from the clock pulse, and the second digital signal is provided. The exchange receives the second clock signal and synchronizes with the predetermined edge of the clock pulse in the second clock signal corresponding to the predetermined time slot in the multiplexed signal on the multiplex transmission line. A communication system between digital exchanges is obtained, which is characterized in that the data signal is taken in from a time slot.
[実施例] 以下、本発明の実施例について図面を参照して説明す
る。[Embodiment] An embodiment of the present invention will be described below with reference to the drawings.
第1図を参照して、本発明の一実施例によるデジタル
交換機間の通信システムでは、多重伝送路1と、クロッ
クジェネレータユニット2と、制御線3と、甲の電話機
に接続されるCODEC8、デジタル交換機9、及び制御回路
10と、乙の電話機に接続されるCODEC8′、デジタル交換
機9′、及び制御回路10′を有している。With reference to FIG. 1, in a communication system between digital exchanges according to an embodiment of the present invention, a multiplex transmission line 1, a clock generator unit 2, a control line 3, a CODEC 8 connected to a telephone of an instep, a digital signal Switch 9 and control circuit
It has a CODEC 8 ', a digital exchange 9', and a control circuit 10 'which are connected to the second party's telephone.
多重伝送路1は複数のタイムスロットを多重化した多
重化信号を所定の伝送速度で(例えば周波数4.096MHz)
で伝送する。The multiplex transmission path 1 is a predetermined transmission speed (eg, frequency 4.096 MHz) of a multiplexed signal obtained by multiplexing a plurality of time slots.
To transmit.
クロックジェネレータユニット2は、多重伝送路1の
伝送速度と同一の周波数(4.096MHz)で繰り返すクロッ
クパルス列からなる第1のクロック信号を出力する第1
のクロック信号発生手段5と、該第1のクロック信号と
は同一の周波数(4.096MHz)であるが所定の位相差θを
もって繰り返すクロックパルス列からなる第2のクロッ
ク信号を出力する第2のクロック信号発生手段6と、多
重伝送路1上の多重化信号中の、例えば、タイムスロッ
ト0からタイムスロット511までの時系列を有するタイ
ムスロットの内、最初のタイムスロット0のタイミング
を与える動作、即ち、フレーム同期を行うフレームクロ
ック信号(その周波数は例えば8kHz)を発生するフレー
ムクロック信号発生手段7とを有している。The clock generator unit 2 outputs a first clock signal composed of a clock pulse train that repeats at the same frequency (4.096 MHz) as the transmission speed of the multiplex transmission line 1
And a second clock signal for outputting a second clock signal composed of a clock pulse train having the same frequency (4.096 MHz) as the first clock signal but repeating with a predetermined phase difference θ. Generating means 6 and an operation for giving the timing of the first time slot 0 of the time slots having a time series from time slot 0 to time slot 511 in the multiplexed signal on the multiplex transmission path 1, that is, It has a frame clock signal generating means 7 for generating a frame clock signal (its frequency is, for example, 8 kHz) for performing frame synchronization.
なお、第3図および第4図の従来例の場合はクロック
信号発生手段が、5または6の一方のみで、それぞれ前
述の周波数の一種類のクロック信号を発生していたもの
である。この場合、くロックパルス発生器は一つで済む
ので、回路が簡単となる利点があるが、一方で前記の如
き欠点があった。In the case of the conventional example shown in FIG. 3 and FIG. 4, the clock signal generating means is only one of 5 or 6 and generates one kind of clock signal of the above-mentioned frequency. In this case, since only one clock pulse generator is required, there is an advantage that the circuit is simple, but on the other hand, there are drawbacks as described above.
甲の制御回路10は、制御線3を介して乙の制御回路1
0′と接続されている。甲の制御回路10では、CODEC8、
デジタル交換機9を介してアナログ信号の伝送情報を受
けると甲の制御回路10から制御線3を介して乙の制御回
路10′にその伝送情報を取り込めという命令を出力す
る。Instep A control circuit 10 is connected to control circuit 1
It is connected to 0 '. In the control circuit 10 of the instep, CODEC8,
When the analog signal transmission information is received via the digital exchange 9, the control circuit 10 of the customer A outputs a command to the control circuit 10 'of the customer B via the control line 3 to fetch the transmission information.
CODEC8及び8′は、そのアナログ信号の伝送情報を受
けデジタルのデータ信号に変換したり、逆にデジタルの
データ信号を受けアナログのデータ信号に変換したりす
る。The CODECs 8 and 8'receive the transmission information of the analog signal and convert it into a digital data signal, and conversely, receive the digital data signal and convert into an analog data signal.
デジタル交換機9及び9′では、該データ信号を受け
る一方で、クロックジェネレータユニット2からフレー
ムクロック信号、第1及び第2のクロック信号を受け、
第1のクロック信号のクロックパルスの立上り(前縁)
に同期して、該データ信号を多重伝送路1上の多重化信
号中の所定のタイムスロットに送出したり、あるいは、
第2のクロック信号のパルスの後縁に同期して、所定の
タイムスロットからデータ信号を取り込む。The digital exchanges 9 and 9'receive the data signal while receiving the frame clock signal, the first and second clock signals from the clock generator unit 2,
Rising edge of the clock pulse of the first clock signal (leading edge)
In synchronism with the above, the data signal is transmitted to a predetermined time slot in the multiplexed signal on the multiplex transmission line 1, or
The data signal is taken in from a predetermined time slot in synchronization with the trailing edge of the pulse of the second clock signal.
甲から乙にデータ信号を送出する場合を考える。 Consider the case where a data signal is sent from Party A to Party B.
甲からのデータ信号は、アナログであるからCODEC8を
介して、デジタルに変換してからデジタル交換機9に送
出される。デジタルのデータ信号は、第1のクロック信
号のクロックパルスの立ち上がりfに同期してデジタル
交換機9から多重伝送路1上の多重化信号中の所定のタ
イムスロットに送出される。Since the data signal from the instep A is analog, it is converted to digital through the CODEC 8 and then sent to the digital exchange 9. The digital data signal is sent from the digital exchange 9 to a predetermined time slot in the multiplexed signal on the multiplex transmission line 1 in synchronization with the rising edge f of the clock pulse of the first clock signal.
デジタル交換機9′において、クロックジェネレータ
ユニット2からフレームクロック信号、第1及び第2の
クロック信号を受けている。制御回路10′は、制御回路
10から前記データ信号を取り込む命令を受け、デジタル
交換機9′に前記データ信号を取りむように指示する。In the digital exchange 9 ', the frame clock signal and the first and second clock signals are received from the clock generator unit 2. The control circuit 10 'is a control circuit
Upon receiving an instruction to take in the data signal from 10, the digital exchange 9'is instructed to take the data signal.
デジタル交換機9′では、第2のクロック信号のクロ
ックパルスの立ち下がりgに同期して、前記所定のタイ
ムスロットから前記データ信号を取り込む。このデータ
信号はデジタルであるため、CODEC8′を介して、アナロ
グに変換して乙に送出される。The digital exchange 9'takes in the data signal from the predetermined time slot in synchronization with the falling edge g of the clock pulse of the second clock signal. Since this data signal is digital, it is converted to analog via CODEC 8'and sent to B.
このようにして、甲のアナログのデータ信号は、乙に
送信される。In this way, the analog data signal of A is transmitted to B.
[発明の効果] 以上の説明で明らかなように、本発明によれば、多重
伝送路上の多重化信号の伝送速度と同一の周波数の第1
のクロック信号と該第1のクロック信号と位相差のみが
互いに相違する第2のクロック信号とを発生する手段を
備えたことにより、前記第1のクロック信号のパルスの
前縁に同期してデータ信号を前記多重化信号中の所定の
タイムスロットに送出し、前記第2のクロック信号のパ
ルスの後縁に同期してそのデータ信号をそのタイムスロ
ットから取り込むように構成したのでデータ信号の送出
タイミングから取り込みのタイミング迄の時間に前記位
相差分だけ長い余裕を持たすことができるので、信号伝
送の遅延による問題が大幅に改善され、したがって、伝
送速度が大であっても、回路素子として遅延の小さな素
子を選ぶ必要がなく比較的大きな素子を用いることがで
きるという効果がある。[Effects of the Invention] As is clear from the above description, according to the present invention, the first frequency having the same frequency as the transmission rate of the multiplexed signal on the multiplex transmission path is used.
Of the first clock signal and the second clock signal having a phase difference different from that of the first clock signal, the data is synchronized with the leading edge of the pulse of the first clock signal. The signal is sent to a predetermined time slot in the multiplexed signal, and the data signal is taken from the time slot in synchronization with the trailing edge of the pulse of the second clock signal. Since a long margin corresponding to the phase difference can be provided from the time to the timing of taking in, the problem due to the delay of signal transmission is significantly improved, and therefore even if the transmission speed is high, the delay as a circuit element is small. There is an effect that a relatively large element can be used without having to select an element.
第1図は本発明の一実施例によるデジタル交換機間の通
信システムを示す図、 第2図は第1図における第1及び第2のクロック信号と
多重伝送路とのタイムチャートを示す図、 第3図は従来のデジタル交換機のクロック信号と多重伝
送路とのタイムチャートを示す図、 第4図は第3図のクロック信号の周波数を2倍にした時
のクロック信号と多重伝送路とのタイムチャートを示す
図である。 1……多重伝送路、2……クロックジェネレータユニッ
ト、3……制御線、5……第1のクロック信号発生手
段、6……第2のクロック信号発生手段、7……フレー
ムクロック信号発生手段、8,8′……CODEC、9,9′……
デジタル交換機、10,10′……制御回路。FIG. 1 is a diagram showing a communication system between digital exchanges according to an embodiment of the present invention, and FIG. 2 is a diagram showing a time chart of the first and second clock signals and the multiplex transmission line in FIG. FIG. 3 is a diagram showing a time chart of the clock signal and the multiplex transmission line of the conventional digital exchange, and FIG. 4 is the time between the clock signal and the multiplex transmission line when the frequency of the clock signal of FIG. 3 is doubled. It is a figure which shows a chart. 1 ... Multiplex transmission line, 2 ... Clock generator unit, 3 ... Control line, 5 ... First clock signal generating means, 6 ... Second clock signal generating means, 7 ... Frame clock signal generating means , 8,8 ′ …… CODEC, 9,9 ′ ……
Digital exchange, 10, 10 '... control circuit.
Claims (1)
を所定の伝送速度で伝送する多重伝送路と、 該伝送速度に対応した周波数で繰り返すクロックパルス
列から成る第1のクロック信号を出力する第1のクロッ
ク信号発生手段と、 前記第1のクロック信号を受け、前記多重化信号中の所
定のタイムスロットに対応したクロックパルスの前縁に
同期して、データ信号を該所定のタイムスロットに送出
する第1のデジタル交換機と、 前記所定のタイムスロットから前記データ信号を取り込
む第2のデジタル交換機とを有し、これにより、前記デ
ータ信号を前記第1のデジタル交換機から前記多重伝送
路を介して前記第2のデジタル交換機に送信するように
したデジタル交換機間の通信システムにおいて、 前記第1のクロック信号と同一の周波数でかつそのクロ
ックパルスとは所定の位相差をもって繰り返すクロック
パルス列からなる第2のクロック信号を出力する第2の
クロック信号発生手段を有し、 前記第2のデジタル交換機は前記第2のクロック信号を
受け、前記多重伝送路上の多重化信号中の前記所定のタ
イムスロットに対応した該第2のクロック信号中のクロ
ックパルスの後縁に同期して、該所定のタイムスロット
から前記データ信号を取り込む構成としたことを特徴と
するデジタル交換機間の通信システム。1. A first transmission circuit for outputting a first clock signal composed of a multiplex transmission line for transmitting a multiplexed signal composed of a plurality of time slots at a predetermined transmission rate, and a clock pulse train repeating at a frequency corresponding to the transmission rate. Receiving the first clock signal and transmitting the data signal to the predetermined time slot in synchronization with the leading edge of the clock pulse corresponding to the predetermined time slot in the multiplexed signal. It has a first digital exchange and a second digital exchange that takes in the data signal from the predetermined time slot, whereby the data signal is transmitted from the first digital exchange through the multiplex transmission path. In the communication system between the digital exchanges, which is adapted to transmit to the second digital exchange, the same frequency as the first clock signal is used. A second clock signal generating means for outputting a second clock signal composed of a clock pulse train which is repeated with a predetermined phase difference from the clock pulse, and the second digital exchange has the second clock signal. And receiving the data signal from the predetermined time slot in synchronization with the trailing edge of the clock pulse in the second clock signal corresponding to the predetermined time slot in the multiplexed signal on the multiplex transmission path. A communication system between digital exchanges having a configuration.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25218089A JPH0834642B2 (en) | 1989-09-29 | 1989-09-29 | Communication system between digital exchanges |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25218089A JPH0834642B2 (en) | 1989-09-29 | 1989-09-29 | Communication system between digital exchanges |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03117199A JPH03117199A (en) | 1991-05-17 |
| JPH0834642B2 true JPH0834642B2 (en) | 1996-03-29 |
Family
ID=17233605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25218089A Expired - Lifetime JPH0834642B2 (en) | 1989-09-29 | 1989-09-29 | Communication system between digital exchanges |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834642B2 (en) |
-
1989
- 1989-09-29 JP JP25218089A patent/JPH0834642B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03117199A (en) | 1991-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4451917A (en) | Method and apparatus for pulse train synchronization in PCM transceivers | |
| JPH0834642B2 (en) | Communication system between digital exchanges | |
| JP2669844B2 (en) | Multiple access control method | |
| JP2985181B2 (en) | Multiplex converter | |
| JP2917297B2 (en) | Multi-frame synchronization circuit | |
| JPH02121541A (en) | Channel access system | |
| JPH0117627B2 (en) | ||
| JPS6330822B2 (en) | ||
| JPH052027B2 (en) | ||
| JPH02206243A (en) | Time division multiplex transmission system | |
| SU1474658A1 (en) | Device for input of asynchronous numeric stream | |
| JPH02206242A (en) | Time division multiplex transmission system | |
| JPH01309447A (en) | Single line synchronizing type communication system | |
| KR900003668B1 (en) | Method to synthesize and transmit clock signals of t.d.m. switching | |
| JPH0371732A (en) | Data multiplex/demultiplex circuit | |
| JPS63314035A (en) | Signal synthesizing system | |
| JPH04158640A (en) | Digital communication system | |
| JPH09275576A (en) | Digital signal transmission system | |
| JPH05218996A (en) | Multiplexer | |
| JPS6033325B2 (en) | Unified timing method in communication systems | |
| GB1380134A (en) | Data transmission systems | |
| SU657636A1 (en) | Arrangement for transmitting and receiving binary information with time-division multiplexing | |
| JPS6172443A (en) | Synchronizing system of digital multiplex transmission system | |
| JPS59224941A (en) | Data transmission method | |
| JPS63111743A (en) | Data line terminator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 14 |