Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0834698B2 - Inverter device - Google Patents
[go: Go Back, main page]

JPH0834698B2 - Inverter device - Google Patents

Inverter device

Info

Publication number
JPH0834698B2
JPH0834698B2 JP61243207A JP24320786A JPH0834698B2 JP H0834698 B2 JPH0834698 B2 JP H0834698B2 JP 61243207 A JP61243207 A JP 61243207A JP 24320786 A JP24320786 A JP 24320786A JP H0834698 B2 JPH0834698 B2 JP H0834698B2
Authority
JP
Japan
Prior art keywords
frequency
transistors
transistor
load
inverter device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61243207A
Other languages
Japanese (ja)
Other versions
JPS6399782A (en
Inventor
明 江川
Original Assignee
フアナツク株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フアナツク株式会社 filed Critical フアナツク株式会社
Priority to JP61243207A priority Critical patent/JPH0834698B2/en
Priority to US07/207,092 priority patent/US4811192A/en
Priority to DE8787906772T priority patent/DE3781402T2/en
Priority to PCT/JP1987/000781 priority patent/WO1988002949A1/en
Priority to EP87906772A priority patent/EP0285674B1/en
Publication of JPS6399782A publication Critical patent/JPS6399782A/en
Publication of JPH0834698B2 publication Critical patent/JPH0834698B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はインバータ装置に関し、特に、直流電圧入力
点と負荷の間にMOS(金属酸化物半導体)トランジス
タ、より広くはMIS(金属絶縁物半導体)トランジス
タ、を直列に介在させ、該MOSトランジスタを単一周波
数の信号により駆動することにより直流電圧を該単一周
波数に応じた交流電圧に変換するインバータ装置に関す
る。本発明による装置は、例えばRF(高周波)励起型CO
2(炭酸ガス)レーザ装置の高周波電源として利用され
得る。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device, and more particularly to a MOS (Metal Oxide Semiconductor) transistor, more broadly MIS (Metal Insulator Semiconductor) between a DC voltage input point and a load. The present invention relates to an inverter device which converts a DC voltage into an AC voltage corresponding to the single frequency by interposing a transistor in series and driving the MOS transistor with a signal having a single frequency. The device according to the invention may be, for example, an RF (radio frequency) excited CO
2 (Carbon dioxide) Can be used as a high frequency power source for laser devices.

〔従来の技術〕[Conventional technology]

第2図には上述したインバータ装置の従来形の一構成
例が示される。同図においてQ21,Q22,Q23およびQ24はN
チャネル型MOSトランジスタを示し、直流電圧ESの入力
点間に、トランジスタQ21およびQ22が直列接続され、か
つトランジスタQ23およびQ24が直列接続されている。ト
ランジスタQ21およびQ22の接続点とトランジスタQ23お
よびQ24の接続点との間には負荷20が接続される。ま
た、各トランジスタQ21〜Q24のゲート端子にはそれぞれ
単一周波数の駆動信号VGS1,VGS2,VGS3,VGS4が印加さ
れるようになっている。ここで、駆動信号VGS1とVGS4
同一信号であり、VGS2とVGS3も同一信号であり、前者と
後者は互いに逆位相の関係にある。従って、トランジス
タ対Q21およびQ24と、Q22およびQ23は、駆動信号VGS1
周波数に応じて交互にオン・オフ動作を行う。これによ
って、トランジスタQ21およびQ24がオン状態の時は負荷
20にESの電圧が印加され、トランジスタQ22およびQ23が
オン状態の時は負荷20に−ESの負電圧が印加される。
FIG. 2 shows an example of a conventional configuration of the above-mentioned inverter device. In the figure, Q21, Q22, Q23 and Q24 are N
A channel type MOS transistor is shown, in which transistors Q21 and Q22 are connected in series and transistors Q23 and Q24 are connected in series between the input points of the DC voltage E S. Load 20 is connected between the connection point of transistors Q21 and Q22 and the connection point of transistors Q23 and Q24. Further, drive signals V GS1 , V GS2 , V GS3 , and V GS4 of single frequency are applied to the gate terminals of the transistors Q21 to Q24, respectively. Here, the drive signals V GS1 and V GS4 are the same signal, V GS2 and V GS3 are also the same signal, and the former and the latter are in a phase opposite to each other. Therefore, the transistor pairs Q21 and Q24 and Q22 and Q23 alternately perform on / off operations according to the frequency of the drive signal V GS1 . This allows the load to be applied when transistors Q21 and Q24 are on.
The voltage of E S is applied to 20, and when the transistors Q22 and Q23 are in the ON state, the negative voltage of −E S is applied to the load 20.

また、第2図において破線表示されるキャパシタ
S1′,CS2′CS3′,CS4′はそれぞれMOSトランジスタQ
21,Q22,Q23,Q24のドレイン・ソース間の出力容量を表わ
す。このような出力容量はMOSトランジスタのドレイン
領域およびソース領域の大きさと不純物濃度、ドレイン
・ソース間の形成位置等により決まるものであり、その
存在は当業者には一般に知られている。
The capacitors C S1 ′, C S2 ′ C S3 ′ and C S4 ′ shown in broken lines in FIG.
Indicates the output capacitance between the drain and source of 21, Q22, Q23, Q24. Such output capacitance is determined by the size and impurity concentration of the drain region and the source region of the MOS transistor, the formation position between the drain and the source, and the existence thereof is generally known to those skilled in the art.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述した従来形のインバータ装置においては、スイッ
チング用MOSトランジスタのドレイン・ソース間に出力
容量(キャパシタ)が存在するために、該キャパシタの
充放電特性に起因してスイッチング動作が速やかに行わ
れないという問題があった。このため、例えばトランジ
スタ(Q21,Q22,Q23,Q24)が(オン、オフ、オフ、オ
ン)の状態から、(オフ、オン、オン、オフ)の状態に
スイッチングする時に、トランジスタQ21およびQ22を通
してキャパシタCS1′の充電電流およびキャパシタ
S2′の放電電流が流れ、同時に、トランジスタQ23お
よびQ24を通して同様に充放電電流が流れるので、該ト
ランジスタQ21〜Q24のそれぞれのオン抵抗とキャパシタ
S1′〜CS4′の値に基づく電力損失が生じるという問
題があった。
In the conventional inverter device described above, since the output capacitance (capacitor) exists between the drain and source of the switching MOS transistor, the switching operation is not performed promptly due to the charge / discharge characteristics of the capacitor. There was a problem. Therefore, for example, when the transistors (Q21, Q22, Q23, Q24) are switched from the (on, off, off, on) state to the (off, on, on, off) state, the capacitors are connected through the transistors Q21 and Q22. C S1 'charging current and capacitor C S2 of' the discharge current flows, at the same time, since the same charge and discharge current through transistors Q23 and Q24 flows, each of the on-resistance and the capacitor C S1 of the transistor Q21 to Q24 '-C There is a problem that power loss occurs based on the value of S4 '.

また、駆動信号VGS1〜VGS4の周波数が高くなればなる
ほど、キャパシタCS1′〜CS4′のリアクタンスが減小
して電流が流れ易くなるので電力損失が一層増大し、し
かも上述したスイッチング動作のスピード劣下がより顕
著に現われるので、高速化すなわち電源の高周波化が損
なわれるという問題もあった。
Further, as the frequency of the drive signals V GS1 to V GS4 becomes higher, the reactance of the capacitors C S1 ′ to C S4 ′ decreases and the current easily flows, so that the power loss further increases and the switching operation described above is further performed. However, there is also a problem that the speedup, that is, the higher frequency of the power source is impaired, because the speed inferiority of the above appears more conspicuously.

本発明は、上述した従来技術における問題点に鑑みな
されたもので、装置内の電力損失を低減させて効率の増
大を図ると共に、電源としての高周波化を可能にするイ
ンバータ装置を提供することを目的としている。
The present invention has been made in view of the above-mentioned problems in the conventional technology, and it is an object of the present invention to provide an inverter device capable of reducing power loss in the device to increase efficiency and increasing the frequency as a power supply. Has an aim.

〔問題点を解決するための手段〕[Means for solving problems]

本発明によれば、直流電圧入力点と負荷の間に直列に
介在され、単一周波数の駆動信号に応答してこの単一周
波数に応じたスイッチング動作を行う少くとも1個のMI
Sトランジスタと、上述の直流電圧入力点に直列に挿入
され、上述の単一周波数においてMISトランジスタの出
力電流を一定にする第1のインダクタンス素子と、上述
の負荷と並列に接続され、この負荷から入力側を見た時
の等価総容量と並列共振する第2のインダクタンス素子
と、を備えてなるインバータ装置が提供される。
According to the present invention, at least one MI is interposed in series between the DC voltage input point and the load and performs a switching operation according to the single frequency in response to the drive signal of the single frequency.
The S-transistor, the first inductance element that is inserted in series at the above-mentioned DC voltage input point and that makes the output current of the MIS transistor constant at the above-mentioned single frequency, and the above-mentioned load are connected in parallel. There is provided an inverter device including an equivalent total capacitance when looking at the input side and a second inductance element that resonates in parallel.

〔作用〕[Action]

本発明によるインバータ装置においては、負荷から入
力側を見た時の等価総容量(等価キャパシタ)と共振す
る第2のインダクタンス素子が該負荷と並列に接続され
ているので、MISトランジスタのドレイン・ソース間の
出力容量(キャパシタ)を含む装置全体の容量による影
響が第2のインダクタンス素子により相殺される。これ
は、キャパシタが存在しないことと等価である。従っ
て、MISトランジスタのスイッチング時に該キャパシタ
の充放電電流が流れることにより生じる電力損失を皆無
にすることができ、これによってインバータ装置の高効
率化が可能となる。
In the inverter device according to the present invention, since the second inductance element that resonates with the equivalent total capacitance (equivalent capacitor) when the input side is viewed from the load is connected in parallel with the load, the drain / source of the MIS transistor is connected. The influence of the capacitance of the entire device including the output capacitance (capacitor) between is canceled by the second inductance element. This is equivalent to the absence of capacitors. Therefore, the power loss caused by the charging / discharging current of the capacitor flowing at the time of switching the MIS transistor can be eliminated, and the efficiency of the inverter device can be improved.

また、キャパシタによる影響が無いので、従来形にお
いて駆動信号の周波数の増大に伴いMISトランジスタの
スイッチング速度が損なわれるという問題点を解決する
ことができる。これは、周波数の上限に制約を与えない
ことを意味し、言い換えると、本発明装置が電源として
高周波化され得ることを意味するものである。
Further, since there is no influence of the capacitor, it is possible to solve the problem that the switching speed of the MIS transistor is impaired as the frequency of the drive signal increases in the conventional type. This means that there is no restriction on the upper limit of the frequency, in other words, that the device of the present invention can be used as a power source at high frequencies.

〔実施例〕〔Example〕

第1図には本発明の一実施例としてのインバータ装置
の回路構成が示される。第1図の例示は、RF励起型CO2
レーザ装置の高周波電源として本装置を組込んだ場合を
示す。
FIG. 1 shows a circuit configuration of an inverter device as an embodiment of the present invention. The example shown in FIG. 1 is RF-excited CO 2
The case where this device is incorporated as a high frequency power source of a laser device is shown.

第1図においてRFCは高周波チョークコイルを示し、
該コイルは回路に流れる電流を一定に維持するためのも
のである。Q1〜Q4はそれぞれNチャネル型MOSトランジ
スタを示し、直流電圧ESの入力点間に高周波チョークコ
イルRFCを介して、トランジスタQ1およびQ2が直列接続
され、かつトランジスタQ3およびQ4が直列接続されてい
る。また、破線表示されるキャパシタCS1,CS2,CS3,C
S4はそれぞれトランジスタQ1,Q2,Q3,Q4のドレイン・ソ
ース間の出力容量を表わす。10は負荷としてのレーザ管
を示し、該レーザ管は、高周波のインバータ出力電圧V
OUTが印加される1対の電極10a,10bと、放電用の石英管
10cとからなっている。この1対の電極10aおよび10bの
間にはコイルLが接続される。11はインバータ回路とレ
ーザ管を電気的に接続するための同軸ケーブルであり、
中心導体11aおよび外部導体11bを有している。なお、破
線表示されるキャパシタCOはケーブル11の等価容量を表
わす。このケーブルの中心導体11aを介してレーザ管10
の一法の電極10aがトランジスタQ1およびQ2の接続点に
接続され、外部導体11bを介してレーザ管10の他方の電
極10bがトランジスタQ3およびQ4の接続点に接続されて
いる。
In Fig. 1, RFC indicates a high frequency choke coil,
The coil is for keeping the current flowing through the circuit constant. Q1 to Q4 each represent an N-channel type MOS transistor, in which the transistors Q1 and Q2 are connected in series and the transistors Q3 and Q4 are connected in series via the high frequency choke coil RFC between the input points of the DC voltage E S. . Also, the capacitors C S1 , C S2 , C S3 , C shown in broken lines
S4 represents the output capacitance between the drain and source of the transistors Q1, Q2, Q3, Q4, respectively. Reference numeral 10 denotes a laser tube as a load, which is a high frequency inverter output voltage V
A pair of electrodes 10a, 10b to which OUT is applied, and a quartz tube for discharge
It consists of 10c. A coil L is connected between the pair of electrodes 10a and 10b. 11 is a coaxial cable for electrically connecting the inverter circuit and the laser tube,
It has a central conductor 11a and an outer conductor 11b. Note that the capacitor C O indicated by a broken line represents the equivalent capacitance of the cable 11. Laser tube 10 through the center conductor 11a of this cable
The one electrode 10a is connected to the connection point of the transistors Q1 and Q2, and the other electrode 10b of the laser tube 10 is connected to the connection point of the transistors Q3 and Q4 via the outer conductor 11b.

MOSトランジスタQ1〜Q4のそれぞれのゲートには、単
一周波数f0の駆動信号VGS1,VGS2,VGS3,VGS4が印加さ
れるようになっている。ここで、駆動信号VGS1とVGS4
同一信号であり、VGS2とVGS3も同一信号であり、前者と
後者は互いに逆位相の関係にある。従って、トランジス
タQ1およびQ4と、Q2およびQ3は、駆動信号の周波数f0
応じて交互にオン・オフ動作を行う。これによって、レ
ーザ管10の電極間には該周波数f0に対応した、振幅ES
高周波電圧が印加される。
Drive signals V GS1 , V GS2 , V GS3 , and V GS4 having a single frequency f 0 are applied to the gates of the MOS transistors Q1 to Q4, respectively. Here, the drive signals V GS1 and V GS4 are the same signal, V GS2 and V GS3 are also the same signal, and the former and the latter are in a phase opposite to each other. Therefore, the transistors Q1 and Q4 and Q2 and Q3 alternately perform on / off operations according to the frequency f 0 of the drive signal. As a result, a high frequency voltage of amplitude E S corresponding to the frequency f 0 is applied between the electrodes of the laser tube 10.

レーザ管10と並列に接続されたコイルLは、レーザ管
の両電極端から入力側すなわちインバータ回路側を見た
時の等価総容量(等価キャパシタ)と並列共振する値に
選定されている。すなわち、各素子の値と駆動信号の周
波数f0との間には、 の関係がある。ここで、キャパシタCKは(CS2+CS3)ま
たは(CS1+CS4)で表わされる。前者はトランジスタ
(Q1,Q2,Q3,Q4)が(オン、オフ、オフ、オン)の状態
から(オフ、オン、オン、オフ)の状態にスイッチング
した場合に相当し、後者は各トランジスタがその逆の状
態にスイッチングした場合に相当する。従って、コイル
Lのインダクタンスが固定の値であることを考慮し、各
トランジスタQ1〜Q4の出力容量が(CS2+CS3)=(CS1
+CS4)の関係を満たすように各トランジスタを選定す
る必要がある。
The coil L connected in parallel with the laser tube 10 is selected to have a value that causes parallel resonance with the equivalent total capacitance (equivalent capacitor) when the input side, that is, the inverter circuit side is viewed from both electrode ends of the laser tube. That is, between the value of each element and the frequency f 0 of the drive signal, There is a relationship. Here, the capacitor C K is represented by (C S2 + C S3 ) or (C S1 + C S4 ). The former corresponds to the case where the transistors (Q1, Q2, Q3, Q4) are switched from the (ON, OFF, OFF, ON) state to the (OFF, ON, ON, OFF) state, and the latter, each transistor has its This corresponds to switching to the opposite state. Therefore, considering that the inductance of the coil L has a fixed value, the output capacitance of each of the transistors Q1 to Q4 is (C S2 + C S3 ) = (C S1
It is necessary to select each transistor to satisfy the relationship of + C S4 ).

上述したように、コイルLと等価キャパシタ(CO
CK)は並列共振を起こすので、レーザ管の両電極端から
インバータ回路側を見た入力インピーダンスは極めて大
きくなる。すなわち、トランジスタの各出力容量CS1〜C
S4を含む装置全体の容量による影響がコイルLの作用に
より相殺される。従って、トランジスタのスイッチング
時に各出力容量の充放電電流が当該トランジスタ内を流
れることにより生じる電力損失が無くなるので、装置全
体の電力変換効率が増大する。特に、駆動信号の周波数
f0が高くなればなるほど、この効果は顕著に現われる。
なぜならば、コイルLが接続されていない場合には、ト
ランジスタQ1〜Q4の出力容量(キャパシタ)CS1〜CS4
リアクタンスは周波数の増大に伴い減小し、これによっ
て電流が流れ易くなるので電力損失がより一層増大する
からである。
As described above, the coil L and the equivalent capacitor (C O +
Since C K ) causes parallel resonance, the input impedance when looking at the inverter circuit side from both electrode ends of the laser tube becomes extremely large. That is, each output capacitance C S1 to C of the transistor
The effect of the capacity of the entire device including S4 is canceled by the action of the coil L. Therefore, the power loss caused by the charging / discharging current of each output capacitance flowing through the transistor at the time of switching the transistor is eliminated, and the power conversion efficiency of the entire device is increased. Especially the frequency of the drive signal
The higher f 0 , the more pronounced this effect.
This is because when the coil L is not connected, the reactances of the output capacitors (capacitors) C S1 to C S4 of the transistors Q1 to Q4 decrease as the frequency increases, which facilitates the flow of current, thus reducing the power consumption. This is because the loss will increase further.

また、各トランジスタのキャパシタCS1〜CS4による影
響が無いので、言い換えると、周波数に依存する素子が
等価的に存在しない状態が実現されているので、各トラ
ンジスタを周波数f0の駆動信号によりスイッチング動作
させる場合に該周波数f0の上限に制約を設ける必要がな
くなる。これによって、第1図装置が電源として高周波
化され得るものとなり、しかも周波数f0の大きさにかか
わらずMOSトランジスタQ1〜Q4のスイッチングを速やか
に行わせることができる。
In addition, since there is no influence by the capacitors C S1 to C S4 of each transistor, in other words, the state in which there is no equivalent frequency-dependent element is realized, and each transistor is switched by the drive signal of frequency f 0. When operating, it is not necessary to place a restriction on the upper limit of the frequency f 0 . As a result, the device shown in FIG. 1 can be used as a power source and can have a high frequency, and further, the switching of the MOS transistors Q1 to Q4 can be promptly performed regardless of the magnitude of the frequency f 0 .

従って、本実施例で使用したレーザ管10のように印加
電圧周波数の増大に伴い効率が増大するような負荷に対
しては、本実施例のインバータ装置は極めて有利とな
る。
Therefore, the inverter device of this embodiment is extremely advantageous for a load such as the laser tube 10 used in this embodiment whose efficiency increases as the applied voltage frequency increases.

なお、本実施例ではCO2レーザを例によって説明した
が、それに限らず、例えばHe−Ne,CO,エキシマ等の他の
すべてのガスレーザにも適用可能である。
Although the CO 2 laser is described as an example in the present embodiment, the present invention is not limited to this, and is applicable to all other gas lasers such as He-Ne, CO, and excimer.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明によれば、インバータ装置
内の電力損失を低減させて電力変換効率を増大させるこ
とができると共に、電源として高周波化を図ることがで
きる。
As described above, according to the present invention, it is possible to reduce the power loss in the inverter device, increase the power conversion efficiency, and increase the frequency of the power source.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例としてのインバータ装置を示
す回路構成図、 第2図は従来形の一例としてのインバータ装置を示す回
路構成図、 である。 (符号の説明) 10…負荷(レーザ管)、11…同軸ケーブル、Q1〜Q4…MO
Sトランジスタ、RFC…高周波チョークコイル、L…コイ
ル、CS1〜CS4…出力容量(キャパシタ)、CO…ケーブル
容量、ES…直流電圧、VGS1〜VGS4…駆動信号、VOUT…イ
ンバータ出力電圧。
FIG. 1 is a circuit configuration diagram showing an inverter device as an embodiment of the present invention, and FIG. 2 is a circuit configuration diagram showing an inverter device as an example of a conventional type. (Explanation of symbols) 10… Load (laser tube), 11… Coaxial cable, Q1 to Q4… MO
S transistor, RFC ... High frequency choke coil, L ... Coil, C S1 to C S4 ... Output capacitance (capacitor), C O ... Cable capacitance, E S ... DC voltage, V GS1 to V GS4 ... Drive signal, V OUT ... Inverter Output voltage.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】直流電圧入力点と負荷の間に直列に介在さ
れ、単一周波数の駆動信号に応答して該単一周波数に応
じたスイッチング動作を行う少くとも1個のMISトラン
ジスタと、 該直流電圧入力点に直列に挿入され、該単一周波数にお
いて該MISトランジスタの出力電流を一定にする第1の
インダクタンス素子と、 該負荷と並列に接続され、該負荷から入力側を見た時の
等価総容量と並列共振する第2のインダクタンス素子
と、 を備えてなるインバータ装置。
1. A at least one MIS transistor interposed in series between a DC voltage input point and a load for performing a switching operation in response to a drive signal of a single frequency in accordance with the single frequency. A first inductance element that is inserted in series with the DC voltage input point and that keeps the output current of the MIS transistor constant at the single frequency, and is connected in parallel with the load, and when the input side is viewed from the load. An inverter device comprising: a second inductance element that resonates in parallel with the equivalent total capacitance.
JP61243207A 1986-10-15 1986-10-15 Inverter device Expired - Fee Related JPH0834698B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61243207A JPH0834698B2 (en) 1986-10-15 1986-10-15 Inverter device
US07/207,092 US4811192A (en) 1986-10-15 1987-10-15 Inverter apparatus
DE8787906772T DE3781402T2 (en) 1986-10-15 1987-10-15 INVERTER.
PCT/JP1987/000781 WO1988002949A1 (en) 1986-10-15 1987-10-15 Inverter
EP87906772A EP0285674B1 (en) 1986-10-15 1987-10-15 Inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61243207A JPH0834698B2 (en) 1986-10-15 1986-10-15 Inverter device

Publications (2)

Publication Number Publication Date
JPS6399782A JPS6399782A (en) 1988-05-02
JPH0834698B2 true JPH0834698B2 (en) 1996-03-29

Family

ID=17100424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61243207A Expired - Fee Related JPH0834698B2 (en) 1986-10-15 1986-10-15 Inverter device

Country Status (1)

Country Link
JP (1) JPH0834698B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI124291B (en) 2012-11-14 2014-06-13 Abb Oy Arrangement and procedure for traffic inverter usage

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55117474A (en) * 1979-03-01 1980-09-09 Mitsubishi Electric Corp Transistor inverter

Also Published As

Publication number Publication date
JPS6399782A (en) 1988-05-02

Similar Documents

Publication Publication Date Title
EP1344315B1 (en) Class e/f switching power amplifiers
JPH0732335B2 (en) High frequency amplifier
CN102098003A (en) Resonance type oscillation circuit and semiconductor device
US12316276B2 (en) Oscillator with fin field-effect transistor (FinFET) resonator
KR900007916B1 (en) Frequency converter
EP0549296A1 (en) R.F. Mixer
EP0285674B1 (en) Inverter
JPS60236306A (en) High frequency amplifier
EP1420450A2 (en) Semiconductor differential circuit with transistors having a virtual ground
JPH0834698B2 (en) Inverter device
JP2001111341A (en) Voltage controlled oscillator
JPH0823266A (en) Voltage controlled oscillator
US9780693B2 (en) Resonant inverter and resonance power supply apparatus
US3968479A (en) Complementary storage element
JP4042246B2 (en) Piezoelectric oscillator
JP2001250665A (en) High-frequency power souece device using semiconductor
JP2845524B2 (en) Gate drive circuit for static induction transistors
JPH08124685A (en) Power amplifier circuit
US20010038319A1 (en) Quartz oscillation circuit and quartz oscillation integrated circuit device
JP2019165628A (en) Resonance inverter and resonance-type power source device
JPH0754886B2 (en) Power amplifier
CN114616750B (en) Gate driving circuit
JPS6399781A (en) Inverter
JP3355867B2 (en) Class C amplifier circuit
JPH046131B2 (en)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees