JPH084066B2 - 半導体単結晶成長方法 - Google Patents
半導体単結晶成長方法Info
- Publication number
- JPH084066B2 JPH084066B2 JP60074371A JP7437185A JPH084066B2 JP H084066 B2 JPH084066 B2 JP H084066B2 JP 60074371 A JP60074371 A JP 60074371A JP 7437185 A JP7437185 A JP 7437185A JP H084066 B2 JPH084066 B2 JP H084066B2
- Authority
- JP
- Japan
- Prior art keywords
- plane
- layer
- heating source
- single crystal
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2926—Crystal orientations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H10P14/382—Scanning of a beam
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3238—Materials thereof being insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3242—Structure
- H10P14/3244—Layer structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3451—Structure
- H10P14/3452—Microstructure
- H10P14/3458—Monocrystalline
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3466—Crystal orientation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H10P14/3814—Continuous wave laser beam
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H10P14/3818—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、単結晶シリコン基板上に形成された開口
部を有する絶縁層上に被着された多結晶シリコン層を、
基板シリコンの結晶領域を種としてエピタキシャル的に
単結晶化させる絶縁層上における半導体単結晶成長方法
の改良に関するものである。
部を有する絶縁層上に被着された多結晶シリコン層を、
基板シリコンの結晶領域を種としてエピタキシャル的に
単結晶化させる絶縁層上における半導体単結晶成長方法
の改良に関するものである。
従来から、レーザビームを用いて絶縁層上の多結晶シ
リコン層を再結晶化する方法は、新しい構造の半導体装
置の基礎技術として注目されてきた。中でも、T.I.のH.
W.LAM等（ECS Meeting,1980年 Extended abstract）
によって発表されたラテラルシーディング法は、第４図
に示すように、基板結晶を種として絶縁層上に結晶成長
を生ぜしめることから、結晶方位が完全に決定され、理
想的な結晶成長技術とされている。この手法は国内では
特公昭42−12087号公報に記載されているように、既に
公知となっている。しかし原理的に優れていると考えら
れたこの手法は実際には成功をおさめていない。これ
は、従来ラテラルシーディング法には主として、（00
1）面のシリコン結晶が基板として用いられたこと、及
び横方向、即ち熱源の走査方向と直角方向の熱分布制御
を行なっていないことの２つの原因によるものである。
リコン層を再結晶化する方法は、新しい構造の半導体装
置の基礎技術として注目されてきた。中でも、T.I.のH.
W.LAM等（ECS Meeting,1980年 Extended abstract）
によって発表されたラテラルシーディング法は、第４図
に示すように、基板結晶を種として絶縁層上に結晶成長
を生ぜしめることから、結晶方位が完全に決定され、理
想的な結晶成長技術とされている。この手法は国内では
特公昭42−12087号公報に記載されているように、既に
公知となっている。しかし原理的に優れていると考えら
れたこの手法は実際には成功をおさめていない。これ
は、従来ラテラルシーディング法には主として、（00
1）面のシリコン結晶が基板として用いられたこと、及
び横方向、即ち熱源の走査方向と直角方向の熱分布制御
を行なっていないことの２つの原因によるものである。
先ず、基板方位の問題について説明する。第５図，第
６図は各々エネルギービームの走査方向が＜110＞軸方
向，＜100＞軸方向の場合のラテラルシーディング法に
おける試料を示し、また各図（ａ），（ｂ）は各々（00
1）面を一主面とする試料の平面図、及び断面図を示し
ている。図において、10は（001）面を一主面とする単
結晶シリコン基板,11は熱酸化膜12の開口部、13は再結
晶化されるべき多結晶シリコン層で、図では既にエネル
ギービーム（ここではレーザ光）14が走査されて再結晶
化が終えられている。
６図は各々エネルギービームの走査方向が＜110＞軸方
向，＜100＞軸方向の場合のラテラルシーディング法に
おける試料を示し、また各図（ａ），（ｂ）は各々（00
1）面を一主面とする試料の平面図、及び断面図を示し
ている。図において、10は（001）面を一主面とする単
結晶シリコン基板,11は熱酸化膜12の開口部、13は再結
晶化されるべき多結晶シリコン層で、図では既にエネル
ギービーム（ここではレーザ光）14が走査されて再結晶
化が終えられている。
さて、ラテラルシーディング法においては、図中左方
よりレーザ光の照射によって多結晶シリコン層が溶融−
再結晶化して行き、開口部11で基板シリコン10の軸方向
の情報をひろって（001）面の結晶成長が絶縁層上にも
及ぶとするものである。しかし実際にはこのエピタキシ
ャル結晶成長は開口部11端から100〜200μｍ程度しか及
ばない。これはシリコンの場合（111）面方位の結晶成
長速度が他の面方位に比べて遅いために、図に示される
ように、結晶成長層13内に第1,第２ファセット13a,13
b、即ち結晶成長面ができてしまうことによって、その
後の単結晶成長が妨げられることに起因している。
よりレーザ光の照射によって多結晶シリコン層が溶融−
再結晶化して行き、開口部11で基板シリコン10の軸方向
の情報をひろって（001）面の結晶成長が絶縁層上にも
及ぶとするものである。しかし実際にはこのエピタキシ
ャル結晶成長は開口部11端から100〜200μｍ程度しか及
ばない。これはシリコンの場合（111）面方位の結晶成
長速度が他の面方位に比べて遅いために、図に示される
ように、結晶成長層13内に第1,第２ファセット13a,13
b、即ち結晶成長面ができてしまうことによって、その
後の単結晶成長が妨げられることに起因している。
例えば第５図の場合は、第１ファセット13a（これの
左側が固相，右側が液相）で結晶成長が続いている間は
単結晶成長が継続するが、第２ファセット13b（これの
左側が固相，右側が液相とする）がなんらかの理由でで
きてしまえば絶縁層12との界面近傍で固化の際、不純物
がたまりはじめ、ついにはこれによる結晶歪みを解放す
るため結晶粒界の発生をまねいて単結晶成長が停止す
る。また、第６図の場合は、同図（ａ）に示すように、
より明らかな折れ線状のファセットができてしまい、成
長面が互いに向きあっている領域ではそのコーナーで歪
が生じ、粒界を発生してしまうのである。
左側が固相，右側が液相）で結晶成長が続いている間は
単結晶成長が継続するが、第２ファセット13b（これの
左側が固相，右側が液相とする）がなんらかの理由でで
きてしまえば絶縁層12との界面近傍で固化の際、不純物
がたまりはじめ、ついにはこれによる結晶歪みを解放す
るため結晶粒界の発生をまねいて単結晶成長が停止す
る。また、第６図の場合は、同図（ａ）に示すように、
より明らかな折れ線状のファセットができてしまい、成
長面が互いに向きあっている領域ではそのコーナーで歪
が生じ、粒界を発生してしまうのである。
次に、より大きな原因である膜の横方向熱分布制御に
ついて説明する。第７図（ｂ）は絶縁層上に設けられた
多結晶シリコン層を通常のレーザービームで走査，照射
して再結晶化した後、結晶粒界の様子を化学的エッチン
グによってきわだたせたもので、同図から、レーザビー
ムスポット内のパワー分布が正規分布である（同図
（ａ）参照）のため、温度の高い溶融領域中央は固化が
遅れ、周辺から多数の結晶粒が成長して行き、中央でぶ
つかって単結晶とはなり得ないことがわかる。
ついて説明する。第７図（ｂ）は絶縁層上に設けられた
多結晶シリコン層を通常のレーザービームで走査，照射
して再結晶化した後、結晶粒界の様子を化学的エッチン
グによってきわだたせたもので、同図から、レーザビー
ムスポット内のパワー分布が正規分布である（同図
（ａ）参照）のため、温度の高い溶融領域中央は固化が
遅れ、周辺から多数の結晶粒が成長して行き、中央でぶ
つかって単結晶とはなり得ないことがわかる。
以上のように２つの大きな要因があるため、なんらか
の手法により後者を解決したとしても、前者のため、ラ
テラルシーディング法において（001）面を有する大面
積の単結晶層を得ることは非常に困難であるといわざる
を得ない。また（111）面の単結晶シリコン基板を使用
した場合も詳しくは述べないが、大面積にわたって単結
晶を得ることはできない。
の手法により後者を解決したとしても、前者のため、ラ
テラルシーディング法において（001）面を有する大面
積の単結晶層を得ることは非常に困難であるといわざる
を得ない。また（111）面の単結晶シリコン基板を使用
した場合も詳しくは述べないが、大面積にわたって単結
晶を得ることはできない。
この発明は上記のような問題点を解消するためになさ
れたもので、単一の結晶軸方向を有する単結晶成長層を
大面積にわたって得ることのできる半導体単結晶成長法
を提供することを目的としている。
れたもので、単一の結晶軸方向を有する単結晶成長層を
大面積にわたって得ることのできる半導体単結晶成長法
を提供することを目的としている。
本発明に係る半導体単結晶成長方法は（110）面又は
その等価な面とし、加熱源の走査方向を（110）面にあ
っては（110）面と等価な面であってかつ（110）面と直
交する面の面方向、また（110）面の等価な面にあって
は（110）面に対する前記面方向と同等の関係の面方向
とするとともに、多結晶又は非結晶のシリコン層上に、
加熱源の照射幅より狭い所望の幅と間隔で加熱源の走査
方向と並行する方向に絶縁層を被着して反射防止膜また
は反射膜とし、該反射防止膜または反射膜によって上記
熱源の走査面上の走査方向を＜10＞軸又は＜001＞軸
方向とし、該走査方向と直角方向の熱分布を制御するよ
うにしたものである。
その等価な面とし、加熱源の走査方向を（110）面にあ
っては（110）面と等価な面であってかつ（110）面と直
交する面の面方向、また（110）面の等価な面にあって
は（110）面に対する前記面方向と同等の関係の面方向
とするとともに、多結晶又は非結晶のシリコン層上に、
加熱源の照射幅より狭い所望の幅と間隔で加熱源の走査
方向と並行する方向に絶縁層を被着して反射防止膜また
は反射膜とし、該反射防止膜または反射膜によって上記
熱源の走査面上の走査方向を＜10＞軸又は＜001＞軸
方向とし、該走査方向と直角方向の熱分布を制御するよ
うにしたものである。
この発明における半導体単結晶成長方法では、ファセ
ットは、再結晶化シリコン層の膜厚方向では常に基板と
垂直方向となり、固化の際に歪みを生じることがなく、
また平面方向では所望部分のみに歪が生じることとな
る。
ットは、再結晶化シリコン層の膜厚方向では常に基板と
垂直方向となり、固化の際に歪みを生じることがなく、
また平面方向では所望部分のみに歪が生じることとな
る。
以下、本発明の実施例を図について説明する。
第１図は本発明の一実施例による半導体単結晶成長方
法を説明するための図で、第１図（ａ）は（110）面を
一主面とする単結晶シリコン基板上に形成された開口部
を有する絶縁層12上に多結晶シリコン層を被着し、＜
10＞方向にレーザ光を走査し、多結晶層13の一部を開口
部方向から再結晶化してきたところを示し、同図（ｂ）
は｛111）面のうち（110）面と直交する面がつくる結晶
成長面でのファセット（θ≒35.3゜）の平面図、同図
（ｃ）は｛111）面のうち（110）面と直交する面がつく
るファセットの断面図である。図中第５図及び第６図と
同一符号は同一部分を示し、20は（110）面を一主面と
する単結晶シリコン基板、24は連続発振のアルゴレンレ
ーザ光で、スポットサイズは約100μm,走査速度は12cm/
sec、パワーは15W程度である。また２酸化シリコン膜12
は1.0μm,多結晶シリコン層13は0.5μm,開口部11の幅は
10μｍである。第１図（ａ）に示されるように、（11
0′）面を一主面とする単結晶シリコ基板20上に形成さ
れた開口部を有する絶縁層12上に多結晶シリコン層13を
被着し、＜10＞方向にレーザ光24を走査し、多結晶層
13の一部を開口部方向から再結晶化する場合、＜10＞
方向、つまり（110）面の等価な面のう（110）面と直交
する面の面方向にレーザ光24を走査した場合、（110）
面に直交する｛111｝面が、ファセット13cに示されるよ
うに、結晶成長面と一致し、再結晶化シリコン層の膜厚
方向では常に基板と垂直となる。そして、ファセット13
cは膜内深さ方向では種々の結晶成長時の熱的ゆらぎに
対しても常に基板に対して垂直になり、膜内深さ方向で
は歪の蓄えられる領域は出現せず、その結果安定な結晶
成長が得られることになる。
法を説明するための図で、第１図（ａ）は（110）面を
一主面とする単結晶シリコン基板上に形成された開口部
を有する絶縁層12上に多結晶シリコン層を被着し、＜
10＞方向にレーザ光を走査し、多結晶層13の一部を開口
部方向から再結晶化してきたところを示し、同図（ｂ）
は｛111）面のうち（110）面と直交する面がつくる結晶
成長面でのファセット（θ≒35.3゜）の平面図、同図
（ｃ）は｛111）面のうち（110）面と直交する面がつく
るファセットの断面図である。図中第５図及び第６図と
同一符号は同一部分を示し、20は（110）面を一主面と
する単結晶シリコン基板、24は連続発振のアルゴレンレ
ーザ光で、スポットサイズは約100μm,走査速度は12cm/
sec、パワーは15W程度である。また２酸化シリコン膜12
は1.0μm,多結晶シリコン層13は0.5μm,開口部11の幅は
10μｍである。第１図（ａ）に示されるように、（11
0′）面を一主面とする単結晶シリコ基板20上に形成さ
れた開口部を有する絶縁層12上に多結晶シリコン層13を
被着し、＜10＞方向にレーザ光24を走査し、多結晶層
13の一部を開口部方向から再結晶化する場合、＜10＞
方向、つまり（110）面の等価な面のう（110）面と直交
する面の面方向にレーザ光24を走査した場合、（110）
面に直交する｛111｝面が、ファセット13cに示されるよ
うに、結晶成長面と一致し、再結晶化シリコン層の膜厚
方向では常に基板と垂直となる。そして、ファセット13
cは膜内深さ方向では種々の結晶成長時の熱的ゆらぎに
対しても常に基板に対して垂直になり、膜内深さ方向で
は歪の蓄えられる領域は出現せず、その結果安定な結晶
成長が得られることになる。
しかしながら第１図（ｂ）に示すように、平面方向で
はファセット13cが折れ線状に形成されており、前述の
ごとく成長面が出合う方向のコーナー13dなどでは歪が
たまることになる。そこでこの横方向に対しては第２図
に示すようなパターニングしたシリコン窒化膜16による
反射防止膜を用いる。ここではシリコン窒化膜16の膜厚
は550Å，パターンの幅，間隔はそれぞれ５μm,10μｍ
であり、開口部11の上部は他の部分と異なり基板20まで
溶融せしめるために、パターン15により全面をおおうよ
うにしている。
はファセット13cが折れ線状に形成されており、前述の
ごとく成長面が出合う方向のコーナー13dなどでは歪が
たまることになる。そこでこの横方向に対しては第２図
に示すようなパターニングしたシリコン窒化膜16による
反射防止膜を用いる。ここではシリコン窒化膜16の膜厚
は550Å，パターンの幅，間隔はそれぞれ５μm,10μｍ
であり、開口部11の上部は他の部分と異なり基板20まで
溶融せしめるために、パターン15により全面をおおうよ
うにしている。
さて、このような反射防止膜を用いると、レーザ光の
膜内の多重反射の影響により反射率が極端に減少し、該
反射防止膜を設けた領域ではほぼレーザ光の100％が多
結晶シリコン層12に到達，吸収されることになる。一方
反射防止膜のない部分ではシリコンの反射率が38％であ
るため、レーザ光は62％しか吸収されない。従ってレー
ザ光が走査しながら照射された場合、反射防止膜のある
領域では多結晶シリコン層13の温度が高く、その他の領
域ではそれより低いという横方向、即ち走査方向と直角
方向の温度分布制御がなされることになる。つまり、反
射防止膜のパターンを形成した部分の固化が常に遅いの
で、第１図（ｂ）に示されたファセット13cのコーナー1
3dは常に反射防止膜の下に生じ、結晶粒界が現われると
すればこの位置になる。
膜内の多重反射の影響により反射率が極端に減少し、該
反射防止膜を設けた領域ではほぼレーザ光の100％が多
結晶シリコン層12に到達，吸収されることになる。一方
反射防止膜のない部分ではシリコンの反射率が38％であ
るため、レーザ光は62％しか吸収されない。従ってレー
ザ光が走査しながら照射された場合、反射防止膜のある
領域では多結晶シリコン層13の温度が高く、その他の領
域ではそれより低いという横方向、即ち走査方向と直角
方向の温度分布制御がなされることになる。つまり、反
射防止膜のパターンを形成した部分の固化が常に遅いの
で、第１図（ｂ）に示されたファセット13cのコーナー1
3dは常に反射防止膜の下に生じ、結晶粒界が現われると
すればこの位置になる。
このように本実施例では、結晶粒界は制御された位置
に現われるので、この結晶粒界部分をその後のマスク合
せ技術によって半導体装置の形成領域から避けることが
でき、その結果、本実施例では等価的に結晶軸が制御さ
れた大面積の単結晶層が得られることになる。
に現われるので、この結晶粒界部分をその後のマスク合
せ技術によって半導体装置の形成領域から避けることが
でき、その結果、本実施例では等価的に結晶軸が制御さ
れた大面積の単結晶層が得られることになる。
なお上記実施例では、レーザ光をエネルギービームと
して用いる場合について説明したが、加熱源はレーザ光
に限られるものではなく、電子ビームでもよい。電子ビ
ームを用いる場合には、第２図における反射防止膜16を
3000〜5000Åの２酸化シリコン膜とし、かつ剥離防止の
ため薄いシリコン窒化膜を全面に形成すれば、レーザ光
の場合とは逆にパターン化された２酸化シリコン膜の下
では電子ビームが多結晶シリコン層には到達せず、該部
分が低温となって横方向の温度分布が制御される。
して用いる場合について説明したが、加熱源はレーザ光
に限られるものではなく、電子ビームでもよい。電子ビ
ームを用いる場合には、第２図における反射防止膜16を
3000〜5000Åの２酸化シリコン膜とし、かつ剥離防止の
ため薄いシリコン窒化膜を全面に形成すれば、レーザ光
の場合とは逆にパターン化された２酸化シリコン膜の下
では電子ビームが多結晶シリコン層には到達せず、該部
分が低温となって横方向の温度分布が制御される。
また、熱源として管状ランプ等を用いて再結晶化を行
こともでき、この場合は第３図に示すように、層間絶縁
膜19を介して、パターン化された多結晶シリコン層又は
モリブデン、タングステン等の高融点金属層あるいはそ
のシリサイド層17を形成し、その上に保護用の厚い絶縁
層18を形成すれば、上記実施例と同じ効果が得られる。
こともでき、この場合は第３図に示すように、層間絶縁
膜19を介して、パターン化された多結晶シリコン層又は
モリブデン、タングステン等の高融点金属層あるいはそ
のシリサイド層17を形成し、その上に保護用の厚い絶縁
層18を形成すれば、上記実施例と同じ効果が得られる。
以上のようにこの発明に係る半導体単結晶成長方法に
よれば、単結晶シリコン基板の一主面を（110）面又は
その等価な面とし、加熱源の走査方向を（110）面にあ
っては（110）面と等価な面であってかつ（110）面と直
交する面の面方向、また（110）面の等価な面にあって
は（110）に対する前記面方向と同等の関係の面方向と
するとともに、多結晶又は非結晶のシリコン層上に、加
熱源の照射幅より狭い所望の幅と間隔で加熱源の走査方
向と並行する方向に絶縁層を被着して反射防止膜または
反射膜とし、該反射防止膜または反射膜によって上記熱
源の走査面上の走査方向と直角方向の熱分布を制御する
ようにしたので、単一の結晶軸方向を有する単結晶成長
層が大面積にわたって制御性よく得られる効果がある。
よれば、単結晶シリコン基板の一主面を（110）面又は
その等価な面とし、加熱源の走査方向を（110）面にあ
っては（110）面と等価な面であってかつ（110）面と直
交する面の面方向、また（110）面の等価な面にあって
は（110）に対する前記面方向と同等の関係の面方向と
するとともに、多結晶又は非結晶のシリコン層上に、加
熱源の照射幅より狭い所望の幅と間隔で加熱源の走査方
向と並行する方向に絶縁層を被着して反射防止膜または
反射膜とし、該反射防止膜または反射膜によって上記熱
源の走査面上の走査方向と直角方向の熱分布を制御する
ようにしたので、単一の結晶軸方向を有する単結晶成長
層が大面積にわたって制御性よく得られる効果がある。
第１図及び第２図は本発明の一実施例による半導体単結
晶成長方法を説明するためのもので、第１図（ａ）はそ
のレーザビームの走査状態を示す断面図、第１図（ｂ）
はその試料の平面図、第１図（ｃ）はその断面図、第２
図（ａ），（ｂ），（ｃ）はそれぞれ反射防止膜の平面
図，断面側面図，断面正面図、第３図（ａ），（ｂ），
（ｃ）はそれぞれこの発明の他の実施例の断面平面図，
断面側面図，断面正面図、第４図はラテラルシーディン
グ法の概念図、第５図（ａ），（ｂ）はそれぞれ従来の
（001）面の単結晶基板を使用した場合の結晶成長の様
子を示す平面図，断面図、第６図（ａ），（ｂ）はそれ
ぞれ他の従来例の平面図，断面図、第７図は横方向熱分
布を制御しない場合のレーザ再結晶化層における結晶成
長の様子を示すもので、第７図（ａ）はレーザビームの
パワー分布図，第７図（ｂ）はその結晶粒界の様子を示
す図である。 図において、11は開口部、13は多結晶シリコン層、15は
開口部上に設けられた絶縁物層、16はパターニングされ
た絶縁物層、17は多結晶シリコン層、18は保護用の厚い
絶縁層、19は層間の絶縁層、20は（110）面を一主面と
する単結晶シリコン基板である。 なお図中同一符号は同一又は相当部分を示す。
晶成長方法を説明するためのもので、第１図（ａ）はそ
のレーザビームの走査状態を示す断面図、第１図（ｂ）
はその試料の平面図、第１図（ｃ）はその断面図、第２
図（ａ），（ｂ），（ｃ）はそれぞれ反射防止膜の平面
図，断面側面図，断面正面図、第３図（ａ），（ｂ），
（ｃ）はそれぞれこの発明の他の実施例の断面平面図，
断面側面図，断面正面図、第４図はラテラルシーディン
グ法の概念図、第５図（ａ），（ｂ）はそれぞれ従来の
（001）面の単結晶基板を使用した場合の結晶成長の様
子を示す平面図，断面図、第６図（ａ），（ｂ）はそれ
ぞれ他の従来例の平面図，断面図、第７図は横方向熱分
布を制御しない場合のレーザ再結晶化層における結晶成
長の様子を示すもので、第７図（ａ）はレーザビームの
パワー分布図，第７図（ｂ）はその結晶粒界の様子を示
す図である。 図において、11は開口部、13は多結晶シリコン層、15は
開口部上に設けられた絶縁物層、16はパターニングされ
た絶縁物層、17は多結晶シリコン層、18は保護用の厚い
絶縁層、19は層間の絶縁層、20は（110）面を一主面と
する単結晶シリコン基板である。 なお図中同一符号は同一又は相当部分を示す。
Claims (4)
- 【請求項１】単結晶シリコン基板の一主面上を開口部を
有する絶縁層でおおい、該絶縁層の上面に多結晶又は非
結晶のシリコン層を被着し、該シリコン層を加熱源で走
査しながら照射して溶融−再結晶化を生ぜしめ、上記単
結晶シリコン基板の結晶軸方位と同一の結晶軸を有する
単結晶層を上記絶縁層上にも形成するようにした半導体
結晶成長方法において、上記単結晶シリコン基板の一主
面の面方位を（110）面又はその等価な面とし、上記加
熱源の走査方向を（110）面にあっては（110）面と等価
な面であってかつ（110）面と直交する面の面方向、ま
た（110）面の等価な面にあっては（110）面に対する前
記面方向と同等の関係の面方向とするとともに、上記多
結晶又は非結晶のシリコン層上に、上記加熱源の照射幅
より狭い所望の幅と間隔で上記加熱源の走査方向と並行
する方向に絶縁層を被着して反射防止膜または反射膜と
し、該反射防止膜または反射膜によって上記熱源の走査
面上の走査方向と直角方向の熱分布を制御するようにし
たことを特徴とする半導体結晶成長方法。 - 【請求項２】上記加熱源が連続発振のアルゴンレーザ光
であり、上記多結晶又は非結晶のシリコン層上に被着さ
れた上記絶縁層がシリコン窒化膜であることを特徴とす
る特許請求の範囲第１項記載の半導体結晶成長方法。 - 【請求項３】上記加熱源が連続的な電子ビームであり、
上記多結晶又は非結晶のシリコン層上に被着された上記
絶縁層が２酸化シリコン膜であることを特徴とする特許
請求の範囲第１項記の載半導体結晶成長方法。 - 【請求項４】上記加熱源が管状ランプ光を集光照射する
ものであり、上記多結晶又は非結晶のシリコン層上に層
間絶縁膜を設けるとともに、該層間絶縁膜上に上記加熱
源の照射幅より狭い所望の幅と間隔で上記加熱源の走査
方向と並行する方向に、第２の多結晶シリコン層又はモ
リブデン、タングステン等の高融点金属層あるいはその
シリサイド層を被着し、さらにその上に保護用の絶縁層
を形成したことを特徴とする特許請求の範囲第１項記載
の半導体結晶成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60074371A JPH084066B2 (ja) | 1985-04-10 | 1985-04-10 | 半導体単結晶成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60074371A JPH084066B2 (ja) | 1985-04-10 | 1985-04-10 | 半導体単結晶成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61234026A JPS61234026A (ja) | 1986-10-18 |
| JPH084066B2 true JPH084066B2 (ja) | 1996-01-17 |
Family
ID=13545235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60074371A Expired - Lifetime JPH084066B2 (ja) | 1985-04-10 | 1985-04-10 | 半導体単結晶成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084066B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58180019A (ja) * | 1982-04-15 | 1983-10-21 | Matsushita Electric Ind Co Ltd | 半導体基体およびその製造方法 |
-
1985
- 1985-04-10 JP JP60074371A patent/JPH084066B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61234026A (ja) | 1986-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0235819B1 (en) | Process for producing single crystal semiconductor layer | |
| JPH0732124B2 (ja) | 半導体装置の製造方法 | |
| JPH084067B2 (ja) | 半導体装置の製造方法 | |
| JPS59108313A (ja) | 半導体単結晶層の製造方法 | |
| EP0236953B1 (en) | Method of manufacturing semiconductor crystalline layer | |
| JPH027415A (ja) | Ｓｏｉ薄膜形成方法 | |
| JPH084066B2 (ja) | 半導体単結晶成長方法 | |
| JP2898360B2 (ja) | 半導体膜の製造方法 | |
| JPS5893222A (ja) | 半導体単結晶膜の製造方法 | |
| JP2517330B2 (ja) | Ｓｏｉ構造の形成方法 | |
| JPH0652712B2 (ja) | 半導体装置 | |
| JP2566663B2 (ja) | 半導体単結晶膜の製造方法 | |
| JPS6233415A (ja) | 単結晶半導体膜の製造方法 | |
| JPH03250620A (ja) | 半導体装置の製造方法 | |
| JPH0523492B2 (ja) | ||
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| JPH0157491B2 (ja) | ||
| JPH03138925A (ja) | 半導体膜の結晶化法 | |
| JPS61170017A (ja) | 半導体装置の製造方法 | |
| JPH0775223B2 (ja) | 半導体単結晶層の製造方法 | |
| JPH0461491B2 (ja) | ||
| JPH0722313A (ja) | 半導体装置およびその製造方法 | |
| JPH0319210A (ja) | 半導体装置の製造方法 | |
| JPH01239093A (ja) | 結晶成長方法 | |
| JPS60191090A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |