JPH084326B2 - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JPH084326B2 JPH084326B2 JP61232020A JP23202086A JPH084326B2 JP H084326 B2 JPH084326 B2 JP H084326B2 JP 61232020 A JP61232020 A JP 61232020A JP 23202086 A JP23202086 A JP 23202086A JP H084326 B2 JPH084326 B2 JP H084326B2
- Authority
- JP
- Japan
- Prior art keywords
- image pickup
- output
- signal
- defect
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は簡単な構成で、撮像素子の出力を補正するこ
とのできる撮像装置に関する。
とのできる撮像装置に関する。
従来ROM内に撮像素子の結晶欠陥情報を一旦記憶させ
撮像時に撮像素子の走査位置とメモリの内容を比較し一
致した時点で画像信号のサンプルホールドを停止するこ
とにより欠陥を補正するものは知られていた。
撮像時に撮像素子の走査位置とメモリの内容を比較し一
致した時点で画像信号のサンプルホールドを停止するこ
とにより欠陥を補正するものは知られていた。
しかし、このような従来技術においては別設のROMを
必要とし、しかも撮像素子が経年変化等で破損した場合
や欠陥位置が増大した場合には、このROMも取り換えな
いと欠陥補正ができないという問題があった。しかも構
成が複雑になる欠点があった。
必要とし、しかも撮像素子が経年変化等で破損した場合
や欠陥位置が増大した場合には、このROMも取り換えな
いと欠陥補正ができないという問題があった。しかも構
成が複雑になる欠点があった。
本発明はこのような従来の欠点を解消し得る撮像装置
を提供することを目的とする。
を提供することを目的とする。
〔問題点を解決する為の手段〕 本発明の撮像装置は、不揮発性の書き込み可能なメモ
リを内蔵した、装置全体を制御する為のマイクロコンピ
ュータと、撮像素子の走査位置をカウントするカウンタ
と、前記メモリの内容を一時記憶するレジスタと、該レ
ジスタの出力と前記カウンタの値を比較し、一致した場
合に一致信号を出力するコンパレータと、該コンパレー
タの出力に応じて撮像素子の走査出力を補正する補正手
段を有する。
リを内蔵した、装置全体を制御する為のマイクロコンピ
ュータと、撮像素子の走査位置をカウントするカウンタ
と、前記メモリの内容を一時記憶するレジスタと、該レ
ジスタの出力と前記カウンタの値を比較し、一致した場
合に一致信号を出力するコンパレータと、該コンパレー
タの出力に応じて撮像素子の走査出力を補正する補正手
段を有する。
本発明は撮像装置全体を制御する為のマイクロコンピ
ユータに若干の付加回路を設けるだけで撮像素子の欠陥
補正が可能となるものである。
ユータに若干の付加回路を設けるだけで撮像素子の欠陥
補正が可能となるものである。
第１図は本発明の第１実施例を示す図で、 １は撮像素子２に光学像を結像する為のレンズ及び絞
り、 ２はCCD等の撮像素子、 ３は撮像素子２からの離散的な出力を、連続的な波形
に変換する為のサンプルホールド回路、 ４はサンプルホールド回路３の出力に同期信号を付加
したり、光源色温度による色補正をしたりする為の信号
処理回路、 ５は撮像素子２を駆動する為の駆動回路、 ６は同期信号、サンプルホールドパルス等の発生回
路、 （以降SSGと略す。） ７はシステム制御回路でありこの実施例ではCPUを用
いている。このようなCPUとしては例えばモトローラ社
のMC68HC11A8等が適当である。
り、 ２はCCD等の撮像素子、 ３は撮像素子２からの離散的な出力を、連続的な波形
に変換する為のサンプルホールド回路、 ４はサンプルホールド回路３の出力に同期信号を付加
したり、光源色温度による色補正をしたりする為の信号
処理回路、 ５は撮像素子２を駆動する為の駆動回路、 ６は同期信号、サンプルホールドパルス等の発生回
路、 （以降SSGと略す。） ７はシステム制御回路でありこの実施例ではCPUを用
いている。このようなCPUとしては例えばモトローラ社
のMC68HC11A8等が適当である。
８は光源色温度検出回路、 ９は各種モード、操作入力回路、 10はシステム制御部内の後書き可能な記憶回路（以下
EEPROMと略す）への書き込みを制御する書き込み回路で
撮像装置外から接続する。
EEPROMと略す）への書き込みを制御する書き込み回路で
撮像装置外から接続する。
11はシステム制御回路７内の後書き可能記憶回路（EE
PROM）。
PROM）。
12はSSG6からサンプルホールド回路３に供給されるサ
ンプルホールドパルスによってカウントアツプされるカ
ウンタ、 13は水平同期信号によってカウントアツプされるカウ
ンタ、 14a,14b,撮像素子２の欠陥位置情報を制御回路７から
受けとり、現在走査中の位置と比較する為のラツチ用の
シフトレジスタで14aは垂直走査方向の欠陥位置信号を
ラツチし、14bは水平走査方向の欠陥位置信号をラツチ
する。
ンプルホールドパルスによってカウントアツプされるカ
ウンタ、 13は水平同期信号によってカウントアツプされるカウ
ンタ、 14a,14b,撮像素子２の欠陥位置情報を制御回路７から
受けとり、現在走査中の位置と比較する為のラツチ用の
シフトレジスタで14aは垂直走査方向の欠陥位置信号を
ラツチし、14bは水平走査方向の欠陥位置信号をラツチ
する。
15a,15bは14a,14bの出力をカウンタ12,及び13の出力
と夫々比較する為のデジタルコンパレータ、 16は走査位置情報と、欠陥位置情報の一致によりSSG6
からサンプルホールドパルスがサンプルホールド回路３
に供給されるのを禁止する為のゲート回路、 17は水平走査線方向の走査位置情報と、走査線方向の
欠陥位置情報とが一致し、かつ走査線に対して垂直方向
の走査位置情報と走査線に対して垂直方向の欠陥位置情
報が一致した時に一致信号を出力するゲート回路であ
る。
と夫々比較する為のデジタルコンパレータ、 16は走査位置情報と、欠陥位置情報の一致によりSSG6
からサンプルホールドパルスがサンプルホールド回路３
に供給されるのを禁止する為のゲート回路、 17は水平走査線方向の走査位置情報と、走査線方向の
欠陥位置情報とが一致し、かつ走査線に対して垂直方向
の走査位置情報と走査線に対して垂直方向の欠陥位置情
報が一致した時に一致信号を出力するゲート回路であ
る。
尚16′はSSG6、ゲート回路16,17、カウンタ12,13、シ
フトレジスタ14a,14b、コンパレータ15a,15b等を内蔵し
たクロツクICである。
フトレジスタ14a,14b、コンパレータ15a,15b等を内蔵し
たクロツクICである。
次に第１図示の第１実施例の動作を説明をする。
（１）欠陥補正の動作 制御回路７はSSG6からのブランク信号を監視しつつ垂
直ブランク期間の間にコンパレータを15a,15bをdisable
状態とすると共にシフトレジスタ14a,bに撮像素子２の
最初の欠陥の位置情報を転送する。垂直ブランク期間の
終了に伴ない、コンパレータを15a,bをenableにするこ
とにより比較動作を開始する。カウンタ12,13は夫々現
在の水平，垂直走査位置をカウントするようにサンプル
ホールドパルスと水平同期パルスによってカウントアツ
プされる。現在の走査位置を示すカウンタ12,13の内容
と、欠陥位置を示すシフトレジスタ14a,14bの内容とが
一致すると、コンパレータ15a,15bの出力がハイレベル
となりゲート回路17によってローレベルの一致信号が出
力される。
直ブランク期間の間にコンパレータを15a,15bをdisable
状態とすると共にシフトレジスタ14a,bに撮像素子２の
最初の欠陥の位置情報を転送する。垂直ブランク期間の
終了に伴ない、コンパレータを15a,bをenableにするこ
とにより比較動作を開始する。カウンタ12,13は夫々現
在の水平，垂直走査位置をカウントするようにサンプル
ホールドパルスと水平同期パルスによってカウントアツ
プされる。現在の走査位置を示すカウンタ12,13の内容
と、欠陥位置を示すシフトレジスタ14a,14bの内容とが
一致すると、コンパレータ15a,15bの出力がハイレベル
となりゲート回路17によってローレベルの一致信号が出
力される。
この一致信号によって、16のゲートが閉じられSSG6か
らのサンプルホールドパルスはサンプルホールド回路３
に供給されなくなり、サンプルホールド回路３の出力
は、前回のサンプルホールドパルスの時点での値が引き
続き保持される。従って、この時、撮像素子の欠陥によ
りサンプルホールド回路に入力された白キズ、黒キズ等
の異常信号（第３図ａ）はサンプルホールド回路３から
出力されず１つ前の隣の画素のデータで置換される。
（第３図ｂ）この為画像情報の水平方向の隣接画素間の
類似性により、撮像素子２の欠陥は目立たなくなる。さ
らに制御回路７は一致信号が出力された直後の水平ブラ
ンク信号でコンパレータを再びdisableとし、該水平ブ
ランク期間中に撮像素子の次の欠陥位置情報をシフトレ
ジスタ14a,14bに転送して取り込む。又、該水平ブラン
ク期間終了とともにコンパレータ15a,15bをenableにし
て撮像素子の次の欠陥部分の補正を行なう。
らのサンプルホールドパルスはサンプルホールド回路３
に供給されなくなり、サンプルホールド回路３の出力
は、前回のサンプルホールドパルスの時点での値が引き
続き保持される。従って、この時、撮像素子の欠陥によ
りサンプルホールド回路に入力された白キズ、黒キズ等
の異常信号（第３図ａ）はサンプルホールド回路３から
出力されず１つ前の隣の画素のデータで置換される。
（第３図ｂ）この為画像情報の水平方向の隣接画素間の
類似性により、撮像素子２の欠陥は目立たなくなる。さ
らに制御回路７は一致信号が出力された直後の水平ブラ
ンク信号でコンパレータを再びdisableとし、該水平ブ
ランク期間中に撮像素子の次の欠陥位置情報をシフトレ
ジスタ14a,14bに転送して取り込む。又、該水平ブラン
ク期間終了とともにコンパレータ15a,15bをenableにし
て撮像素子の次の欠陥部分の補正を行なう。
このように構成しているので次のような効果を有す
る。先ずROM11からの欠陥画素の位置信号とSSGからの走
査位置信号とを直接CPU内で比較するのではなく、CPU外
のコンパレータで比較するようにしたので、ビデオ信号
の走査速度に対し、比較動作を充分追いつかせることが
できる。
る。先ずROM11からの欠陥画素の位置信号とSSGからの走
査位置信号とを直接CPU内で比較するのではなく、CPU外
のコンパレータで比較するようにしたので、ビデオ信号
の走査速度に対し、比較動作を充分追いつかせることが
できる。
しかも、ROM11からの信号と走査位置信号が一致した
後の最初の水平ブランキング期間中にシフトレジスタ14
a,14bに、次の欠陥画素の位置情報を順次取り込むよう
にしているのでコンパレータを１画素分設けるだけで済
み、構成が簡単である。
後の最初の水平ブランキング期間中にシフトレジスタ14
a,14bに、次の欠陥画素の位置情報を順次取り込むよう
にしているのでコンパレータを１画素分設けるだけで済
み、構成が簡単である。
しかも水平ブランク期間中にデータをROMから取り込
んでいるのでROMの読み出し、動作を水平走査期間中に
行なわなくて済み、制御回路７のシーケンス制御がし易
くなる。
んでいるのでROMの読み出し、動作を水平走査期間中に
行なわなくて済み、制御回路７のシーケンス制御がし易
くなる。
又、本実施例によればEEPROMを内蔵したマイクロセツ
サーのチツプにコンパレータやシフトレジスタやカウン
タを付加するだけで簡単に欠陥画素の信号補正ができる
ようになる。
サーのチツプにコンパレータやシフトレジスタやカウン
タを付加するだけで簡単に欠陥画素の信号補正ができる
ようになる。
（２）撮像素子の欠陥位置の記録動作 撮像素子２に全体白色の像を写し、コンパレータ15a,
15bをdisableした状態で撮像装置全体を、動作させると
共に、同期信号及びサンプルホールドパルスを外部カウ
ンタ（図示せず）で計数し、Video出力がある一定値以
下の輝度に相当する出力になった時点でのカウンタ値
を、外部記憶回路（図示せず）に記憶する。また同様に
撮像素子２全体を遮光して、Video出力のレベルがある
一定値以上の輝度に相当する出力になった時点でのカウ
ンタ値（図示せず）をも前記外部記憶回路（図示せず）
に記憶する。この外部記憶回路の内容が撮像素子２の欠
陥位置情報に相当する。この欠陥位置情報を、走査順に
並べなおし、さらに水平走査方向の欠陥画素位置情報を
−１してからEEPROM書き込み回路10を用いて、制御回路
７内部のEEPROM11に記憶する。これで、欠陥補正の動作
に必要な、欠陥画素の位置情報が制御回路７内部のEEPR
OM11に記憶されたことになる。
15bをdisableした状態で撮像装置全体を、動作させると
共に、同期信号及びサンプルホールドパルスを外部カウ
ンタ（図示せず）で計数し、Video出力がある一定値以
下の輝度に相当する出力になった時点でのカウンタ値
を、外部記憶回路（図示せず）に記憶する。また同様に
撮像素子２全体を遮光して、Video出力のレベルがある
一定値以上の輝度に相当する出力になった時点でのカウ
ンタ値（図示せず）をも前記外部記憶回路（図示せず）
に記憶する。この外部記憶回路の内容が撮像素子２の欠
陥位置情報に相当する。この欠陥位置情報を、走査順に
並べなおし、さらに水平走査方向の欠陥画素位置情報を
−１してからEEPROM書き込み回路10を用いて、制御回路
７内部のEEPROM11に記憶する。これで、欠陥補正の動作
に必要な、欠陥画素の位置情報が制御回路７内部のEEPR
OM11に記憶されたことになる。
尚、ここで同期信号及びサンプルホールドパルスを計
数するカウンタを外部に設けたが、クロツクIC6′内の
カウンタ12,13の出力端子を制御回路７内のEEPROM11に
選択的に接続可能にすれば、外部カウンタを不要にする
こともできる。
数するカウンタを外部に設けたが、クロツクIC6′内の
カウンタ12,13の出力端子を制御回路７内のEEPROM11に
選択的に接続可能にすれば、外部カウンタを不要にする
こともできる。
次に第２図は本発明の第２実施例の構成図である。
本実施例は欠陥のある水平走査ラインを直前の水平走
査ラインで置き換えるようにしたものであり、第１図と
同じ符番のものは同じ要素を示す。
査ラインで置き換えるようにしたものであり、第１図と
同じ符番のものは同じ要素を示す。
18はコンパレータ15aの一致出力（ハイレベル）が出
力された時にはｂ側に切換わるスイツチで通常はａ側に
接続されている。
力された時にはｂ側に切換わるスイツチで通常はａ側に
接続されている。
又、19はIH（水平期間）の遅延手段である。
次に第２図示の第２実施例の動作の説明をする。
（３）欠陥補正動作 制御回路７はSSG6からのブランク信号を監視しつつ、
垂直ブランク期間は、コンパレータ15aをdisable状態に
すると共に、シフトレジスタ14aに撮像素子２の最初の
欠陥のある水平走査線のアドレスを転送する。垂直ブラ
ンク期間の終了に伴なってコンパレータ15aをenableに
する。カウンタ13は現在走査している水平走査線のアド
レスを示す様に水平同期信号によってカウントアツプさ
れるので現在の垂直走査位置を示すカウンタ13の内容と
撮像素子２の欠陥走査位置を示すシフトレジスタ14aの
内容が一致すると、コンパレータ15aによって、一致出
力が出力される。
垂直ブランク期間は、コンパレータ15aをdisable状態に
すると共に、シフトレジスタ14aに撮像素子２の最初の
欠陥のある水平走査線のアドレスを転送する。垂直ブラ
ンク期間の終了に伴なってコンパレータ15aをenableに
する。カウンタ13は現在走査している水平走査線のアド
レスを示す様に水平同期信号によってカウントアツプさ
れるので現在の垂直走査位置を示すカウンタ13の内容と
撮像素子２の欠陥走査位置を示すシフトレジスタ14aの
内容が一致すると、コンパレータ15aによって、一致出
力が出力される。
この一致信号によって、スイツチ18がｂ側に切換えら
れ、欠陥のある走査線の画像信号の代りに水平期間前の
水平走査線の画像信号を利用することになる。この実施
例でも第１の実施例と同様に隣接した走査線の画像信号
は類似していることから撮像素子のキズは目立たなくな
る。
れ、欠陥のある走査線の画像信号の代りに水平期間前の
水平走査線の画像信号を利用することになる。この実施
例でも第１の実施例と同様に隣接した走査線の画像信号
は類似していることから撮像素子のキズは目立たなくな
る。
しかも本実施例は第１実施例に比較して、サンプルホ
ールドパルスのカウンタ12、コンパレータ15b等（これ
はかなり高速の回路である必要がある。）が省略できる
利点がある。
ールドパルスのカウンタ12、コンパレータ15b等（これ
はかなり高速の回路である必要がある。）が省略できる
利点がある。
一方1H遅延手段19が必要になるが、これは他の用途
（例えば、不図示の再生系回路内のドロツプアウトやく
し形フイルター用の1H遅延手段）を兼用することができ
る為負担にならない。
（例えば、不図示の再生系回路内のドロツプアウトやく
し形フイルター用の1H遅延手段）を兼用することができ
る為負担にならない。
尚、コンパレータ15aから一致出力（ハイレベル）が
出るとその直後の水平同期信号に同期して水平ブランク
期間に次の欠陥水平ラインの位置情報がレジスタ14aに
取り込まれると共に、この間コンパレータ15aはdisable
になる。
出るとその直後の水平同期信号に同期して水平ブランク
期間に次の欠陥水平ラインの位置情報がレジスタ14aに
取り込まれると共に、この間コンパレータ15aはdisable
になる。
（４）撮像素子の欠陥位置の記録動作 第１図の実施例と同様に白のみあるいは黒のみの画像
を撮像素子に写した状態で欠陥の存在する走査線のアド
レスをVideo出力レベルを監視することにより検出し、
そのアドレスを外部の記憶回路（図示せず）に一時記憶
し整順した後、全アドレスデータを−１してから（欠陥
のある走査線の１つ前の信号を利用する為）EEPROM用の
書き込み回路10を用いて制御回路７内部のEEPROM11に記
憶させる。
を撮像素子に写した状態で欠陥の存在する走査線のアド
レスをVideo出力レベルを監視することにより検出し、
そのアドレスを外部の記憶回路（図示せず）に一時記憶
し整順した後、全アドレスデータを−１してから（欠陥
のある走査線の１つ前の信号を利用する為）EEPROM用の
書き込み回路10を用いて制御回路７内部のEEPROM11に記
憶させる。
また本実施例では欠陥位置を記憶するメモリとしてEE
PROMを使っているので撮像装置組立後に書きこむことが
でき、又、不揮発性であるからここで記した様な、撮像
素子の欠陥位置情報以外に、測光系の誤差データ、露出
制御の為のパラメータ、信号処理の為のパラメータ等の
情報をも記憶することができる。
PROMを使っているので撮像装置組立後に書きこむことが
でき、又、不揮発性であるからここで記した様な、撮像
素子の欠陥位置情報以外に、測光系の誤差データ、露出
制御の為のパラメータ、信号処理の為のパラメータ等の
情報をも記憶することができる。
また撮像素子の欠陥位置情報を書き込む時期は通常、
撮像システムの組立工程中が考えられるが、それにとど
まらず、撮像素子の交換時等修理時にも書きこむことが
できるのはもちろんである。
撮像システムの組立工程中が考えられるが、それにとど
まらず、撮像素子の交換時等修理時にも書きこむことが
できるのはもちろんである。
また、欠陥の検出方法として全面白あるいは全面黒の
像を写して、Video出力によって検出する方法を述べた
が、それ以外にも、プロセス処理を介さない撮像素子の
出力を直接検出する方法や、モニタデイスプレイに像を
表示して、目視で検出する方法を採用しても良いことも
もちろんである。
像を写して、Video出力によって検出する方法を述べた
が、それ以外にも、プロセス処理を介さない撮像素子の
出力を直接検出する方法や、モニタデイスプレイに像を
表示して、目視で検出する方法を採用しても良いことも
もちろんである。
次に第４図は第１実施例と第２実施例を１つの撮像装
置の中で組み合わせて実施して、２画素以上水平走査線
内に撮像素子の欠陥が存在する場合には第２実施の方法
により1H前の画像信号を、１画素分しか水平走査線内に
撮像素子の欠陥が存在しない時には第１実施例の方法に
より１サンプリング周期前の画像信号を用いるようにし
た第３実施例で撮像素子の欠陥を自然に補正することが
できる。尚、本実施例ではEEPROMに欠陥位置を記憶させ
る際に、１水平ラインに２画素以上欠陥があるものにつ
いてはその水平ラインの１つ前のラインの位置データを
記憶すると共に、水平ライン内の位置データとして例え
ば「10000000」のようにMSBが「１」のデータを記憶し
ておく一方、１水平ラインに１つしか欠陥がないときは
このMSBを「０」にしておく。尚、サンプルホールドパ
ルスを1H期間カウントしてもこのMSBは変化しないよう
に設定しておく。第４図示実施例では、このMSBをレジ
スタ14bの出力から検出し、スイツチ20をMSBが「１」の
とき閉じ、「０」のとき開くようにしておく。
置の中で組み合わせて実施して、２画素以上水平走査線
内に撮像素子の欠陥が存在する場合には第２実施の方法
により1H前の画像信号を、１画素分しか水平走査線内に
撮像素子の欠陥が存在しない時には第１実施例の方法に
より１サンプリング周期前の画像信号を用いるようにし
た第３実施例で撮像素子の欠陥を自然に補正することが
できる。尚、本実施例ではEEPROMに欠陥位置を記憶させ
る際に、１水平ラインに２画素以上欠陥があるものにつ
いてはその水平ラインの１つ前のラインの位置データを
記憶すると共に、水平ライン内の位置データとして例え
ば「10000000」のようにMSBが「１」のデータを記憶し
ておく一方、１水平ラインに１つしか欠陥がないときは
このMSBを「０」にしておく。尚、サンプルホールドパ
ルスを1H期間カウントしてもこのMSBは変化しないよう
に設定しておく。第４図示実施例では、このMSBをレジ
スタ14bの出力から検出し、スイツチ20をMSBが「１」の
とき閉じ、「０」のとき開くようにしておく。
又、スイツチ20はコンパレータ15aとスイツチ18の間
に設けてある。
に設けてある。
従って１水平ライン内に欠陥が複数あるときは1H期間
前の水平ラインで置換され、かつこのときは前記MSBの
反転信号がゲート回路17に入力されているので、ゲート
回路17の出力は常にハイレベルとなっているのでサンプ
ルホールド回路へ供給されるサンプルホールドパルスは
遮断されない。
前の水平ラインで置換され、かつこのときは前記MSBの
反転信号がゲート回路17に入力されているので、ゲート
回路17の出力は常にハイレベルとなっているのでサンプ
ルホールド回路へ供給されるサンプルホールドパルスは
遮断されない。
尚、実施例ではレジスタ14a,14bが１つの欠陥位置の
分しかないが、これを複数組設けても良く、その場合撮
像装置の電源が投入された直後に一度にシフトレジスタ
全体に欠陥情報を転送すれば、以降、制御回路７は欠陥
補正に関与しなくてすむ為、制御回路７のCPUの動作速
度に関する制限をなくすこともできる。
分しかないが、これを複数組設けても良く、その場合撮
像装置の電源が投入された直後に一度にシフトレジスタ
全体に欠陥情報を転送すれば、以降、制御回路７は欠陥
補正に関与しなくてすむ為、制御回路７のCPUの動作速
度に関する制限をなくすこともできる。
本発明によれは不揮発性の書き込み可能なメモリを内
蔵するマイクロプロセツサを使った撮像装置に若干コン
パレータ，シフトレジスタ，カウンタ等を追加するだけ
で簡単に欠陥画素の信号補正ができる。
蔵するマイクロプロセツサを使った撮像装置に若干コン
パレータ，シフトレジスタ，カウンタ等を追加するだけ
で簡単に欠陥画素の信号補正ができる。
第１図は本発明の第１実施例図、 第２図は本発明の第２実施例図、 第３図は第１実施例の欠陥補正の状態を示す図、 第４図は本発明の第３実施例図である。
Claims (1)
- 【請求項１】不揮発性の再書き込み可能なEEPROMを内蔵
した、装置全体を制御する為のマイクロコンピュータ
と、 前記EEPROMに対して撮像装置外部から撮像素子の欠陥位
置データを入力するための入力手段と、 撮像素子の走査位置をカウントするカウンタと、 前記EEPROMの内容を一時記憶するレジスタと、 該レジスタの出力と前記カウンタの値を比較し、一致し
た場合に一致信号を出力するコンパレータと、 該コンパレータの出力に応じて撮像素子の走査出力を補
正する補正手段を有する撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61232020A JPH084326B2 (ja) | 1986-09-30 | 1986-09-30 | 撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61232020A JPH084326B2 (ja) | 1986-09-30 | 1986-09-30 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6386972A JPS6386972A (ja) | 1988-04-18 |
| JPH084326B2 true JPH084326B2 (ja) | 1996-01-17 |
Family
ID=16932700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61232020A Expired - Lifetime JPH084326B2 (ja) | 1986-09-30 | 1986-09-30 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084326B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02235480A (ja) * | 1989-03-08 | 1990-09-18 | Sony Corp | 固体撮像装置の欠陥アドレス書き込み方法 |
| KR100535636B1 (ko) * | 2003-02-24 | 2005-12-08 | 매그나칩 반도체 유한회사 | 불량 화소 보상 기능을 갖는 이미지센서 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193579A (ja) * | 1985-02-22 | 1986-08-28 | Matsushita Electronics Corp | 固体撮像装置の画素位置認識方法 |
-
1986
- 1986-09-30 JP JP61232020A patent/JPH084326B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6386972A (ja) | 1988-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6307393B1 (en) | Device for detecting defects in solid-state image sensor | |
| US5420644A (en) | Color smear correcting apparatus | |
| US6995786B2 (en) | Electronic endoscope forming still image by double-speed reading | |
| US7286171B2 (en) | Apparatus and method for concealing defective pixels in image sensors having test mode | |
| US20030222995A1 (en) | Method and apparatus for real time identification and correction of pixel defects for image sensor arrays | |
| JP2001197372A (ja) | 画像信号処理装置及び画素欠陥の検出方法 | |
| US5164824A (en) | Image freezing signal-processing apparatus | |
| US4893185A (en) | Image sensing apparatus | |
| US6059722A (en) | Light source device for endoscope which is capable of light setting shading period | |
| US4891696A (en) | Electronic endoscope apparatus provided with image forming position detecting means | |
| JPH084326B2 (ja) | 撮像装置 | |
| JP4390940B2 (ja) | 欠陥画素検出装置 | |
| JP2808814B2 (ja) | 欠陥画素の位置検出装置 | |
| JP3374418B2 (ja) | Ｃｃｄカメラの欠陥補正装置 | |
| JP2002281388A (ja) | 撮像装置 | |
| JP3158325B2 (ja) | 固体撮像素子の欠陥補正装置及び欠陥補正方法 | |
| JP3127662B2 (ja) | 固体撮像素子の欠陥検出装置及びこれを用いた欠陥補正装置並びにカメラ | |
| JP3392934B2 (ja) | データシンボル読み取り装置 | |
| JPH10118009A (ja) | 内視鏡用ロータリーシャッタ付き光源装置 | |
| JP2003259221A (ja) | 欠陥画素検出補正回路 | |
| JPH06333079A (ja) | データシンボル読み取り装置 | |
| JPH06333068A (ja) | データシンボル読み取り装置 | |
| JP2002176586A (ja) | 画素欠陥修正装置 | |
| JP2002176653A (ja) | 画素欠陥検出方法及び電子カメラ | |
| JP2939993B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |