Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH088238B2 - Method for manufacturing semiconductor device - Google Patents
[go: Go Back, main page]

JPH088238B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH088238B2
JPH088238B2 JP62292357A JP29235787A JPH088238B2 JP H088238 B2 JPH088238 B2 JP H088238B2 JP 62292357 A JP62292357 A JP 62292357A JP 29235787 A JP29235787 A JP 29235787A JP H088238 B2 JPH088238 B2 JP H088238B2
Authority
JP
Japan
Prior art keywords
etching
gas
layer
semiconductor device
tantalum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62292357A
Other languages
Japanese (ja)
Other versions
JPH01133323A (en
Inventor
悦矢 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62292357A priority Critical patent/JPH088238B2/en
Publication of JPH01133323A publication Critical patent/JPH01133323A/en
Publication of JPH088238B2 publication Critical patent/JPH088238B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造工程中のエッチング方法に
関するもので、特にタンタルを構成要素として含む半導
体装置の加工方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etching method during a manufacturing process of a semiconductor device, and more particularly to a method of processing a semiconductor device containing tantalum as a constituent element.

従来の技術 Si基板又はガラス基板上に形成した半導体装置におい
て、様々なパターンを形成するときにレジストパターン
をマスクにするとともに多層期間のエッチングの選択性
を利用して様々なプロセスが考えられている。特に酸化
タンタルは高誘電率の絶縁体として広く検討されてきて
いる。TaNは抵抗体として、TaSi2,Taは電極として用い
られている。
2. Description of the Related Art In a semiconductor device formed on a Si substrate or a glass substrate, various processes have been considered by using a resist pattern as a mask when forming various patterns and utilizing etching selectivity in a multi-layer period. . In particular, tantalum oxide has been widely studied as an insulator having a high dielectric constant. TaN is used as a resistor, and TaSi 2 and Ta are used as electrodes.

また、プロセスの面からというとSi系のエッチングに
広く利用されているフッ酸系のエッチングに液に対して
のエッチングがされにくく、エッチングストッパーとし
て利用できる。近年集積回路の微細化が進むにつれ、CF
4,CHF3,SF6等のFを含んだエッチングガスによるドライ
エッチングが利用されてきている。
Further, from the viewpoint of the process, it can be used as an etching stopper because it is difficult for the solution to be etched by hydrofluoric acid-based etching that is widely used for Si-based etching. As integrated circuits have become finer in recent years, CF
Dry etching using an etching gas containing F such as 4 , CHF 3 , and SF 6 has been used.

発明が解決しようとする問題点 しかし、このようなエッチングガスによるエッチング
では、酸化タンタルやTaSi,Taはエッチングされてしま
い、ウェットエッチングのようなエッチングストッパー
として機能しなくなる欠点を有していた。ときにはガラ
ス基板やシリコン基板までエッチングされることもあっ
た。すなわち、タンタルやタンタル化合物をエッチング
ストッパーとして基板に損傷を与えず、酸化タンタル上
に形成した層を微細加工する加工手段が従来の方法では
なかった。
Problems to be Solved by the Invention However, the etching with such an etching gas has a drawback that tantalum oxide, TaSi, and Ta are etched, and the etching stopper does not function like wet etching. Sometimes, even glass substrates and silicon substrates were etched. That is, a processing method for finely processing a layer formed on tantalum oxide without using a tantalum or a tantalum compound as an etching stopper to damage the substrate was not a conventional method.

問題点を解決するための手段 本発明は、基板上に酸化タンタルを主成分とする層を
被膜形成後、フッ素を構成元素として有する第1のガス
と窒素を構成元素とする第2のガスを含有するエッチン
グ用ガスを用いて、酸化タンタル上に形成した層をエッ
チングするもので、この方法を用いることにより上記問
題点は解決される。
Means for Solving the Problems In the present invention, after a layer containing tantalum oxide as a main component is formed on a substrate, a first gas having fluorine as a constituent element and a second gas having nitrogen as a constituent element are provided. The layer formed on tantalum oxide is etched by using the contained etching gas, and the above problems can be solved by using this method.

フッ素を構成元素として含む第1のガスとしてはCF4,
CHF3等フッ素炭化吸取系ガス、NF3等のフッ化窒素、XeF
等がある。第2のガスとしては、N2,N2O等の酸化窒素、
NH3,NF3等がある。したがってNF3等のフッ化窒素は本発
明の第1,第2のガスの両方に含まれるので、フッ化窒素
等の同一ガスでも本発明の趣旨に反しない。また、不活
性ガスを混入しても良い。
The first gas containing fluorine as a constituent element is CF 4 ,
CHF 3 etc. fluorocarbon absorption gas, nitrogen fluoride such as NF 3 , XeF
Etc. As the second gas, nitrogen oxides such as N 2 and N 2 O,
There are NH 3 , NF 3, etc. Therefore, since nitrogen fluoride such as NF 3 is contained in both the first and second gases of the present invention, the same gas such as nitrogen fluoride does not deviate from the spirit of the present invention. Also, an inert gas may be mixed.

上述した第1,第2のガスをフッ素,窒素のラジカル又
はイオンを形成する手段としては、プラズマ放電,紫外
光照射等一般に物質を励起する手段で良い。
As means for forming radicals or ions of fluorine or nitrogen in the above-mentioned first and second gases, means for exciting a substance such as plasma discharge and ultraviolet light irradiation may be generally used.

作用 フッ素のラジカルはSiと反応してフッ化シリコン、タ
ンタルはフッ化タンタルという蒸気圧の高いガスとな
り、エッチングを進行させる。ここで、フッ素の存在下
では窒素のラジカルは、Siと反応して窒化シリコンに進
行することはない。しかし、タンタルはフッ素の存在下
でもタンタル表面で蒸気圧の低いタンタル窒化物への反
応が進行しそれ以上エッチングされないことになり、大
きなエッチング選択比が得られると考えられる。
Action Fluorine radicals react with Si to form silicon fluoride, and tantalum becomes tantalum fluoride gas with high vapor pressure, which promotes etching. Here, in the presence of fluorine, the nitrogen radical does not react with Si and proceed to silicon nitride. However, it is considered that even in the presence of fluorine, the reaction of tantalum to the tantalum nitride having a low vapor pressure proceeds on the surface of tantalum and the tantalum is not further etched, so that a large etching selection ratio can be obtained.

実施例 (実施例1) 硬質ガラス11(コーニング7059)上にTaをターゲット
とし、Arが4m Torr,O2が4m Torr中で反応性スパッタ法
により基板温度150℃でTaOx12を1000Å形成する。次にI
TOをスパッタ法で形成した後、HIでITOをパターンエッ
チしてITOパターン13を形成する。次にSiH4,PH3,B2H6
適量導入してプラズマCVD法により下層よりPinのaSi
(アモルファスシリコン)14,15,16を積層して形成す
る。このサンブルをチャンバー内に設置し、NF3ガスを
流しながら紫外レーザー17を用いて照射すると照射した
ところaSiのみがエッチングされる。このとき、ITO17,T
aOx12はほとんどエッチングされない。このあと電極を
披着形成することにより、太陽電池が形成できる。
Example (Example 1) TaOx12 of 1000 Å is formed on a hard glass 11 (Corning 7059) by a reactive sputtering method at a substrate temperature of 150 ° C in a target of Ta and Ar of 4 m Torr and O 2 of 4 m Torr. Then I
After the TO is formed by the sputtering method, the ITO is pattern-etched with HI to form the ITO pattern 13. Next, SiH 4 , PH 3 and B 2 H 6 were introduced in appropriate amounts and plasma CVD was used to deposit aSi of Pin from the lower layer.
(Amorphous silicon) 14, 15 and 16 are formed by stacking. When this sample is placed in a chamber and irradiated with an ultraviolet laser 17 while flowing NF 3 gas, only aSi is etched when irradiated. At this time, ITO17, T
aOx12 is hardly etched. After that, the solar cells can be formed by forming the electrodes.

(実施例2) 硬質ガラス基板21(コーニング7059)上にSiO222を常
圧CVD法によって2000Å形成する。次にTa23をDCスパッ
タ法で1000Å形成する。これを第3図に示す装置でケミ
カルドライエッチング法によりCF4,20Pa,O25Paでエッチ
ングして、Ta23よりなるゲートパターンを形成する。第
3図において、31は試料基板、32は容器(チャンバ
ー)、100は2.45GHzのマイクロ波、101はプラズマ、102
はCF4,O2,N2ガス、103は排気部を示す。次にPCVD法によ
りSiN(窒化シリコン)24,aSi(アモルファスシリコ
ン)25を連続形成する。サンプル31を第3図に示す容器
32内に設置し、この2層24,25をCF420Pa,O25Pa,N25Paで
ケミカルドライエッチングすると、SiN24とaSi25はエッ
チングされマスクパターンどおりにパターニングされる
が、Ta23及びSiO222はほとんどエッチングされない。Si
N24とaSi25の残った領域に、MoSi26とAl27をDCスパッタ
法で形成し、パターニングすることによりソース,ドレ
ーン電極を形成する。このようにしてTFTが形成され
る。このTFTの作成方法を用いたTFTアレーは液晶ディス
プレー基板としても有用である。
(Example 2) SiO 2 22 is formed on a hard glass substrate 21 (Corning 7059) by an atmospheric pressure CVD method to 2000 Å. Next, Ta23 is formed by DC sputtering to 1000 liters. This second 3 CF 4 by a chemical dry etching apparatus shown in FIG, 20 Pa, and etching with O 2 5 Pa, to form a gate pattern made of Ta 23. In FIG. 3, 31 is a sample substrate, 32 is a container (chamber), 100 is a microwave of 2.45 GHz, 101 is plasma, 102
Is a CF 4 , O 2 , N 2 gas, and 103 is an exhaust part. Next, SiN (silicon nitride) 24 and aSi (amorphous silicon) 25 are continuously formed by the PCVD method. Sample 31 shown in Figure 3
When the two layers 24 and 25 are placed in 32 and chemical dry etching is performed with CF 4 20Pa, O 2 5Pa and N 2 5Pa, SiN24 and aSi25 are etched and patterned according to the mask pattern, but Ta23 and SiO 2 22 Is hardly etched. Si
In the remaining regions of N24 and aSi25, MoSi26 and Al27 are formed by DC sputtering method and patterned to form source and drain electrodes. In this way, the TFT is formed. The TFT array using this TFT manufacturing method is also useful as a liquid crystal display substrate.

以上に示した実施例は、光励起及びケミカルドライエ
ッチングの場合を示したが、反応性イオンエッチング等
でも同等の効果がある。
Although the above-described examples show the case of photoexcitation and chemical dry etching, reactive ion etching or the like has the same effect.

また、ガラス基板の例を示したが、Si基板等であって
も同様である。また、エッチングされる層としてaSiの
例を示したが、単結晶シリコン,多結晶シリコン,SiNx,
SiO2等フッ素ラジカルでエッチングされるものに本発明
は適用できる。
Also, an example of a glass substrate is shown, but the same applies to a Si substrate or the like. Although an example of aSi is shown as the layer to be etched, single crystal silicon, polycrystalline silicon, SiNx,
The present invention can be applied to those that are etched by fluorine radicals such as SiO 2 .

発明の効果 上述したように本発明の製造方法によれば、下地に損
傷を与えることなく、層の微細なエッチングが可能とな
る。
EFFECTS OF THE INVENTION As described above, according to the manufacturing method of the present invention, it is possible to finely etch a layer without damaging the base.

【図面の簡単な説明】[Brief description of drawings]

第1図は実施例1で示した本発明の製造方法を用いた太
陽電池の工程断面図、第2図は実施例2に示した本発明
の製造方法を用いた薄膜トランジスタの工程断面図、第
3図は実施例2で用いたケミカルドライエッチング装置
の概略図である。 12……酸化タンタル、23……タンタル、31……試料基
板。
1 is a process cross-sectional view of a solar cell using the manufacturing method of the present invention shown in Example 1, FIG. 2 is a process cross-sectional view of a thin film transistor using the manufacturing method of the present invention shown in Example 2, FIG. 3 is a schematic view of the chemical dry etching apparatus used in the second embodiment. 12 …… tantalum oxide, 23 …… tantalum, 31 …… sample substrate.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】基板上にタンタルを構成要素として含む第
1の層を被膜形成後前記第1の層上に形成した少なくと
も一層以上の第2の層をエッチングして半導体装置を製
造する方法において、フッ素を構成元素として有する第
1のガスおよび窒素を構成元素として有する第2のガス
を含有するエッチング用ガスを用いて前記第2の層をエ
ッチングする工程を具備してなることを特徴とする半導
体装置の製造方法。
1. A method for manufacturing a semiconductor device, comprising: forming a first layer containing tantalum as a constituent on a substrate; and etching at least one second layer formed on the first layer. And a step of etching the second layer using an etching gas containing a first gas having fluorine as a constituent element and a second gas having nitrogen as a constituent element. Manufacturing method of semiconductor device.
【請求項2】基板上にタンタルを構成要素として含む第
1の層を被膜形成後前記第1の層上に形成した少なくと
も一層以上の第2の層をエッチングして半導体装置を製
造する方法において、フッ素及び窒素を構成元素として
有するガスを含有するエッチング用ガスを用いて前記第
2の層をエッチングする工程を具備してなることを特徴
とする半導体装置の製造方法。
2. A method of manufacturing a semiconductor device, comprising forming a first layer containing tantalum as a constituent on a substrate and then etching at least one second layer formed on the first layer. And a step of etching the second layer using an etching gas containing a gas having fluorine and nitrogen as constituent elements.
JP62292357A 1987-11-19 1987-11-19 Method for manufacturing semiconductor device Expired - Lifetime JPH088238B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62292357A JPH088238B2 (en) 1987-11-19 1987-11-19 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62292357A JPH088238B2 (en) 1987-11-19 1987-11-19 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH01133323A JPH01133323A (en) 1989-05-25
JPH088238B2 true JPH088238B2 (en) 1996-01-29

Family

ID=17780753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62292357A Expired - Lifetime JPH088238B2 (en) 1987-11-19 1987-11-19 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH088238B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254213A (en) * 1989-10-25 1993-10-19 Matsushita Electric Industrial Co., Ltd. Method of forming contact windows
KR100237015B1 (en) * 1996-05-21 2000-01-15 김영환 Silicon Nitride Etching Method of Semiconductor Device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2862150D1 (en) * 1977-10-06 1983-02-17 Ibm Method for reactive ion etching of an element
JPS6065533A (en) * 1983-09-21 1985-04-15 Hitachi Ltd Dry etching method

Also Published As

Publication number Publication date
JPH01133323A (en) 1989-05-25

Similar Documents

Publication Publication Date Title
US5624582A (en) Optimization of dry etching through the control of helium backside pressure
US5942446A (en) Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
US6235559B1 (en) Thin film transistor with carbonaceous gate dielectric
US4264409A (en) Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide
US4213818A (en) Selective plasma vapor etching process
US5286337A (en) Reactive ion etching or indium tin oxide
US6187688B1 (en) Pattern formation method
TWI479563B (en) Substrate processing method
US6686292B1 (en) Plasma etch method for forming uniform linewidth residue free patterned composite silicon containing dielectric layer/silicon stack layer
KR20070013971A (en) Manufacturing Method of Semiconductor Device
KR20180112063A (en) Selective SiARC removal
JP3318801B2 (en) Dry etching method
US6350699B1 (en) Method for anisotropic plasma etching using non-chlorofluorocarbon, fluorine-based chemistry
KR20030056828A (en) Method For Forming Insulating Layer And Method For Forming The Polysilicon Thin Film Transistor
JPH088238B2 (en) Method for manufacturing semiconductor device
KR100377711B1 (en) Process for ashing organic materials from substrates
JPS6255694B2 (en)
US5509995A (en) Process for anisotropically etching semiconductor material
KR102137145B1 (en) Etching device, etching method using the same, and manufacturing method for display device
JP3216173B2 (en) Method of manufacturing thin film transistor circuit
US7625823B1 (en) Method of patterning a metal layer in a semiconductor device
JP3225624B2 (en) Method for manufacturing thin film transistor
EP0366013A2 (en) Selective dielectric deposition on horizontal features of an integrated circuit subassembly
KR100461506B1 (en) Method of etching thin film and method for manufacturing a transistor and a capacitor in a semiconductor device using the same
KR100312985B1 (en) method for fabricating semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term