Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH09260516A - Ferroelectric thin film coated substrate and capacitor structure element using the same - Google Patents
[go: Go Back, main page]

JPH09260516A - Ferroelectric thin film coated substrate and capacitor structure element using the same - Google Patents

Ferroelectric thin film coated substrate and capacitor structure element using the same

Info

Publication number
JPH09260516A
JPH09260516A JP8090160A JP9016096A JPH09260516A JP H09260516 A JPH09260516 A JP H09260516A JP 8090160 A JP8090160 A JP 8090160A JP 9016096 A JP9016096 A JP 9016096A JP H09260516 A JPH09260516 A JP H09260516A
Authority
JP
Japan
Prior art keywords
thin film
ferroelectric thin
ferroelectric
coated substrate
overcoat layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8090160A
Other languages
Japanese (ja)
Inventor
Sakiko Sato
咲子 佐藤
Hironori Matsunaga
宏典 松永
Takeshi Kijima
健 木島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8090160A priority Critical patent/JPH09260516A/en
Publication of JPH09260516A publication Critical patent/JPH09260516A/en
Pending legal-status Critical Current

Links

Landscapes

  • Inorganic Compounds Of Heavy Metals (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】 本発明は、薄膜の表面が緻密かつ平坦でリー
ク電流特性に優れ、さらに十分に大きな残留自発分極を
示す強誘電体薄膜被覆基板及びそれを用いたキャパシタ
構造素子を提供することを目的としている。 【解決手段】 シリコン等から成る基板1上にBi4
312等から成る強誘電体薄膜5が形成されて成る強
誘電体薄膜被覆基板において、強誘電体薄膜5上に強誘
電体薄膜5を覆うTiO2等から成るオーバーコート層
6を配置して構成する。
The present invention relates to a ferroelectric thin film coated substrate having a dense and flat thin film surface, excellent leak current characteristics, and a sufficiently large residual spontaneous polarization, and a capacitor structure element using the same. Is intended to provide. Bi 4 T is formed on a substrate 1 made of silicon or the like.
In a ferroelectric thin film coated substrate formed by forming a ferroelectric thin film 5 made of i 3 O 12 etc., an overcoat layer 6 made of TiO 2 etc. for covering the ferroelectric thin film 5 is arranged on the ferroelectric thin film 5. And configure.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、強誘電体メモリ素
子、焦電センサ素子、圧電素子等に用いられる強誘電体
薄膜、強誘電体薄膜被覆基板、キャパシタ構造素子、及
び強誘電体薄膜の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ferroelectric thin film used for a ferroelectric memory element, a pyroelectric sensor element, a piezoelectric element, a ferroelectric thin film coated substrate, a capacitor structure element, and a ferroelectric thin film. The present invention relates to a manufacturing method.

【0002】[0002]

【従来の技術】強誘電体は、自発分極、高誘電率、電気
光学効果、圧電効果及び焦電効果等の多くの機能をもつ
ことから、コンデンサ、発振器、光変調器あるいは赤外
線センサ等の広範なデバイス開発に応用されている。し
かし、従来、これらの応用は単結晶かセラミックスの状
態で行われてきた。
2. Description of the Related Art Ferroelectric materials have many functions such as spontaneous polarization, high permittivity, electro-optical effect, piezoelectric effect and pyroelectric effect, so that they are widely used in capacitors, oscillators, optical modulators or infrared sensors. Applied to the development of various devices. However, in the past, these applications have been done in the form of single crystals or ceramics.

【0003】一方、薄膜形成技術の進展に伴って、高品
質の強誘電体薄膜が得られるようになった現在では、従
来になかった応用が期待されている。特に最近では、D
RAM等の半導体メモリ素子との組み合わせることで、
高密度でかつ高速に動作する強誘電体不揮発性メモリ
(FRAM)の開発が盛んに行われている。強誘電体メ
モリは、強誘電体の強誘電特性(自発分極効果)を利用
したバックアップ電源不要な不揮発性メモリである。こ
のようなデバイス開発には、残留自発分極(Pr)が大
きくかつ抗電界(Ec)が小さく、低リーク電流であ
り、分極反転の繰り返し耐性に優れる等の特性をもつ材
料が必要である。さらには、動作電圧の低減と半導体微
細加工プロセスに適合するために、膜厚200nm以下
の薄膜で上記の特性を実現することが望まれる。
On the other hand, with the progress of thin film forming technology, high quality ferroelectric thin films can now be obtained, and there are expectations for applications that were not available in the past. Especially recently
By combining with a semiconductor memory device such as RAM,
Ferroelectric non-volatile memory (FRAM) that operates at high density and at high speed has been actively developed. A ferroelectric memory is a non-volatile memory that does not require a backup power supply and uses a ferroelectric characteristic (spontaneous polarization effect) of a ferroelectric. For the development of such a device, a material having properties such as a large residual spontaneous polarization (Pr), a small coercive electric field (Ec), a low leak current, and excellent resistance to repeated polarization inversion is required. Furthermore, in order to reduce the operating voltage and adapt to the semiconductor fine processing process, it is desired to realize the above characteristics with a thin film having a film thickness of 200 nm or less.

【0004】現在、FRAM等への応用を目的として、
PbTiO3、Pb(Zr1-XTiX)O3(PZT)、P
LZT等のペロブスカイト構造を有する酸化物強誘電体
の薄膜化がスパッタリング法、蒸着法、ゾル−ゲル法、
MOD法、MOCVD法等の薄膜形成方法により試みら
れている。
Currently, for the purpose of application to FRAM and the like,
PbTiO 3 , Pb (Zr 1-x Ti x ) O 3 (PZT), P
Thin film formation of an oxide ferroelectric having a perovskite structure such as LZT is performed by a sputtering method, a vapor deposition method, a sol-gel method,
Attempts have been made by thin film forming methods such as MOD and MOCVD.

【0005】上述の強誘電体材料のうち、PZTは、現
在、最も集中的に研究されているものであり、例えば残
留自発分極Prが10μC/cm2から26μC/cm2
と大きな値をもつものも得られている。しかしながら、
蒸気圧の高いPbを含むため、成膜時や熱処理時等での
膜組成変化が起こり易いことや、ピンホールの発生、下
地電極PtとPbの反応による低誘電率層の発生等の結
果、膜厚の低減に伴い、リーク電流や分極反転繰り返し
耐性の劣化が起こるという問題点がある。この為、強誘
電特性、分極反転耐性に優れた他の材料の開発が望まれ
ている。また、集積デバイスへの応用を考えた場合、微
細加工に対応できるような薄膜の緻密性、表面平滑性も
必要となる。
Of the above-mentioned ferroelectric materials, PZT is currently the most intensively studied, and for example, the residual spontaneous polarization Pr is 10 μC / cm 2 to 26 μC / cm 2.
The one with a large value is also obtained. However,
Since Pb having a high vapor pressure is included, the film composition is likely to change during film formation or heat treatment, pinholes are generated, and the low dielectric constant layer is generated due to the reaction between the base electrode Pt and Pb. As the film thickness is reduced, there is a problem in that leakage current and deterioration of polarization inversion repetition resistance occur. Therefore, development of another material having excellent ferroelectric characteristics and polarization reversal resistance is desired. Further, when considering application to an integrated device, it is necessary to have a dense and surface smooth surface of a thin film that can be applied to fine processing.

【0006】他方、リーク電流や、分極反転耐性に悪影
響を及ぼすPbを含まない酸化物強誘電体として、層状
ペロブスカイト構造を有するチタン酸ビスマス(Bi4
Ti312)がある。その単結晶での強誘電特性は、a
軸方向に残留自発分極Pr=50μC/cm2、抗電界
Ec=50kV/cm、c軸方向に残留自発分極Pr=
4μC/cm2、抗電界Ec=4kV/cmと、優れた
特性を示すものである。したがって、このBi4Ti3
12のもつ大きな自発分極を強誘電体不揮発性メモリであ
る等に応用するためには、基板に垂直方向に結晶のa軸
成分を多く持つようにすることが望ましい。
On the other hand, bismuth titanate (Bi 4) having a layered perovskite structure is used as an oxide ferroelectric containing no Pb which adversely affects the leak current and the resistance to polarization inversion.
Ti 3 O 12 ). The ferroelectric property of the single crystal is a
Residual spontaneous polarization Pr = 50 μC / cm 2 in the axial direction, coercive electric field Ec = 50 kV / cm, residual spontaneous polarization Pr = in the c-axis direction
It has excellent characteristics of 4 μC / cm 2 and coercive electric field Ec = 4 kV / cm. Therefore, this Bi 4 Ti 3 O
In order to apply the large spontaneous polarization of 12 to a ferroelectric non-volatile memory, it is desirable to have many a-axis components of the crystal in the direction perpendicular to the substrate.

【0007】Bi4Ti312の薄膜化は、これまでに
も、MOCVD法やゾル−ゲル法により試みられている
が、それらのほとんどが自発分極が小さいc軸配向膜で
ある。また、従来のゾル−ゲル法を用いた強誘電体薄膜
形成では、良好な強誘電特性を得るために650℃以上
の熱処理が必要であり、さらに、膜表面モフォロジーが
0.5μm程度の結晶粒からなるので、微細加工を必要
とする高集積デバイスに適用するのが困難である。一
方、MOCVD法による強誘電体薄膜形成では、c軸配
向のBi4Ti312薄膜が基板温度600℃以上で、P
t電極層/SiO2絶縁膜/Si基板やPt基板上に作
製されているが、これらの基板はそのまま実際のデバイ
ス構造に適用できるものではない。即ち、Pt/Ti/
SiO2/Si基板のように、Pt電極層とその下のS
iO2膜との接着強度を確保するためのTi膜等の接着
層が必要である。ところが、このような接着層を設けた
Pt電極基板上に、Bi4Ti312薄膜をMOCVD法
により作製した場合、その膜表面モフォロジーは、0.
5μm程度の粗大結晶粒からなると共に、常誘電性のパ
イロクロア相(Bi2Ti27)が発生し易くなること
が報告されている(Jpn.J.Appl.Phys.,32,1993,pp.408
6、及びJ.Ceramic Soc.Japan,102,1994,pp.512参照)。
Bi 4 Ti 3 O 12 has been attempted to be a thin film by MOCVD method or sol-gel method, but most of them are c-axis oriented films with small spontaneous polarization. Further, in forming a ferroelectric thin film using a conventional sol-gel method, heat treatment at 650 ° C. or higher is required to obtain good ferroelectric properties, and further, a crystal grain having a film surface morphology of about 0.5 μm. Therefore, it is difficult to apply it to a highly integrated device that requires fine processing. On the other hand, in forming a ferroelectric thin film by the MOCVD method, a c-axis oriented Bi 4 Ti 3 O 12 thin film is used at a substrate temperature of 600 ° C. or higher,
Although it is formed on the t electrode layer / SiO 2 insulating film / Si substrate or Pt substrate, these substrates cannot be applied to the actual device structure as they are. That is, Pt / Ti /
Like the SiO 2 / Si substrate, the Pt electrode layer and the S below it
An adhesive layer such as a Ti film is necessary to secure the adhesive strength with the iO 2 film. However, when a Bi 4 Ti 3 O 12 thin film is formed on the Pt electrode substrate provided with such an adhesive layer by the MOCVD method, the film surface morphology is 0.
It has been reported that a coarse crystal grain of about 5 μm and a paraelectric pyrochlore phase (Bi 2 Ti 2 O 7 ) are easily generated (Jpn.J.Appl.Phys., 32, 1993, pp. .408
6 and J. Ceramic Soc. Japan, 102, 1994, pp. 512).

【0008】膜表面モフォロジーが粗大結晶粒からなる
と、微細加工を必要とする高集積デバイスには適用でき
ないばかりか、薄い膜厚ではピンホールの原因となり、
リーク電流の発生をもたらことになる。したがって、こ
のような従来技術では、200nm以下の薄い膜厚で良
好な強誘電特性を有する強誘電体薄膜を実現することは
困難な状況である。
If the film surface morphology is composed of coarse crystal grains, it cannot be applied to a highly integrated device that requires fine processing, and a thin film thickness causes pinholes.
This will cause the generation of leakage current. Therefore, with such a conventional technique, it is difficult to realize a ferroelectric thin film having a good ferroelectric property with a thin film thickness of 200 nm or less.

【0009】[0009]

【発明が解決しようとする課題】以上のように、上記従
来技術では、強誘電体薄膜を高集積デバイスに適用する
のに、微細加工や低リーク電流のために必要な薄膜表面
の緻密性や平坦性、大きな残留分極、低温成膜プロセス
等の様々な条件を十分に満たすものが得られていないと
いう問題を有している。
As described above, according to the above-mentioned prior art, in order to apply the ferroelectric thin film to the highly integrated device, the fineness of the thin film surface required for fine processing and low leakage current, However, there is a problem in that none of those satisfying various conditions such as flatness, large remanent polarization and low temperature film forming process has been obtained.

【0010】本発明は、上記のような課題を解決するた
めになされたものであって、薄膜表面が緻密で平坦で、
リーク電流特性に優れ、かつ十分に大きな残留自発分極
を示す強誘電体薄膜が低温プロセスで作製可能な強誘電
体薄膜被覆基板及びそれを用いたキャパシタ構造素子を
提供することを目的としている。
The present invention has been made to solve the above-mentioned problems, and the thin film surface is dense and flat,
It is an object of the present invention to provide a ferroelectric thin film-coated substrate which is excellent in leak current characteristics and which can exhibit a sufficiently large residual spontaneous polarization by a low temperature process, and a capacitor structure element using the same.

【0011】[0011]

【課題を解決するための手段】上記課題を解決するた
め、本発明では、基板上に強誘電体薄膜が形成されて成
る強誘電体薄膜被覆基板において、強誘電体薄膜上にそ
の強誘電体薄膜を覆うオーバーコート層を設けている。
In order to solve the above problems, according to the present invention, in a ferroelectric thin film coated substrate having a ferroelectric thin film formed on a substrate, the ferroelectric thin film is formed on the ferroelectric thin film. An overcoat layer is provided to cover the thin film.

【0012】さらに、本発明では、上記の強誘電体薄膜
被覆基板において、オーバーコート層を金属酸化物から
成るものとしている。
Further, in the present invention, in the above-mentioned ferroelectric thin film coated substrate, the overcoat layer is made of a metal oxide.

【0013】さらに、本発明では、上記の強誘電体薄膜
被覆基板において、オーバーコート層が酸化チタンから
成るものとしている。
Further, according to the present invention, in the above-mentioned ferroelectric thin film coated substrate, the overcoat layer is made of titanium oxide.

【0014】さらに、本発明では、上記の強誘電体薄膜
被覆基板において、強誘電体薄膜がチタン酸ビスマスか
ら成り、オーバーコート層が酸化チタンから成ることと
している。
Further, in the present invention, in the above-mentioned ferroelectric thin film coated substrate, the ferroelectric thin film is made of bismuth titanate and the overcoat layer is made of titanium oxide.

【0015】また、本発明では、上記の強誘電体薄膜被
覆基板において、基板と強誘電体薄膜との間にバッファ
層を設けている。
Further, according to the present invention, in the above-mentioned ferroelectric thin film coated substrate, a buffer layer is provided between the substrate and the ferroelectric thin film.

【0016】さらに、本発明では、上記の強誘電体薄膜
被覆基板において、オーバーコート層及びバッファ層を
金属酸化物から成るものとしている。
Further, in the present invention, in the above-mentioned ferroelectric thin film coated substrate, the overcoat layer and the buffer layer are made of metal oxide.

【0017】さらに、本発明では、上記の強誘電体薄膜
被覆基板において、オーバーコート層及びバッファ層を
酸化チタンから成るものとしている。
Further, in the present invention, in the above-mentioned ferroelectric thin film coated substrate, the overcoat layer and the buffer layer are made of titanium oxide.

【0018】さらに、本発明では、上記の強誘電体薄膜
被覆基板において、強誘電体薄膜がチタン酸ビスマスか
ら成り、オーバーコート層及びバッファ層が酸化チタン
から成ることとしている。
Further, in the present invention, in the above-mentioned ferroelectric thin film coated substrate, the ferroelectric thin film is made of bismuth titanate, and the overcoat layer and the buffer layer are made of titanium oxide.

【0019】また、本発明では、上記の強誘電体薄膜被
覆基板を用いて、基板と強誘電体薄膜との間に第1の導
電性電極を配置し、オーバーコート層の上部に第2の導
電性電極を配置してキャパシタ構造素子を構成してい
る。
Further, in the present invention, using the above-mentioned ferroelectric thin film-coated substrate, the first conductive electrode is disposed between the substrate and the ferroelectric thin film, and the second conductive electrode is provided on the overcoat layer. A capacitor structure element is formed by disposing conductive electrodes.

【0020】本発明の強誘電体薄膜被覆基板では、基板
上に強誘電体薄膜が形成されて成る強誘電体薄膜被覆基
板において、強誘電体薄膜上にその強誘電体薄膜を覆う
オーバーコート層を設けているので、強誘電体薄膜が粗
大粒子から成り、その表面が粗くても、強誘電体薄膜上
のオーバーコート層により、強誘電体薄膜表面の凹凸が
埋められ、緻密で表面平滑な薄膜を得ることができる。
すなわち、従来では、結晶性の向上に伴い、結晶粒子の
粗大化、膜表面の荒れによるリーク電流の増大が問題と
なっていたが、本発明の強誘電体薄膜被覆基板によれ
ば、結晶性が優れ、かつ緻密で表面平滑な薄膜を得るこ
とができるというものである。
In the ferroelectric thin film coated substrate of the present invention, in the ferroelectric thin film coated substrate in which the ferroelectric thin film is formed on the substrate, an overcoat layer covering the ferroelectric thin film on the ferroelectric thin film. Since the ferroelectric thin film is composed of coarse particles and the surface is rough, the irregularities on the ferroelectric thin film surface are filled with the overcoat layer on the ferroelectric thin film, resulting in a dense and smooth surface. A thin film can be obtained.
That is, conventionally, with the improvement of crystallinity, there has been a problem of coarsening of crystal grains and increase of leak current due to roughness of the film surface. However, according to the ferroelectric thin film-coated substrate of the present invention, the crystallinity is improved. That is, it is possible to obtain a thin film that is excellent in terms of density and has a smooth surface.

【0021】また、本発明の強誘電体薄膜被覆基板で
は、さらに基板と強誘電体薄膜との間にバッファ層を設
けて、強誘電体薄膜の上下を同種の金属酸化物層で挟ん
だ構造としているので、膜の多層構造に起因する強誘電
性ヒステリシスループの非対称性の発生を防ぐことがで
き、対称性の良いヒステリシスループを得ることができ
る。すなわち、強誘電体薄膜を2つの同種材料の層で挟
んだ構造を採用することにより、上下の対称性の良い膜
の構造を実現し、膜構造の非対称性に起因するヒステリ
シスループの非対称性を防止することができるというも
のである。
Further, in the ferroelectric thin film-coated substrate of the present invention, a buffer layer is further provided between the substrate and the ferroelectric thin film, and the ferroelectric thin film is sandwiched between metal oxide layers of the same kind. Therefore, the occurrence of asymmetry of the ferroelectric hysteresis loop due to the multilayer structure of the film can be prevented, and a hysteresis loop with good symmetry can be obtained. That is, by adopting a structure in which a ferroelectric thin film is sandwiched between two layers of the same material, a structure of a film with good vertical symmetry is realized, and the asymmetry of the hysteresis loop due to the asymmetry of the film structure is eliminated. It can be prevented.

【0022】[0022]

【発明の実施の形態】以下、本発明の実施の一形態につ
いて、図面を参照して説明する。図1は、本発明の第1
の実施形態である強誘電体薄膜被覆基板から構成される
キャパシタ構造素子の構造を示す図である。図1に示す
ように、このキャパシタ構造素子は、シリコン(Si)
基板1上に、酸化シリコン(SiO2)層2、接着層
3、下部電極4、強誘電体薄膜5、オーバーコート層
6、及び上部電極7が、それぞれ順次形成されているも
のである。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a first embodiment of the present invention.
FIG. 3 is a diagram showing a structure of a capacitor structure element composed of a ferroelectric thin film coated substrate which is the embodiment of FIG. As shown in FIG. 1, this capacitor structure element is made of silicon (Si).
A silicon oxide (SiO 2 ) layer 2, an adhesive layer 3, a lower electrode 4, a ferroelectric thin film 5, an overcoat layer 6, and an upper electrode 7 are sequentially formed on a substrate 1.

【0023】第1の実施形態では、シリコン基板1とし
てはシリコン単結晶ウエハを用い、SiO2層2として
はシリコン単結晶ウエハ表面を熱酸化して得られる酸化
シリコン薄膜を用いた。また、接着層3としてはタンタ
ル(Ta)薄膜を、下部電極4としては白金(Pt)薄
膜を、強誘電体薄膜5としてはチタン酸ビスマス薄膜
(Bi4Ti312薄膜)を、オーバーコート層6として
は酸化チタン(TiO2)薄膜を、上部電極7としては
白金(Pt)薄膜をそれぞれ用いた。
In the first embodiment, a silicon single crystal wafer is used as the silicon substrate 1, and a silicon oxide thin film obtained by thermally oxidizing the surface of the silicon single crystal wafer is used as the SiO 2 layer 2. Further, a tantalum (Ta) thin film as the adhesive layer 3, a platinum (Pt) thin film as the lower electrode 4, and a bismuth titanate thin film (Bi 4 Ti 3 O 12 thin film) as the ferroelectric thin film 5 are overcoated. A titanium oxide (TiO 2 ) thin film was used as the layer 6, and a platinum (Pt) thin film was used as the upper electrode 7.

【0024】次に、図1に示した第1の実施形態の強誘
電体薄膜被覆基板の製造方法について説明する。まず、
Pt/Ta/SiO2/Si基板の作製について説明す
る。シリコン基板1であるシリコン単結晶ウエハ(10
0)面の表面を熱酸化することにより、膜厚200nm
のSiO2層2を形成する。そして、接着層3であるT
a薄膜を膜厚30nmで、そして、下部電極層4である
Pt薄膜を膜厚200nmで、それぞれスパッタ法によ
り形成した。
Next, a method of manufacturing the ferroelectric thin film coated substrate of the first embodiment shown in FIG. 1 will be described. First,
Fabrication of a Pt / Ta / SiO 2 / Si substrate will be described. A silicon single crystal wafer (10
The film thickness of 200 nm is obtained by thermally oxidizing the surface of (0) plane.
Forming a SiO 2 layer 2. Then, the adhesive layer 3 T
The thin film a was formed with a thickness of 30 nm, and the Pt thin film as the lower electrode layer 4 was formed with a thickness of 200 nm by sputtering.

【0025】なお、ここで、これらの材料や膜厚は、本
実施形態に限定されるものではなく、シリコン単結晶基
板の代わりに多結晶シリコン基板やGaAs基板等を用
いても良い。また、接着層は、成膜中に基板と下部電極
層との熱膨張率が異なることに起因する膜の剥離を防止
するものであり、膜厚は膜の剥離を防止できる程度であ
れば良く、材料についてもTa以外にチタン(Ti)等
を用いることできるが、本実施形態の場合、TiとPt
との合金が形成されるのでTaを用いるのが好ましい。
また、絶縁層に用いたSiO2層は、熱酸化により作製
されたものでなくても良く、スパッタ法、真空蒸着法、
MOCVD法等により形成されたSiO2膜や窒化シリ
コン膜等を用いることができ、材料も膜厚も充分に絶縁
性を有するものであれば良い。
Here, these materials and film thicknesses are not limited to those in this embodiment, and a polycrystalline silicon substrate, a GaAs substrate or the like may be used instead of the silicon single crystal substrate. The adhesive layer prevents peeling of the film due to the difference in thermal expansion coefficient between the substrate and the lower electrode layer during film formation, and the film thickness may be such that peeling of the film can be prevented. As the material, titanium (Ti) or the like can be used in addition to Ta. In the present embodiment, Ti and Pt are used.
It is preferable to use Ta because it forms an alloy with.
The SiO 2 layer used for the insulating layer does not have to be formed by thermal oxidation, and may be formed by sputtering, vacuum deposition,
A SiO 2 film, a silicon nitride film, or the like formed by the MOCVD method or the like can be used as long as the material and the film thickness have sufficient insulating properties.

【0026】また、下部電極についても、膜厚は充分に
電極層として機能できる程度あれば良く、材料はPtに
限定されるものでなく、通常の電極材料に用いられる導
電性材料で良いが、他の薄膜との関連で適宜選択でき得
るものである。また、成膜方法も、シリコン熱酸化やス
パッタ法に限定されるものでなく、真空蒸着法等の通常
の薄膜形成技術を用いて行っても良い。また、基板構造
も上記のものに限定されるものではない。
Also for the lower electrode, the film thickness is sufficient as long as it can sufficiently function as an electrode layer, and the material is not limited to Pt, and a conductive material used for a normal electrode material may be used. It can be appropriately selected in relation to other thin films. Further, the film forming method is not limited to the silicon thermal oxidation or the sputtering method, and may be performed by using a normal thin film forming technique such as a vacuum vapor deposition method. Further, the substrate structure is not limited to the above.

【0027】次いで、このようにして作製したPt/T
a/SiO2/Si基板の上に、強誘電体薄膜5である
Bi4Ti312強誘電体薄膜、及びオーバーコート層6
であるTiO2薄膜をMOCVD法により順次形成し
た。Bi4Ti312強誘電体薄膜の成膜条件を表1に示
す。
Next, the Pt / T thus produced
On the a / SiO 2 / Si substrate, the ferroelectric thin film Bi 4 Ti 3 O 12 ferroelectric thin film and the overcoat layer 6 are formed.
TiO 2 thin film was sequentially formed by MOCVD. Table 1 shows the film forming conditions for the Bi 4 Ti 3 O 12 ferroelectric thin film.

【0028】[0028]

【表1】 [Table 1]

【0029】Bi4Ti312薄膜の成膜は、表1に示す
ようにBi原料としてトリオルトトリルビリルビスマス
(Bi(o−C773)を、Ti原料としてチタンイ
ソプロポキサイド(Ti(i−OC374)をそれぞ
れ用いて、これらの原料を表1に示す原料温度にそれぞ
れ加熱気化して(Bi原料160℃、Ti原料50
℃)、キャリアガスであるアルゴン(Ar)ガスと反応
ガスである酸素(O2)ガスと共に成膜室内に供給し
た。ここで、Arガス供給時の流量はBi原料に対して
200sccm、Ti原料に対して100sccmと
し、O2ガス供給時の流量は1000sccm)とし
た。なお、この成膜工程において、成膜室内の真空度
は、10Torr以上であると気相反応が起こりやすい
ので、5Torrとした。このような条件で、基板温度
を600℃とし、膜厚100nmのBi4Ti312薄膜
を、約30分間の成膜時間で成膜を行った。
The Bi 4 Ti 3 O 12 thin film was formed by using triorthotolylbilyl bismuth (Bi (o-C 7 H 7 ) 3 ) as the Bi raw material and titanium isopropoxide as the Ti raw material, as shown in Table 1. (Ti (i-OC 3 H 7 ) 4 ) is used to heat and vaporize these raw materials to the raw material temperatures shown in Table 1 (Bi raw material 160 ° C., Ti raw material 50).
C.) and an argon (Ar) gas as a carrier gas and an oxygen (O 2 ) gas as a reaction gas were supplied into the film forming chamber. Here, the flow rate at the time of supplying Ar gas was 200 sccm for the Bi raw material and 100 sccm for the Ti raw material, and the flow rate at the time of supplying O 2 gas was 1000 sccm. Note that, in this film formation step, if the degree of vacuum in the film formation chamber is 10 Torr or more, a gas phase reaction easily occurs. Under these conditions, the substrate temperature was set to 600 ° C., and a Bi 4 Ti 3 O 12 thin film having a film thickness of 100 nm was formed for a film forming time of about 30 minutes.

【0030】引き続き、基板温度を400℃に設定し、
Ti原料としてチタンイソプロポキサイド(Ti(i−
OC374)を用い、この原料を50℃に加熱気化
し、Arキャリアガス(流量50sccm)で供給し、
膜厚が5nmの酸化チタンオーバーコート層を、約2分
間の成膜時間で形成した。この成膜工程においても、成
膜室内の真空度は、5Torrとした。なお、Bi4
312薄膜とTiO2オーバーコート層とのトータル膜
厚は、105nmである。
Subsequently, the substrate temperature is set to 400 ° C.,
Titanium isopropoxide (Ti (i-
OC 3 H 7 ) 4 ), this raw material was heated and vaporized to 50 ° C., and supplied with Ar carrier gas (flow rate 50 sccm),
A titanium oxide overcoat layer having a film thickness of 5 nm was formed in a film forming time of about 2 minutes. Also in this film forming process, the degree of vacuum in the film forming chamber was set to 5 Torr. In addition, Bi 4 T
The total film thickness of the i 3 O 12 thin film and the TiO 2 overcoat layer is 105 nm.

【0031】なお、ここで、オーバーコート層の膜厚と
しては、強誘電体薄膜に十分な電圧を印加するために、
できるだけ薄いほうが望ましく、また、強誘電体薄膜の
表面凹凸を被覆するためにはある程度の膜厚が必要であ
る。この点について検討したところ、オーバーコート層
の膜厚は、2〜7nmにおいて良好な結果が得られた。
Here, the thickness of the overcoat layer is set so that a sufficient voltage is applied to the ferroelectric thin film.
It is desirable to be as thin as possible, and a certain thickness is required to cover the surface irregularities of the ferroelectric thin film. When this point was examined, good results were obtained when the film thickness of the overcoat layer was 2 to 7 nm.

【0032】以上のようにして、形成したオーバーコー
ト層付きBi4Ti312強誘電体薄膜の表面モフォロジ
ーについて、SEM(走査型電子顕微鏡)により観察し
た結果を図2に示す。図2によれば、本実施形態により
得られた薄膜の表面は、微細な結晶粒子から成り、緻密
で表面平滑な薄膜が得られていることがわかる。
The surface morphology of the Bi 4 Ti 3 O 12 ferroelectric thin film with an overcoat layer formed as described above was observed by SEM (scanning electron microscope), and the result is shown in FIG. According to FIG. 2, it is understood that the surface of the thin film obtained by this embodiment is composed of fine crystal grains, and a dense and smooth thin film is obtained.

【0033】また、この薄膜の結晶性を、X線回折によ
り評価した結果を図3に示す。図3において、(00
l)(lは整数)はBi4Ti312(層状ペロブスカイ
ト相)のc軸配向成分による回折ピークを表し、(11
7)はBi4Ti312(層状ペロブスカイト相)のa軸
成分を含む(117)配向成分による回折ピークであ
り、得られた薄膜は、c軸配向性の強いBi4Ti312
であることがわかる。
The results of evaluating the crystallinity of this thin film by X-ray diffraction are shown in FIG. In FIG. 3, (00
l) (l is an integer) represents a diffraction peak due to the c-axis orientation component of Bi 4 Ti 3 O 12 (layered perovskite phase), and (11
7) is a diffraction peak due to the (117) orientation component containing the a-axis component of Bi 4 Ti 3 O 12 (layered perovskite phase), and the obtained thin film has a strong c-axis orientation Bi 4 Ti 3 O 12
It can be seen that it is.

【0034】比較例として、第1の実施形態と同様のP
t/Ta/SiO2/Si基板を用いて、オーバーコー
ト層のないBi4Ti312薄膜(膜厚105nm)を第
1の実施形態と同様の条件でMOCVD法により形成し
た。この比較例のBi4Ti312薄膜の表面モフォロジ
ーをSEM観察した結果、図4に示すように、この薄膜
は粗大粒子からなり、表面凹凸が激しいものとなってい
た。このことから、第1の実施形態のオーバーコート層
が、Bi4Ti312薄膜表面の凹凸の隙間を埋めること
で、表面形状が緻密で平坦な薄膜を作製できることがわ
かった。
As a comparative example, the same P as in the first embodiment is used.
Using a t / Ta / SiO 2 / Si substrate, a Bi 4 Ti 3 O 12 thin film (film thickness 105 nm) without an overcoat layer was formed by MOCVD under the same conditions as in the first embodiment. As a result of SEM observation of the surface morphology of the Bi 4 Ti 3 O 12 thin film of this comparative example, as shown in FIG. 4, this thin film was composed of coarse particles, and the surface unevenness was severe. From this, it was found that the overcoat layer of the first embodiment fills the gaps of the irregularities on the surface of the Bi 4 Ti 3 O 12 thin film, and thus a thin film having a precise surface shape and a flat surface can be manufactured.

【0035】第1の実施形態のTiO2オーバーコート
層上に、上部電極として、Pt電極(100μmφ)を
真空蒸着法により形成して、図1に示したようなキャパ
シタ構造素子の作製を完了した。
On the TiO 2 overcoat layer of the first embodiment, a Pt electrode (100 μmφ) was formed as an upper electrode by a vacuum evaporation method, and the fabrication of the capacitor structure element as shown in FIG. 1 was completed. .

【0036】次に、第1の実施形態のキャパシタ構造素
子について、リーク電流特性(リーク電流密度の印加電
圧依存性)を測定した結果を図5に示す。図5から、こ
のキャパシタ構造素子では、例えば印加電圧3Vで、リ
ーク電流密度Il=8×10-7A/cm2という値が得
られた。さらに、このキャパシタ構造素子について、強
誘電特性の測定を行った結果、図6に示すような明確な
ヒステリシスループが得られ、3V印加時で、残留自発
分極Pr=5μC/cm2、抗電界Ec=70kV/c
mという値が得られた。
Next, FIG. 5 shows the result of measuring the leak current characteristics (the applied voltage dependence of the leak current density) of the capacitor structure element of the first embodiment. From FIG. 5, in this capacitor structure element, for example, a value of leak current density Il = 8 × 10 −7 A / cm 2 was obtained at an applied voltage of 3V. Further, as a result of measuring the ferroelectric characteristics of this capacitor structure element, a clear hysteresis loop as shown in FIG. 6 was obtained, and at the time of applying 3 V, the residual spontaneous polarization Pr = 5 μC / cm 2 , the coercive electric field Ec. = 70 kV / c
A value of m was obtained.

【0037】次いで、第2の実施形態として、図7に示
すように、上記第1の実施形態の下部電極4と強誘電体
薄膜5との間に、バッファ層8を設けた強誘電体薄膜被
覆基板から成るキャパシタ構造素子について説明する。
Next, as a second embodiment, as shown in FIG. 7, a ferroelectric thin film in which a buffer layer 8 is provided between the lower electrode 4 and the ferroelectric thin film 5 of the first embodiment. A capacitor structure element composed of a coated substrate will be described.

【0038】第2の実施形態の作製については、上記第
1の実施形態と同様のPt/Ta/SiO2/Si基板
を用いて、この上に、MOCVD法により酸化チタン
(TiO2)バッファ層を形成した。このときの成膜条
件は、基板温度を400℃に設定し、Ti原料としてチ
タンイソプロポキサイド(Ti(i−OC374)を
用い、この原料を50℃に加熱気化し、Arキャリアガ
ス(流量50sccm)で供給し、膜厚が5nmの酸化
チタンバッファ層を、成膜時間約2分間で形成した。こ
の成膜工程において、成膜室内の真空度は、10Tor
r以上であると気相反応が起こりやすくなるので、5T
orrとした。
Regarding the fabrication of the second embodiment, a Pt / Ta / SiO 2 / Si substrate similar to that of the first embodiment is used, and a titanium oxide (TiO 2 ) buffer layer is formed thereon by MOCVD. Was formed. The film forming conditions at this time were such that the substrate temperature was set to 400 ° C., titanium isopropoxide (Ti (i-OC 3 H 7 ) 4 ) was used as a Ti raw material, and this raw material was heated and vaporized to 50 ° C. Supplying with a carrier gas (flow rate 50 sccm), a titanium oxide buffer layer having a film thickness of 5 nm was formed in a film forming time of about 2 minutes. In this film forming process, the degree of vacuum in the film forming chamber is 10 Tor.
If it is more than r, the gas phase reaction is likely to occur, so 5T
orr.

【0039】なお、ここで、バッファ層の膜厚として
は、上記第1の実施形態で説明したオーバーコート層と
同様、強誘電体薄膜に十分な電圧を印加するためにでき
るだけ薄いほうが望ましいが、バッファ層としての機能
を果たすには1〜10nmの範囲であれば良好な結果が
得られることを確認できた。
The thickness of the buffer layer is preferably as thin as possible in order to apply a sufficient voltage to the ferroelectric thin film, like the overcoat layer described in the first embodiment. It was confirmed that good results can be obtained in the range of 1 to 10 nm in order to fulfill the function as the buffer layer.

【0040】このTiO2バッファ層の上に、上記第1
の実施形態と同様に、Bi4Ti31 2強誘電体薄膜及び
TiO2オーバーコート層を、順次MOCVD法により
形成した。なお、Bi4Ti312薄膜及びTiO2オー
バーコート層のそれぞれの膜厚は、上記第1の実施形態
と同じであるので、TiO2バッファ層、Bi4Ti3
12、及びTiO2オーバーコート層のトータル膜厚は、
110nmである。
This TiOTwoAbove the buffer layer, the first
Similar to the embodiment ofFourTiThreeO1 TwoFerroelectric thin film and
TiOTwoOvercoat layers are sequentially formed by MOCVD method.
Formed. Note that BiFourTiThreeO12Thin film and TiOTwoOh
The film thickness of each bar coat layer is the same as in the first embodiment.
Is the same asTwoBuffer layer, BiFourTiThreeO
12, And TiOTwoThe total film thickness of the overcoat layer is
It is 110 nm.

【0041】このようにして作製した薄膜の表面モフォ
ロジーを、SEMにより観察した結果を図8に示す。図
8によれば、本実施形態のオーバーコート層付きBi4
Ti312薄膜は、粒径0.1μmのグレインから成る
緻密かつ表面平滑なものであることがわかる。また、上
記第1の実施形態のものと比較すると、薄膜を構成する
結晶粒は、第2の実施形態のもののほうが小さくなって
いることがわかる。すなわち、Bi4Ti312薄膜の上
下を、バッファ層とオーバーコート層とで挟んだ構造と
することにより、より結晶粒の小さい、緻密な膜が得ら
れるという結果が得られた。
FIG. 8 shows the results of SEM observation of the surface morphology of the thin film thus produced. According to FIG. 8, Bi 4 with an overcoat layer of the present embodiment is
It can be seen that the Ti 3 O 12 thin film is a dense and smooth surface composed of grains having a grain size of 0.1 μm. Further, it can be seen that the crystal grains forming the thin film are smaller in the second embodiment than in the first embodiment. In other words, by forming a structure in which the buffer layer and the overcoat layer are sandwiched between the upper and lower sides of the Bi 4 Ti 3 O 12 thin film, it is possible to obtain a dense film with smaller crystal grains.

【0042】また、この第2の実施形態のオーバーコー
ト層付きBi4Ti312薄膜の結晶性を、X線回折によ
り評価した結果を図9に示す。図9から、得られた薄膜
は、上記第1の実施形態のものと比較して、a軸成分を
含む(117)反射強度が大きくなっていることがわか
る。
FIG. 9 shows the result of evaluation by X-ray diffraction of the crystallinity of the Bi 4 Ti 3 O 12 thin film with an overcoat layer according to the second embodiment. It can be seen from FIG. 9 that the obtained thin film has a larger (117) reflection intensity including the a-axis component than that of the first embodiment.

【0043】次に、第2の実施形態のオーバーコート層
付きBi4Ti312薄膜上に、上記第1の実施形態と同
様に、Pt上部電極を形成して、リーク電流特性(リー
ク電流密度の印加電圧依存性)を測定した結果を図10
に示す。図10から、このキャパシタ構造素子では、例
えば印加電圧3Vで、リーク電流密度Il=6×10-8
A/cm2という小さな良好な値が得られた。さらに、
このキャパシタ構造素子について、強誘電特性の測定を
行った結果、図11に示すような明確なヒステリシスル
ープが得られ、3V印加時で、残留自発分極Pr=7.
5μC/cm2、抗電界Ec=130kV/cmという
値が得られた。図11のヒステリシスループを、図6の
第1の実施形態のものと比較すると、Pr値が大きくな
ったばかりでなく、対称性が改善されていることがわか
る。これは、強誘電体薄膜の上下を、バッファ層とオー
バーコート層とで挟んだ構造とすることにより、強誘電
体薄膜上下の対称性の良い膜の構造が実現できたので、
膜構造の非対称性に起因するヒステリシスループの非対
称性を防ぐことができたためである。
Next, a Pt upper electrode is formed on the Bi 4 Ti 3 O 12 thin film with an overcoat layer of the second embodiment in the same manner as in the first embodiment, and the leakage current characteristic (leak current FIG. 10 shows the result of measurement of the dependency of the density on the applied voltage).
Shown in From FIG. 10, in this capacitor structure element, for example, when the applied voltage is 3 V, the leakage current density Il = 6 × 10 −8
A small good value of A / cm 2 was obtained. further,
As a result of measuring the ferroelectric characteristics of this capacitor structure element, a clear hysteresis loop as shown in FIG. 11 was obtained, and the residual spontaneous polarization Pr = 7.
Values of 5 μC / cm 2 and coercive electric field Ec = 130 kV / cm were obtained. Comparing the hysteresis loop of FIG. 11 with that of the first embodiment of FIG. 6, it can be seen that not only the Pr value is increased, but also the symmetry is improved. This is because the ferroelectric thin film has a structure in which the upper and lower sides of the ferroelectric thin film are sandwiched between the buffer layer and the overcoat layer, so that the film structure with good symmetry can be realized.
This is because it was possible to prevent the asymmetry of the hysteresis loop due to the asymmetry of the film structure.

【0044】なお、上記実施形態では、基板としてPt
/Ta/SiO2/Si基板を用いたキャパシタ構造素
子としたが、これに限定されるるものではい。例えば、
SiやGaAs基板に集積回路が形成され、その集積回
路の表面に酸化シリコンや窒化シリコン等の層間絶縁膜
が被覆され、この層間絶縁膜の一部に形成されたコンタ
クトホールを介して、集積回路の要素と電気的に接続さ
れた電極層が層間絶縁膜上に形成され、その電極層上に
本発明の強誘電体薄膜を形成するような構成にしても良
い。即ち、本発明は、上記実施形態のキャパシタ構造や
トランジスタ構造を初めとした集積回路の要素と電気的
に接続した集積回路素子、その他の強誘電体メモリ素
子、焦電センサ素子、圧電素子等、様々な高集積デバイ
スに適用可能なものである。
In the above embodiment, Pt is used as the substrate.
Although the capacitor structure element using the / Ta / SiO 2 / Si substrate is used, the invention is not limited to this. For example,
An integrated circuit is formed on a Si or GaAs substrate, the surface of the integrated circuit is covered with an interlayer insulating film such as silicon oxide or silicon nitride, and the integrated circuit is formed through a contact hole formed in a part of the interlayer insulating film. An electrode layer electrically connected to the above element may be formed on the interlayer insulating film, and the ferroelectric thin film of the present invention may be formed on the electrode layer. That is, the present invention is an integrated circuit element electrically connected to the elements of the integrated circuit including the capacitor structure and the transistor structure of the above embodiments, other ferroelectric memory elements, pyroelectric sensor elements, piezoelectric elements, etc. It is applicable to various highly integrated devices.

【0045】なお、上記実施形態では、オーバーコート
層の材料として、酸化チタンを用いたが、これに限定さ
れるものではなく、金属酸化物が好ましいものであり、
具体的には、酸化タンタル、酸化ニオブ、チタン酸スト
ロンチウム、チタン酸バリウム、酸化ジルコン、酸化ア
ルミ、酸化ビスマス、酸化イットリウム、酸化ハフニウ
ム等が挙げられる。また、バッファ層の材料について
も、上記実施形態では酸化チタンを用いたが、これに限
定されるものではなく、金属酸化物が好ましいものであ
り、具体的には、酸化タンタル、酸化ニオブ、チタン酸
ストロンチウム、チタン酸バリウム、酸化ジルコン、酸
化アルミ、酸化ビスマス、酸化イットリウム、酸化ハフ
ニウム等が挙げられる。
In the above embodiment, titanium oxide was used as the material for the overcoat layer, but the material is not limited to this, and metal oxide is preferable.
Specific examples thereof include tantalum oxide, niobium oxide, strontium titanate, barium titanate, zircon oxide, aluminum oxide, bismuth oxide, yttrium oxide and hafnium oxide. Further, as the material of the buffer layer, titanium oxide was used in the above embodiment, but the material is not limited to this, and metal oxide is preferable, and specifically, tantalum oxide, niobium oxide, and titanium are used. Examples thereof include strontium acid salt, barium titanate, zircon oxide, aluminum oxide, bismuth oxide, yttrium oxide, and hafnium oxide.

【0046】[0046]

【発明の効果】以上のように、本発明によれば、オーバ
ーコート層が被覆された強誘電体薄膜の膜構造とするこ
とにより、100μm程度の極薄い膜厚においても、平
滑性及び緻密性に優れたオーバーコート層被覆強誘電体
薄膜を得ることができるので、リーク電流特性を大幅に
向上させ、優れた強誘電特性を実現可能となる。
As described above, according to the present invention, the film structure of the ferroelectric thin film coated with the overcoat layer allows the smoothness and the denseness to be achieved even at an extremely thin film thickness of about 100 μm. Since it is possible to obtain an excellent ferroelectric thin film coated with an overcoat layer, it is possible to significantly improve the leakage current characteristics and realize excellent ferroelectric characteristics.

【0047】さらに、本発明によれば、バッファ層を設
けることにより、ヒステリシスループの非対称性を改善
することができ、高品質な強誘電体薄膜被覆基板や様々
な電子デバイスを提供することが可能となる。
Furthermore, according to the present invention, by providing the buffer layer, the asymmetry of the hysteresis loop can be improved, and it is possible to provide a high-quality ferroelectric thin film coated substrate and various electronic devices. Becomes

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の実施形態の強誘電体薄膜被覆基板から成
るキャパシタ構造素子の構造を示す概略断面図である。
FIG. 1 is a schematic cross-sectional view showing the structure of a capacitor structure element including a ferroelectric thin film-coated substrate according to a first embodiment.

【図2】第1の実施形態のオーバーコート層付きBi4
Ti312強誘電体薄膜表面のSEMによる観察結果を
示す顕微鏡写真である。
FIG. 2 is a Bi 4 with an overcoat layer according to the first embodiment.
3 is a micrograph showing the result of SEM observation of the surface of a Ti 3 O 12 ferroelectric thin film.

【図3】第1の実施形態のオーバーコート層付きBi4
Ti312強誘電体薄膜のX線回折による観察結果を示
す図である。
FIG. 3 is a Bi 4 with an overcoat layer according to the first embodiment.
It is a diagram showing the observation result by X-ray diffraction of the Ti 3 O 12 ferroelectric thin film.

【図4】比較例のオーバーコート層がないBi4Ti3
12薄膜表面のSEMによる観察結果を示す顕微鏡写真で
ある。
FIG. 4 Bi 4 Ti 3 O without overcoat layer of Comparative Example
12 is a micrograph showing the result of SEM observation of the thin film surface.

【図5】第1の実施形態のキャパシタ構造素子のリーク
電流密度Ilの印加電圧依存性を示す図である。
FIG. 5 is a diagram showing an applied voltage dependency of a leak current density Il of the capacitor structure element of the first embodiment.

【図6】第1の実施形態のキャパシタ構造素子の強誘電
性ヒステリシスループを示す図である。
FIG. 6 is a diagram showing a ferroelectric hysteresis loop of the capacitor structure element according to the first embodiment.

【図7】第2の実施形態の強誘電体薄膜被覆基板から成
るキャパシタ構造素子の構造を示す断面概略図である。
FIG. 7 is a schematic cross-sectional view showing the structure of a capacitor structure element including a ferroelectric thin film-coated substrate of the second embodiment.

【図8】第2の実施形態のオーバーコート層付きBi4
Ti312強誘電体薄膜表面のSEMによる観察結果を
示す顕微鏡写真である。
FIG. 8 is a Bi 4 with overcoat layer according to the second embodiment.
3 is a micrograph showing the result of SEM observation of the surface of a Ti 3 O 12 ferroelectric thin film.

【図9】第2の実施形態のオーバーコート層付きBi4
Ti312強誘電体薄膜のX線回折による観察結果を示
す図である。
FIG. 9 is a Bi 4 with overcoat layer according to the second embodiment.
It is a diagram showing the observation result by X-ray diffraction of the Ti 3 O 12 ferroelectric thin film.

【図10】第2の実施形態のキャパシタ構造素子のリー
ク電流密度Ilの印加電圧依存性を示す図である。
FIG. 10 is a diagram showing an applied voltage dependency of a leak current density Il of the capacitor structure element of the second embodiment.

【図11】第2の実施形態のキャパシタ構造素子の強誘
電性ヒステリシスループを示す図である。
FIG. 11 is a diagram showing a ferroelectric hysteresis loop of the capacitor structure element according to the second embodiment.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 酸化シリコン層 3 接着層 4 下部電極 5 強誘電体薄膜 6 オーバーコート層 7 上部電極 8 バッファ層 1 Silicon Substrate 2 Silicon Oxide Layer 3 Adhesion Layer 4 Lower Electrode 5 Ferroelectric Thin Film 6 Overcoat Layer 7 Upper Electrode 8 Buffer Layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/04 H01L 21/314 A 21/822 27/04 C 27/108 27/10 651 21/8242 41/08 C 37/02 41/18 101D 41/09 101Z 41/187 41/18 49/02 // H01L 21/314 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI Technical display location H01L 27/04 H01L 21/314 A 21/822 27/04 C 27/108 27/10 651 21 / 8242 41/08 C 37/02 41/18 101D 41/09 101Z 41/187 41/18 49/02 // H01L 21/314

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 基板上に強誘電体薄膜が形成されて成る
強誘電体薄膜被覆基板において、 前記強誘電体薄膜上に該強誘電体薄膜を覆うオーバーコ
ート層が配置されたことを特徴とする強誘電体薄膜被覆
基板。
1. A ferroelectric thin film coated substrate comprising a ferroelectric thin film formed on a substrate, wherein an overcoat layer covering the ferroelectric thin film is arranged on the ferroelectric thin film. Ferroelectric thin film coated substrate.
【請求項2】 前記オーバーコート層が金属酸化物から
成ることを特徴とする請求項1に記載の強誘電体薄膜被
覆基板。
2. The ferroelectric thin film-coated substrate according to claim 1, wherein the overcoat layer is made of a metal oxide.
【請求項3】 前記オーバーコート層が酸化チタンから
成ることを特徴とする請求項2に記載の強誘電体薄膜被
覆基板。
3. The ferroelectric thin film-coated substrate according to claim 2, wherein the overcoat layer is made of titanium oxide.
【請求項4】 前記強誘電体薄膜がチタン酸ビスマスか
ら成り、前記オーバーコート層が酸化チタンから成るこ
とを特徴とする請求項3に記載の強誘電体薄膜被覆基
板。
4. The ferroelectric thin film coated substrate according to claim 3, wherein the ferroelectric thin film is made of bismuth titanate, and the overcoat layer is made of titanium oxide.
【請求項5】 前記基板と前記強誘電体薄膜との間にバ
ッファ層を介して成ることを特徴とする請求項1に記載
の強誘電体薄膜被覆基板。
5. The ferroelectric thin film coated substrate according to claim 1, wherein a buffer layer is interposed between the substrate and the ferroelectric thin film.
【請求項6】 前記オーバーコート層及び前記バッファ
層が金属酸化物から成ることを特徴とする請求項5に記
載の強誘電体薄膜被覆基板。
6. The ferroelectric thin film-coated substrate according to claim 5, wherein the overcoat layer and the buffer layer are made of a metal oxide.
【請求項7】 前記オーバーコート層及び前記バッファ
層が酸化チタンから成ることを特徴とする請求項6に記
載の強誘電体薄膜被覆基板。
7. The ferroelectric thin film coated substrate according to claim 6, wherein the overcoat layer and the buffer layer are made of titanium oxide.
【請求項8】 前記強誘電体薄膜がチタン酸ビスマスか
ら成り、前記オーバーコート層及び前記バッファ層が酸
化チタンから成ることを特徴とする請求項7に記載の強
誘電体薄膜被覆基板。
8. The ferroelectric thin film-coated substrate according to claim 7, wherein the ferroelectric thin film is made of bismuth titanate, and the overcoat layer and the buffer layer are made of titanium oxide.
【請求項9】 請求項1から8のいずれか1項に記載の
強誘電体薄膜被覆基板を用いたキャパシタ構造素子であ
って、 前記基板と前記強誘電体薄膜との間に第1の導電性電極
が配置され、前記オーバーコート層の上部に第2の導電
性電極が配置されたことを特徴とするキャパシタ構造素
子。
9. A capacitor structure element using the ferroelectric thin film-coated substrate according to claim 1, wherein a first conductive film is provided between the substrate and the ferroelectric thin film. A conductive electrode is disposed, and a second conductive electrode is disposed on the overcoat layer.
JP8090160A 1996-03-18 1996-03-18 Ferroelectric thin film coated substrate and capacitor structure element using the same Pending JPH09260516A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8090160A JPH09260516A (en) 1996-03-18 1996-03-18 Ferroelectric thin film coated substrate and capacitor structure element using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8090160A JPH09260516A (en) 1996-03-18 1996-03-18 Ferroelectric thin film coated substrate and capacitor structure element using the same

Publications (1)

Publication Number Publication Date
JPH09260516A true JPH09260516A (en) 1997-10-03

Family

ID=13990748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8090160A Pending JPH09260516A (en) 1996-03-18 1996-03-18 Ferroelectric thin film coated substrate and capacitor structure element using the same

Country Status (1)

Country Link
JP (1) JPH09260516A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0993953A3 (en) * 1998-10-14 2001-01-24 Seiko Epson Corporation Method for manufacturing ferroelectric thin film device, ink jet recording head, and ink jet printer
US6190924B1 (en) 1997-12-30 2001-02-20 Hyundai Electronics Industries Co., Ltd. Apparatus and method to form ferroelectric capacitors having low dielectric loss
WO2001024237A1 (en) * 1999-09-28 2001-04-05 Symetrix Corporation Integrated circuits with barrier layers and methods of fabricating same
JP2002009355A (en) * 2000-06-22 2002-01-11 Ngk Spark Plug Co Ltd Substrate with metal oxide film and method of manufacturing substrate with metal oxide film
KR100422893B1 (en) * 1998-12-18 2004-03-12 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 Reduced diffusion of a mobile ion from a metal oxide ceramic into the substrate
US7763953B2 (en) 2007-03-14 2010-07-27 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
JP2017162906A (en) * 2016-03-08 2017-09-14 富士フイルム株式会社 Piezoelectric element

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190924B1 (en) 1997-12-30 2001-02-20 Hyundai Electronics Industries Co., Ltd. Apparatus and method to form ferroelectric capacitors having low dielectric loss
US6880920B2 (en) 1998-10-14 2005-04-19 Seiko Epson Corporation Electromechanical transducer with an adhesive layer and an anti-diffusion layer
US6599757B1 (en) 1998-10-14 2003-07-29 Seiko Epson Corporation Method for manufacturing ferroelectric thin film device, ink jet recording head, and ink jet printer
US6730524B2 (en) 1998-10-14 2004-05-04 Seiko Epson Corporation Method for manufacturing ferroelectric thin film device, ink jet recording head, and ink jet printer
US6767085B2 (en) 1998-10-14 2004-07-27 Seiko Epson Corporation Method for manufacturing ferroelectric thin film device, ink jet recording head, and ink jet printer
US6767086B2 (en) 1998-10-14 2004-07-27 Seiko Epson Corporation Method for manufacturing ferroelectric thin film device, ink jet recording head, and ink jet printer
EP0993953A3 (en) * 1998-10-14 2001-01-24 Seiko Epson Corporation Method for manufacturing ferroelectric thin film device, ink jet recording head, and ink jet printer
US6955927B2 (en) 1998-10-14 2005-10-18 Seiko Epson Corporation Method for manufacturing ferroelectric thin film device, ink jet recording head and ink jet printer
KR100422893B1 (en) * 1998-12-18 2004-03-12 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 Reduced diffusion of a mobile ion from a metal oxide ceramic into the substrate
WO2001024237A1 (en) * 1999-09-28 2001-04-05 Symetrix Corporation Integrated circuits with barrier layers and methods of fabricating same
JP2002009355A (en) * 2000-06-22 2002-01-11 Ngk Spark Plug Co Ltd Substrate with metal oxide film and method of manufacturing substrate with metal oxide film
US7763953B2 (en) 2007-03-14 2010-07-27 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
JP2017162906A (en) * 2016-03-08 2017-09-14 富士フイルム株式会社 Piezoelectric element

Similar Documents

Publication Publication Date Title
JP3133922B2 (en) Ferroelectric thin film coated substrate, method of manufacturing the same, and capacitor structure element
JP3480624B2 (en) Ferroelectric thin film coated substrate, method of manufacturing the same, and capacitor structure element
US6162293A (en) Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor
JP3363301B2 (en) Ferroelectric thin film-coated substrate, method of manufacturing the same, and nonvolatile memory constituted by ferroelectric thin-film-coated substrate
JP3476932B2 (en) Ferroelectric thin film, substrate coated with ferroelectric thin film, and method of manufacturing ferroelectric thin film
JP3891603B2 (en) Ferroelectric thin film coated substrate, capacitor structure element, and method for manufacturing ferroelectric thin film coated substrate
JPH07202295A (en) Ferroelectric crystal thin film coated substrate, method for manufacturing the same, and ferroelectric thin film device using the ferroelectric crystal thin film coated substrate
US6376090B1 (en) Method for manufacturing a substrate with an oxide ferroelectric thin film formed thereon and a substrate with an oxide ferroelectric thin film formed thereon
JPH10313097A (en) Ferroelectric thin film, manufacturing method and device comprising ferroelectric thin film
JP2001007299A (en) Lead germanate ferroelectric structure of multilayer electrode and its deposition method
JP2000169297A (en) Method for producing oxide ferroelectric thin film, oxide ferroelectric thin film, and oxide ferroelectric thin film element
US6139971A (en) Stratified structure with a ferroelectric layer and process for producing the same
JPH09260516A (en) Ferroelectric thin film coated substrate and capacitor structure element using the same
JP3381969B2 (en) Ferroelectric thin film fabrication method
US6312567B1 (en) Method of forming a (200)-oriented platinum layer
JP3277097B2 (en) Manufacturing method of ferroelectric thin film
JPH05251351A (en) Formation method of ferroelectric thin film
JPH1012833A (en) Substrate coated with ferroelectric film and use thereof
JPH088403A (en) Ferroelectric crystal thin film coated substrate, ferroelectric thin film element including the substrate, and method for manufacturing the ferroelectric thin film element
JP3545850B2 (en) Ferroelectric thin film element
JP3405050B2 (en) Dielectric thin film and method for forming the same
JPH10214945A (en) Ferroelectric thin film coated substrate, capacitor structure element, and method of manufacturing ferroelectric thin film coated substrate
KR100485409B1 (en) Stratified structure with a ferroelectric layer and process for producing the same
JPH0621064A (en) Method for manufacturing semiconductor device
JP2000164818A (en) Manufacturing method of oxide ferroelectric thin film coated substrate and oxide ferroelectric thin film coated substrate