Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
KR20120046493A - Printed circuit board and method for manufacturing the same - Google Patents
[go: Go Back, main page]

KR20120046493A - Printed circuit board and method for manufacturing the same - Google Patents

Printed circuit board and method for manufacturing the same Download PDF

Info

Publication number
KR20120046493A
KR20120046493A KR1020100108177A KR20100108177A KR20120046493A KR 20120046493 A KR20120046493 A KR 20120046493A KR 1020100108177 A KR1020100108177 A KR 1020100108177A KR 20100108177 A KR20100108177 A KR 20100108177A KR 20120046493 A KR20120046493 A KR 20120046493A
Authority
KR
South Korea
Prior art keywords
layer
wiring
wall
forming
circuit wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020100108177A
Other languages
Korean (ko)
Inventor
박승욱
전형진
문선희
홍주표
권영도
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100108177A priority Critical patent/KR20120046493A/en
Publication of KR20120046493A publication Critical patent/KR20120046493A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE: A printed circuit board and a manufacturing method thereof are provided to reduce a thermal expansion coefficient difference between a circuit layer and an insulation layer. CONSTITUTION: A core layer(110) includes a conductive layer(111) and a base insulation layer(112) which is arranged on both sides of the conductive layer. A circuit wiring layer(150) has a circuit wiring(150a) which is electrically connected to the conductive layer. A through via(115) passes through the core layer and is electrically connected to the circuit wiring layer. An insulation inner wall layer(140) is interposed between the core layer and the through via. The via is connected to the circuit wiring and the conductive layer.

Description

인쇄회로기판 및 이의 제조방법{Printed circuit board and method for manufacturing the same}Printed circuit board and method for manufacturing the same

본 발명은 인쇄회로기판 및 이의 제조 방법에 관한 것으로, 코아층의 도전층을 그라운드 배선 및 파워 배선으로 이용하는 인쇄회로기판 및 이의 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board and a method of manufacturing the same, and to a printed circuit board and a method of manufacturing the same, using a conductive layer of a core layer as ground wiring and power wiring.

최근 전자기기의 휴대화와 더불어 고기능화와 인터넷, 동영상 및 고용량의 데이터 송수신등으로 인해, 인쇄회로기판의 설계가 더욱 복잡해지고 고밀도 및 소형화 회로에 대한 요구가 점점 증가되고 있으므로, 다층 인쇄회로기판에 대한 관심이 더욱 증가하고 있다. Recently, due to the high portability of electronic devices, high functionality, internet, video, and high capacity data transmission, the design of printed circuit boards is more complicated, and the demand for high density and miniaturized circuits is increasing. Interest is growing.

다층 인쇄회로기판은 교대로 적층된 회로배선층과 절연층을 구비하며, 절연층에 적층된 회로배선층을 서로 전기적으로 연결하기 위한 비아를 포함할 수 있다. 이때, 회로배선층의 적층 수를 증가시킴으로써, 인쇄회로기판의 설계를 단순화시킬 수 있다. 하지만, 전자기기의 소형화 및 박형화 추세에 따라, 다층 인쇄회로기판의 층수를 늘리는데 한계가 있었다. The multilayer printed circuit board may include alternately stacked circuit wiring layers and insulating layers, and may include vias for electrically connecting the circuit wiring layers stacked on the insulating layers. At this time, by increasing the number of stacked layers of the circuit wiring layer, it is possible to simplify the design of the printed circuit board. However, according to the trend of miniaturization and thinning of electronic devices, there is a limit in increasing the number of layers of a multilayer printed circuit board.

따라서, 인쇄회로기판에서 회로 설계의 변경없이 박형화를 이룰 수 있는 연구가 필요하게 되었다.
Therefore, a research that can achieve a thinning without changing the circuit design in the printed circuit board is required.

따라서, 본 발명은 인쇄회로기판 및 이의 제조 방법에서 발생될 수 있는 문제점을 해결하기 위하여 창안된 것으로서, 구체적으로 코아층의 도전층을 그라운드 배선 및 파워 배선 중 적어도 어느 하나로 이용하여 인쇄회로기판의 회로의 설계를 유지하며 박형화를 이룰 수 있는 인쇄회로기판 및 이의 제조방법에 관한 것이다.
Accordingly, the present invention has been made to solve a problem that may occur in a printed circuit board and a method of manufacturing the same. It relates to a printed circuit board and a method for manufacturing the same that can maintain the design of the thinner.

본 발명의 과제를 해결하기 위한 해결수단은 인쇄회로기판을 제공하는 것이다. 상기 인쇄회로기판은 도전층 및 상기 도전층의 양면에 배치된 베이스 절연층을 구비한 코아층; 상기 코아층의 적어도 어느 일면에 배치되며, 상기 도전층과 전기적으로 연결된 회로배선을 구비한 회로배선층; 상기 코아층을 관통하며 상기 회로배선층과 전기적으로 연결되는 관통비아; 및 상기 코아층과 상기 관통 비아 사이에 개재된 절연 내벽층;을 포함할 수 있다.The solution for solving the problem of the present invention is to provide a printed circuit board. The printed circuit board may include a core layer having a conductive layer and a base insulating layer disposed on both surfaces of the conductive layer; A circuit wiring layer disposed on at least one surface of the core layer and having a circuit wiring electrically connected to the conductive layer; A through via penetrating through the core layer and electrically connected to the circuit wiring layer; And an insulating inner wall layer interposed between the core layer and the through via.

여기서, 상기 회로배선은 그라운드 배선 및 파워 배선 중 어느 하나일 수 있다.Here, the circuit wiring may be any one of a ground wiring and a power wiring.

또한, 상기 베이스 절연층이 최외곽에 배치되며 상기 도전층과 상기 베이스 절연층은 다수개로 적층되고,In addition, the base insulating layer is disposed at the outermost and the conductive layer and the base insulating layer is stacked in plurality,

상기 회로배선은 상기 다수개의 도전층 중 하나와 연결된 그라운드 배선과 상기 다수개의 도전층 중 다른 하나와 연결된 파워 배선을 포함할 수 있다.The circuit wiring may include a ground wiring connected to one of the plurality of conductive layers and a power wiring connected to another one of the plurality of conductive layers.

상기 도전층은 탄소 섬유 또는 금속층으로 형성될 수 있다.The conductive layer may be formed of a carbon fiber or a metal layer.

또한, 상기 베이스 절연층을 관통하여 상기 회로배선과 상기 도전층을 서로 연결하는 비아를 더 구비할 수 있다.The semiconductor device may further include a via penetrating the base insulating layer to connect the circuit wiring and the conductive layer to each other.

또한, 상기 코아층의 양면에 각각 배치된 보호층을 더 구비하며,In addition, further comprising a protective layer disposed on both sides of the core layer,

상기 보호층과 상기 베이스 절연층을 관통하여 상기 회로배선과 상기 도전층을 서로 연결하는 비아를 더 구비할 수 있다.The via may further include a via penetrating the protective layer and the base insulating layer to connect the circuit wiring and the conductive layer to each other.

또한, 상기 코아층의 양면에 각각 배치된 보호층을 더 구비하며,In addition, further comprising a protective layer disposed on both sides of the core layer,

상기 보호층을 관통하며 상기 베이스 절연층과 접촉하여, 상기 회로배선과 상기 도전층을 서로 연결하는 비아를 더 구비할 수 있다.The semiconductor device may further include a via penetrating the protective layer and contacting the base insulating layer to connect the circuit wiring and the conductive layer to each other.

또한, 상기 코아층의 양면에 각각 배치된 보호층을 더 구비하며, 상기 보호층 및 상기 코아층을 관통하여, 상기 회로배선과 상기 도전층을 서로 연결하는 비아를 더 구비할 수 있다.
The semiconductor device may further include protective layers disposed on both surfaces of the core layer, and may further include vias that pass through the protective layer and the core layer to connect the circuit wiring and the conductive layer to each other.

본 발명의 과제를 해결하기 위한 다른 해결수단은 인쇄회로기판을 제공하는 것이다. 상기 인쇄회로기판은 도전층 및 상기 도전층의 양면에 배치된 베이스 절연층을 구비한 코아층; 상기 코아층의 양면에 배치된 보호층; 상기 보호층의 적어도 어느 일면에 배치되며, 상기 도전층과 전기적으로 연결된 회로배선을 구비한 회로배선층; 상기 코아층을 관통하며 상기 회로배선층과 전기적으로 연결되는 관통비아; 및 상기 코아층과 상기 관통 비아 사이에 개재된 절연 내벽층;을 포함할 수 있다.Another solution for solving the problems of the present invention is to provide a printed circuit board. The printed circuit board may include a core layer having a conductive layer and a base insulating layer disposed on both surfaces of the conductive layer; Protective layers disposed on both sides of the core layer; A circuit wiring layer disposed on at least one surface of the protective layer and having circuit wiring electrically connected to the conductive layer; A through via penetrating through the core layer and electrically connected to the circuit wiring layer; And an insulating inner wall layer interposed between the core layer and the through via.

여기서, 상기 회로배선은 그라운드 배선 및 파워 배선 중 적어도 어느 하나를 포함할 수 있다.Here, the circuit wiring may include at least one of a ground wiring and a power wiring.

또한, 상기 베이스 절연층과 상기 보호층에 형성되어 상기 회로배선과 상기 도전층을 서로 전기적으로 연결하는 비아를 더 포함할 수 있다.The semiconductor device may further include vias formed in the base insulating layer and the protective layer to electrically connect the circuit wiring and the conductive layer to each other.

또한, 상기 보호층에 형성되어 상기 회로배선과 상기 도전층을 서로 전기적으로 연결하는 비아를 더 포함할 수 있다.In addition, the protective layer may further include a via electrically connecting the circuit wiring and the conductive layer to each other.

또한, 상기 보호층과 상기 절연 내벽층은 서로 일체로 형성될 수 있다.
In addition, the protective layer and the insulating inner wall layer may be formed integrally with each other.

본 발명의 과제를 해결하기 위한 또 다른 해결수단은 다층 인쇄회로기판의 제조방법을 제공하는 것이다. 상기 제조방법은 도전층 및 상기 도전층의 양면에 배치된 베이스 절연층을 구비한 코아층을 제공하는 단계; 상기 코아층을 관통하는 관통 비아홀을 형성하는 단계; 상기 관통 비아홀의 내벽에 절연 내벽층을 형성하는 단계; 상기 절연 내벽층을 포함한 관통 비아홀에 관통 비아와, 상기 코아층의 적어도 어느 일면에 상기 도전층과 전기적으로 연결된 회로배선을 포함한 회로배선층을 형성하는 단계;를 포함할 수 있다.Another solution for solving the problems of the present invention is to provide a method for manufacturing a multilayer printed circuit board. The manufacturing method includes the steps of providing a core layer having a conductive layer and a base insulating layer disposed on both sides of the conductive layer; Forming a through via hole penetrating the core layer; Forming an insulating inner wall layer on an inner wall of the through via hole; And forming a through via in the through via hole including the insulating inner wall layer, and a circuit wiring layer including a circuit wiring electrically connected to the conductive layer on at least one surface of the core layer.

여기서, 상기 관통 비아홀의 내벽에 절연 내벽층을 형성하는 단계에서, Here, in the step of forming an insulating inner wall layer on the inner wall of the through via hole,

상기 코아층의 양면에 각각 배치되며 상기 코아층의 일부를 노출하는 개구를 갖는 보호층이 더 형성될 수 있다.Protective layers may be further formed on both surfaces of the core layer and may have openings exposing portions of the core layer.

또한, 상기 관통 비아홀의 내벽에 절연 내벽층을 형성하는 단계 이후에,In addition, after the step of forming an insulating inner wall layer on the inner wall of the through via hole,

상기 개구와 대응된 상기 베이스 절연층에 비아홀을 형성하는 단계를 더 포함할 수 있다.The method may further include forming a via hole in the base insulating layer corresponding to the opening.

또한, 상기 관통 비아홀의 내벽에 절연 내벽층을 형성하는 단계 이후에,In addition, after the step of forming an insulating inner wall layer on the inner wall of the through via hole,

상기 보호층 및 상기 코아층을 관통하는 비아홀을 형성하는 단계를 더 포함할 수 있다.The method may further include forming a via hole penetrating the protective layer and the core layer.

또한, 상기 관통 비아홀의 내벽에 절연 내벽층을 형성하는 단계는,In addition, the step of forming an insulating inner wall layer on the inner wall of the through via hole,

상기 관통 비아홀의 내부에 절연 수지를 충진하는 단계; 및 상기 관통 비아홀 내부의 절연 수지를 관통하여 상기 절연 내벽층을 형성하는 단계;를 포함할 수 있다.Filling an insulating resin into the through via hole; And forming the insulating inner wall layer by penetrating the insulating resin inside the through via hole.

또한, 상기 절연 수지의 관통은 노광 및 현상 공정을 통해 형성할 수 있다.In addition, the penetration of the insulating resin may be formed through an exposure and development process.

또한, 상기 회로배선은 그라운드 배선 및 파워 배선 중 적어도 어느 하나일 수 있다.
The circuit wiring may be at least one of a ground wiring and a power wiring.

본 발명의 과제를 해결하기 위한 또 다른 해결수단은 다층 인쇄회로기판의 제조방법을 제공하는 것이다. 상기 제조방법은 도전층 및 상기 도전층의 양면에 배치된 베이스 절연층을 구비한 코아층을 제공하는 단계; 상기 코아층을 관통하는 관통 비아홀을 형성하는 단계; 상기 코아층의 양면에 개구를 갖는 보호층과 상기 관통 비아홀의 내벽에 절연 내벽층을 형성하는 단계; 상기 절연 내벽층을 포함한 관통 비아홀에 관통 비아를 형성하는 단계; 및 상기 개구에 배치된 비아와 상기 도전층과 연결된 회로배선을 포함하는 회로배선층을 상기 코아층의 적어도 어느 일면에 형성하는 단계;를 포함할 수 있다.Another solution for solving the problems of the present invention is to provide a method for manufacturing a multilayer printed circuit board. The manufacturing method includes the steps of providing a core layer having a conductive layer and a base insulating layer disposed on both sides of the conductive layer; Forming a through via hole penetrating the core layer; Forming an insulating inner wall layer on an inner wall of the passivation layer and a protective layer having openings on both sides of the core layer; Forming a through via in the through via hole including the insulating inner wall layer; And forming a circuit wiring layer on at least one surface of the core layer, the circuit wiring layer including a via disposed in the opening and a circuit wiring connected to the conductive layer.

여기서, 상기 코아층의 양면에 개구를 갖는 보호층과 상기 관통 비아홀의 내벽에 절연 내벽층을 형성하는 단계는,Here, the step of forming an insulating inner wall layer on the inner wall of the protective layer having openings on both sides of the core layer and the through via hole,

상기 관통 비아홀의 내부에 충진하며 상기 코아층의 양면에 절연수지를 도포하는 단계; 및 상기 관통 비아홀 내부의 절연 수지를 관통하여 상기 개구와 상기 절연 내벽층을 형성하는 단계;를 포함할 수 있다.
Filling the inside of the through via hole and applying insulating resin on both sides of the core layer; And forming the opening and the insulating inner wall layer through the insulating resin in the through via hole.

본 발명의 인쇄회로기판은 코아층의 도전층을 그라운드 배선 및 파워 배선 중 적어도 어느 하나로 이용함에 따라, 회로층과 절연층간의 열팽창 계수 차이를 줄일 수 있으며, 회로 설계의 변경없이 박형화를 용이하게 이룰 수 있다.
The printed circuit board of the present invention can reduce the thermal expansion coefficient difference between the circuit layer and the insulating layer by using the conductive layer of the core layer as at least one of the ground wiring and the power wiring, and can easily achieve thinness without changing the circuit design. Can be.

도 1은 본 발명의 제 1 실시예에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명의 제 2 실시예에 따른 인쇄회로기판의 단면도이다.
도 3은 본 발명의 제 3 실시예에 따른 인쇄회로기판의 단면도이다.
도 4 내지 도 9는 본 발명의 제 4 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 10 내지 도 13은 본 발명의 제 5 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 14 내지 도 16은 본 발명의 제 6 실시예에 따른 인쇄회로기판의 제조 공정을 설명하기 위해 도시한 단면도들이다.
1 is a cross-sectional view of a printed circuit board according to a first embodiment of the present invention.
2 is a cross-sectional view of a printed circuit board according to a second exemplary embodiment of the present invention.
3 is a cross-sectional view of a printed circuit board according to a third exemplary embodiment of the present invention.
4 to 9 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to a fourth embodiment of the present invention.
10 to 13 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to a fifth embodiment of the present invention.
14 to 16 are cross-sectional views illustrating a manufacturing process of a printed circuit board according to a sixth embodiment of the present invention.

이하, 본 발명의 실시예들은 인쇄회로기판의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings of a printed circuit board. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of an apparatus may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1은 본 발명의 제 1 실시예에 따른 인쇄회로기판의 단면도이다.1 is a cross-sectional view of a printed circuit board according to a first embodiment of the present invention.

도 1을 참조하면, 본 발명의 제 1 실시예에 따른 인쇄회로기판은 코아층(110), 회로배선층(150), 관통비아(115) 및 절연 내벽층(140)을 포함할 수 있다.Referring to FIG. 1, the printed circuit board according to the first embodiment of the present invention may include a core layer 110, a circuit wiring layer 150, a through via 115, and an insulating inner wall layer 140.

코아층(110)은 도전층(111)과 도전층(111)의 양면에 배치된 베이스 절연층(112)을 포함할 수 있다. 도전층(111)은 탄소 섬유(carbon fiber) 또는 금속층을 포함할 수 있다. 이에 따라, 코아층(110)은 회로배선층(150)을 형성하는 구리와 유사한 열팽창계수를 가질 수 있어, 인쇄회로기판을 형성할 때 잔류 응력을 줄일 수 있어, 절연층의 박리등의 결점을 제거할 수 있다.The core layer 110 may include a conductive layer 111 and a base insulating layer 112 disposed on both surfaces of the conductive layer 111. The conductive layer 111 may include carbon fiber or a metal layer. Accordingly, the core layer 110 may have a thermal expansion coefficient similar to that of the copper forming the circuit wiring layer 150, thereby reducing residual stress when forming a printed circuit board, thereby eliminating defects such as peeling of the insulating layer. can do.

베이스 절연층(112)은 도전층(111)의 양면에 배치될 수 있다. 이에 더하여, 베이스 절연층(112)을 형성하는 수지는 탄소 섬유의 내부에 충진되어 바인더의 역할을 할 수도 있다.The base insulating layer 112 may be disposed on both surfaces of the conductive layer 111. In addition, the resin forming the base insulating layer 112 may be filled inside the carbon fiber to serve as a binder.

종래, 코아층은 열팽창 계수를 조절하기 위해 유리 섬유를 이용하였으나, 본 발명에서 코아층은 종래 유리섬유 대신 도전성을 갖는 탄소 섬유나 금속층을 이용함에 따라, 코아층(110)의 도전층(111)을 회로의 일부로 사용할 수 있다. Conventionally, the core layer uses glass fibers to adjust the coefficient of thermal expansion, but in the present invention, the core layer uses conductive carbon fibers or metal layers instead of the conventional glass fibers, so that the conductive layer 111 of the core layer 110 is used. Can be used as part of the circuit.

구체적으로, 코아층(110)의 적어도 어느 일면에 배치되며 도전층(111)과 연결된 회로배선(150a)을 포함하는 회로배선층(150)이 형성되어 있다. 회로 배선(150a)은 그라운드 배선 및 파워 배선 중 어느 하나일 수 있다. 이에 따라, 코아층(110)의 도전층(111)은 그라운드 배선 및 파워배선 중 어느 하나로 이용될 수 있다. 즉, 코아층(110)을 이루는 도전층(111)을 그라운드 배선 및 파워배선으로 이용함에 따라, 종래보다 그라운드 배선이나 파워배선을 형성하기 위한 층을 줄일 수 있다. 이에 따라, 종래와 같이 유리섬유를 이용하여 제조된 인쇄회로기판과 동일한 회로 설계를 가진다 해도 본 발명의 인쇄회로기판은 코아층(110)의 일부를 그라운드 배선이나 파워배선으로 이용할 수 있다. 즉, 본 발명의 인쇄회로기판은 회로 설계의 변경없이, 그라운드 배선이나 파워배선을 위한 회로배선층(150)의 층수를 줄일 수 있어, 인쇄회로기판의 박형화를 이룰 수 있다.Specifically, a circuit wiring layer 150 is formed on at least one surface of the core layer 110 and includes a circuit wiring 150a connected to the conductive layer 111. The circuit wiring 150a may be any one of a ground wiring and a power wiring. Accordingly, the conductive layer 111 of the core layer 110 may be used as one of ground wiring and power wiring. That is, by using the conductive layer 111 constituting the core layer 110 as the ground wiring and the power wiring, the layer for forming the ground wiring or the power wiring can be reduced. Accordingly, even if the printed circuit board of the present invention has the same circuit design as the printed circuit board manufactured using glass fiber, a part of the core layer 110 may be used as ground wiring or power wiring. That is, the printed circuit board of the present invention can reduce the number of layers of the circuit wiring layer 150 for ground wiring or power wiring without changing the circuit design, thereby making the printed circuit board thin.

또한, 코아층(110)은 회로배선층(150)을 형성하는 구리와 유사한 열팽창 계수를 갖는 탄소 섬유(carbon fiber) 또는 금속층을 구비함에 따라, 인쇄회로기판의 제조 공정 중에 절연층의 박리등의 결점 발생을 방지할 수 있다.In addition, since the core layer 110 includes a carbon fiber or a metal layer having a thermal expansion coefficient similar to that of the copper forming the circuit wiring layer 150, defects such as peeling of the insulating layer during the manufacturing process of the printed circuit board are performed. It can prevent occurrence.

관통비아(115)는 코아층(110)의 양면에 배치된 회로배선층(150)을 서로 전기적으로 연결할 수 있다. The through via 115 may electrically connect the circuit wiring layers 150 disposed on both surfaces of the core layer 110 to each other.

절연 내벽층(140)은 코아층(110)과 관통비아(115) 사이에 배치되어, 관통비아(115)와 코아층(110)의 도전층(111)간의 전기적 절연성을 확보할 수 있다. 즉, 절연 내벽층(140)을 구비함에 따라, 관통비아(115)는 코아층(110)의 관통 비아홀(113)에 충진되어 형성될지라도 코아층(110)과 관통비아(115) 사이의 쇼트를 방지할 수 있다.The insulating inner wall layer 140 may be disposed between the core layer 110 and the through via 115 to secure electrical insulation between the through via 115 and the conductive layer 111 of the core layer 110. That is, as the insulating inner wall layer 140 is provided, a short between the core layer 110 and the through via 115 is formed even though the through via 115 is filled in the through via hole 113 of the core layer 110. Can be prevented.

코아층(110)은 구리의 열팽창 계수에 맞게 조절되기 위해, 베이스 절연층(112)의 두께는 작게 형성될 수 있다. 이때, 베이스 절연층(112)의 두께가 작아질수록 열팽창 계수를 낮출 수 있으나, 베이스 절연층(112)의 절연성이 저하될 수 있다. 즉, 코아층(110)상에 회로배선층(150)을 적층하는 과정에서 도전층(111)을 이루는 물질들이 베이스 절연층(112)을 관통하여 돌기되어, 코아층(110) 상에 형성된 회로배선층(150), 특히 신호 전달을 위한 신호배선층과 도전층(111)간의 쇼트 불량을 야기할 수 있다.The core layer 110 may be formed to have a small thickness of the base insulating layer 112 in order to be adjusted to the thermal expansion coefficient of copper. In this case, as the thickness of the base insulating layer 112 decreases, the thermal expansion coefficient may be lowered, but the insulation of the base insulating layer 112 may decrease. That is, in the process of stacking the circuit wiring layer 150 on the core layer 110, the materials forming the conductive layer 111 protrude through the base insulating layer 112, thereby forming the circuit wiring layer formed on the core layer 110. 150, in particular, may cause a short defect between the signal wiring layer and the conductive layer 111 for signal transmission.

이를 해결하기 위해, 코아층(110)의 양면에 각각 보호층(120)이 더 구비될 수 있다. 즉, 보호층(120)은 코아층(110)과 회로배선층(150) 사이에 개재되어, 회로배선층(150)과 도전층(111)간의 절연 안정성을 확보할 수 있다.To solve this, protective layers 120 may be further provided on both surfaces of the core layer 110. That is, the protective layer 120 may be interposed between the core layer 110 and the circuit wiring layer 150 to ensure insulation stability between the circuit wiring layer 150 and the conductive layer 111.

이때, 보호층(120)은 그라운드 배선이나 파워배선과 전기적으로 연결되기 위한 개구(121)를 가질 수 있다. 여기서, 비아(125)는 베이스 절연층(112)에 개구(121)에 더 연장되어 형성될 수 있다. 즉, 베이스 절연층(112)과 보호층(120)에 연장되어 형성된 비아(125)를 통해, 회로배선(150a), 즉 그라운드 배선이나 파우배선 중 어느 하나와 도전층(111)은 서로 전기적으로 연결될 수 있다.In this case, the protective layer 120 may have an opening 121 for electrically connecting with the ground wiring or the power wiring. Here, the via 125 may be formed to further extend in the opening 121 in the base insulating layer 112. That is, through the via 125 formed on the base insulating layer 112 and the protective layer 120, the circuit wiring 150a, that is, either the ground wiring or the power wiring and the conductive layer 111 are electrically connected to each other. Can be connected.

또한, 보호층(120)의 개구(121)는 베이스 절연층(112)에 형성된 비아홀(114)보다 큰 면적을 가질 수 있다. 이는, 비아(125)를 형성하기 위한 레이저 공정에서 분진(debris) 및 열 영향부(HAZ)등에 의해 층간 분리(delamination)의 발생을 방지하기 위함이다.In addition, the opening 121 of the protective layer 120 may have a larger area than the via hole 114 formed in the base insulating layer 112. This is to prevent the occurrence of delamination due to debris, heat-affected zones (HAZ), etc. in the laser process for forming the vias 125.

여기서, 보호층(120)은 절연 내벽층(140)과 일체로 이루어질 수 있다. 이에 따라, 보호층(120)은 절연 내벽층(140)을 형성하는 공정에서 형성될 수 있다.Here, the protective layer 120 may be integrally formed with the insulating inner wall layer 140. Accordingly, the protective layer 120 may be formed in the process of forming the insulating inner wall layer 140.

이에 더하여, 회로배선층(150)은 외부와 접속하기 위한 패드(155)를 구비할 수 있다. 여기서, 최외곽의 회로배선층(150) 상에 패드(155)를 노출하는 솔더 레지스트(170)가 배치될 수 있다.In addition, the circuit wiring layer 150 may include a pad 155 for connecting to the outside. Here, the solder resist 170 exposing the pad 155 may be disposed on the outermost circuit wiring layer 150.

본 발명의 실시예에서, 회로 배선층(152)은 코아층(110)상에 2층으로 형성된 것으로 설명하였으나 이에 한정되는 것은 아니며, 회로배선층(150)은 1층 또는 2층 이상의 다층으로 형성될 수 있다. 이때, 적층된 회로 배선층(150)사이에 절연층(160)이 개재되며, 적층된 회로 배선층(150)은 절연층을 관통하는 비아를 통해 서로 전기적으로 접속될 수 있다.In the exemplary embodiment of the present invention, the circuit wiring layer 152 has been described as being formed in two layers on the core layer 110, but is not limited thereto. The circuit wiring layer 150 may be formed of one layer or a multilayer of two or more layers. have. In this case, the insulating layer 160 may be interposed between the stacked circuit wiring layers 150, and the stacked circuit wiring layers 150 may be electrically connected to each other through vias passing through the insulating layer.

또한, 본 발명의 실시예에서, 코아층(110)은 하나의 도전층(111)을 구비하는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예컨대, 코아층(110)은 도전층(112)과 베이스 절연층(111)은 다수개로 적층될 수 있다. 여기서, 베이스 절연층(111)이 최외곽에 배치될 수 있다. 이때, 다수개의 도전층 중 하나는 그라운드 배선과 연결되고, 다수개의 도전층 중 다른 하나는 파워 배선과 연결될 수 있다. 이에 따라, 종래와 같이 유리섬유를 이용하여 제조된 인쇄회로기판과 동일한 회로 설계를 가진다 해도 본 발명의 인쇄회로기판은 코아층의 일부를 그라운드 배선과 파워배선으로 이용할 수 있어, 적어도 2개의 회로배선층수를 줄일 수 있다. In addition, in the embodiment of the present invention, the core layer 110 is illustrated as having one conductive layer 111, but is not limited thereto. For example, the core layer 110 may include a plurality of conductive layers 112 and a base insulating layer 111. Here, the base insulating layer 111 may be disposed at the outermost side. In this case, one of the plurality of conductive layers may be connected to the ground line, and the other of the plurality of conductive layers may be connected to the power line. Accordingly, even if the printed circuit board of the present invention has the same circuit design as the printed circuit board manufactured using glass fibers as in the prior art, part of the core layer can be used as the ground wiring and the power wiring, so that at least two circuit wirings can be used. The number of floors can be reduced.

따라서, 본 발명의 실시예에서와 같이, 코아층에 구리와 대응된 열팽창 계수를 갖는 도전층을 구비함에 따라 절연층과 회로배선층간의 열팽창 계수 차이를 줄일 수 있어, 인쇄회로기판을 제조하는 과정에서 절연층의 박리와 같은 결점 발생을 방지할 수 있다.Therefore, as in the embodiment of the present invention, by providing the conductive layer having a thermal expansion coefficient corresponding to copper in the core layer, the thermal expansion coefficient difference between the insulating layer and the circuit wiring layer can be reduced, and thus, in the process of manufacturing a printed circuit board. It is possible to prevent defects such as peeling of the insulating layer.

또한, 코아층의 도전층을 그라운드 배선 및 파워 배선 중 적어도 어느 하나로 이용함에 따라, 그라운드 배선이나 파워 배선을 형성하기 위한 회로배선층의 형성을 줄일 수 있어, 회로 설계 변경없이 회로배선층을 줄일 수 있다. 즉, 본 발명의 실시예에 따른 인쇄회로기판은 회로배선층의 설계를 단순화와 박형화를 동시에 만족할 수 있다.
In addition, by using the conductive layer of the core layer as at least one of the ground wiring and the power wiring, the formation of the circuit wiring layer for forming the ground wiring and the power wiring can be reduced, and the circuit wiring layer can be reduced without changing the circuit design. That is, the printed circuit board according to the embodiment of the present invention can satisfy the simplicity and thickness of the circuit wiring layer design.

도 2는 본 발명의 제 2 실시예에 따른 인쇄회로기판의 단면도이다. 여기서, 비아의 형태를 제외하고 앞서 설명한 제 1 실시예에 따란 인쇄회로기판과 동일한 기술적 구성을 구비함에 따라, 제 1 실시예와 반복된 설명은 생략하기로 한다.2 is a cross-sectional view of a printed circuit board according to a second exemplary embodiment of the present invention. Here, the same technical configuration as the printed circuit board according to the first embodiment described above except for the form of vias is provided, and the repeated description of the first embodiment will be omitted.

도 2를 참조하면, 본 발명의 제 2 실시예에 따른 인쇄회로기판은 도전층(111) 및 도전층(111)의 양면에 배치된 베이스 절연층(112)을 구비한 코아층(110)과, 코아층(110)의 적어도 어느 일면에 배치된 그라운드 배선 및 파워 배선을 포함하는 회로배선층(150)과, 코아층을 관통하며 회로배선층(150)과 전기적으로 연결되는 관통비아(115), 및 코아층(110)과 관통비아(115) 사이에 개재된 절연 내벽층(140)을 포함할 수 있다.Referring to FIG. 2, a printed circuit board according to a second embodiment of the present invention may include a core layer 110 having a conductive layer 111 and a base insulating layer 112 disposed on both surfaces of the conductive layer 111. A circuit wiring layer 150 including ground wiring and power wiring disposed on at least one surface of the core layer 110, a through via 115 passing through the core layer and electrically connected to the circuit wiring layer 150; The insulation inner wall layer 140 may be interposed between the core layer 110 and the through via 115.

여기서, 회로배선층(150)은 도전층(111)과 연결된 회로배선(150a)을 포함할 수 있다. 이때, 회로 배선(150a)은 그라운드 배선 및 파워 배선 중 적어도 어느 하나일 수 있다.Here, the circuit wiring layer 150 may include a circuit wiring 150a connected to the conductive layer 111. In this case, the circuit wiring 150a may be at least one of a ground wiring and a power wiring.

인쇄회로기판은 그라운드 배선 및 파워 배선을 제외한 회로배선층(150)과 도전층(111)간의 쇼트 불량을 방지하기 위해, 코아층(110) 양면에 보호층(120)이 더 구비될 수 있다.The printed circuit board may further include a protective layer 120 on both sides of the core layer 110 in order to prevent short circuits between the circuit wiring layer 150 and the conductive layer 111 except for the ground wiring and the power wiring.

도전층(111)과 회로배선(150a)은 코아층(110) 및 보호층(120)을 관통하는 비아(125)를 통해 서로 전기적으로 접속될 수 있다.The conductive layer 111 and the circuit wiring 150a may be electrically connected to each other through the via 125 penetrating through the core layer 110 and the protective layer 120.

여기서, 비아(125)는 코아층(110)을 관통하도록 형성됨에 따라, 비아홀을 형성하는 공정에서 코아층(110)의 도전층(111)을 미노출됨에 따라, 도전층(111)과 회로배선(150a)의 접속 불량이 발생하는 것을 방지할 수 있다.Here, the via 125 is formed to penetrate through the core layer 110, and as the conductive layer 111 of the core layer 110 is not exposed in the process of forming the via hole, the conductive layer 111 and the circuit wiring are formed. It is possible to prevent the connection failure of 150a from occurring.

따라서, 본 발명의 실시예에서와 같이, 그라운드 배선 및 파워 배선 중 적어도 어느 하나와 도전층을 연결하기 위한 비아를 코아층을 관통하도록 형성됨에 따라, 도전층(111)과 회로배선(150a)의 접속 불량이 발생하는 것을 방지할 수 있다.
Therefore, as in the embodiment of the present invention, a via for connecting the conductive layer and at least one of the ground wiring and the power wiring is formed to penetrate through the core layer, thereby forming the conductive layer 111 and the circuit wiring 150a. The occurrence of a connection failure can be prevented.

도 3은 본 발명의 제 3 실시예에 따른 인쇄회로기판의 단면도이다. 여기서, 비아의 형태를 제외하고 앞서 설명한 제 1 실시예에 따란 인쇄회로기판과 동일한 기술적 구성을 구비함에 따라, 제 1 실시예와 반복된 설명은 생략하기로 한다.3 is a cross-sectional view of a printed circuit board according to a third exemplary embodiment of the present invention. Here, the same technical configuration as the printed circuit board according to the first embodiment described above except for the form of vias is provided, and the repeated description of the first embodiment will be omitted.

도 3을 참조하면, 본 발명의 제 2 실시예에 따른 인쇄회로기판은 도전층(111) 및 도전층(111)의 양면에 배치된 베이스 절연층(112)을 구비한 코아층(110)과, 코아층(110)의 적어도 어느 일면에 배치된 그라운드 배선 및 파워 배선을 포함하는 회로배선층(150)과, 코아층을 관통하며 회로배선층(150)과 전기적으로 연결되는 관통비아(115), 및 코아층(110)과 관통비아(115) 사이에 개재된 절연 내벽층(140)을 포함할 수 있다.Referring to FIG. 3, a printed circuit board according to a second embodiment of the present invention may include a core layer 110 including a conductive layer 111 and a base insulating layer 112 disposed on both surfaces of the conductive layer 111. A circuit wiring layer 150 including ground wiring and power wiring disposed on at least one surface of the core layer 110, a through via 115 passing through the core layer and electrically connected to the circuit wiring layer 150; The insulation inner wall layer 140 may be interposed between the core layer 110 and the through via 115.

여기서, 회로배선층(150)은 도전층(111)과 연결된 회로배선(150a)을 포함할 수 있다. 이때, 회로 배선(150a)은 그라운드 배선 및 파워 배선 중 적어도 어느 하나일 수 있다.Here, the circuit wiring layer 150 may include a circuit wiring 150a connected to the conductive layer 111. In this case, the circuit wiring 150a may be at least one of a ground wiring and a power wiring.

인쇄회로기판은 그라운드 배선 및 파워 배선을 제외한 회로배선층(150)과 도전층(111)간의 쇼트 불량을 방지하기 위해, 코아층(110) 양면에 보호층(120)이 더 구비될 수 있다.The printed circuit board may further include a protective layer 120 on both sides of the core layer 110 in order to prevent short circuits between the circuit wiring layer 150 and the conductive layer 111 except for the ground wiring and the power wiring.

베이스 절연층(112)은 열팽창계수를 낮추기 위해 얇게 형성되어 절연제의 역할을 못할 경우, 그라운드 배선 및 파워 배선 중 적어도 어느 하나와 도전층(111)을 연결하기 위한 비아(125)는 베이스 절연층(112)과 접촉할 수 있다. 이때, 베이스 절연층(112)은 코아층(110)의 전면에서 공정상 균일하게 형성되기 어려우므로, 이를 이용하여, 비아(125)는 코아층(110)의 전면 중 상대적으로 얇은 베이스 절연층(112)과 접촉시킨다. 베이스 절연층(112)이 얇은 경우, 베이스 절연층(112)의 절연성이 저하되어 비아(125)와 도전층(111)은 서로 전기적으로 연결될 수 있기 때문이다. 즉, 비아는 보호층(120)에 형성될 수 있다.When the base insulating layer 112 is thinly formed to lower the coefficient of thermal expansion and thus does not function as an insulating agent, the via 125 for connecting the conductive layer 111 to at least one of the ground wiring and the power wiring is a base insulating layer. Contact 112. In this case, since the base insulating layer 112 is difficult to be uniformly formed on the entire surface of the core layer 110 in the process, the via 125 may have a relatively thin base insulating layer of the entire surface of the core layer 110 ( 112). This is because when the base insulating layer 112 is thin, the insulation of the base insulating layer 112 is deteriorated so that the via 125 and the conductive layer 111 may be electrically connected to each other. In other words, the via may be formed in the protective layer 120.

이와 같이, 비아(125)는 베이스 절연층(112)까지 관통할 필요없이 보호층(120)만을 관통하도록 형성됨에 따라, 비아홀 가공 면적이 줄어들 수 있으므로, 레이저 가공에서 발생할 수 있는 분진(debris) 및 열 영향부(HAZ)등에 의해 층간 분리(delamination)의 발생을 줄일 수 있다.As such, since the via 125 is formed to penetrate only the protective layer 120 without penetrating to the base insulating layer 112, the via hole processing area may be reduced, and thus, debris that may occur in laser processing and The occurrence of delamination can be reduced by the heat affected zone HAZ.

따라서, 본 발명의 실시예에서와 같이, 그라운드 배선 및 파워 배선 중 적어도 어느 하나와 도전층을 연결하기 위한 비아를 보호층에만 형성함에 따라, 레이저 가공 면적을 줄임에 따라 레이저 가공으로 인해 발생할 수 있는 불량을 줄일 수 있다.
Therefore, as in the embodiment of the present invention, the via for connecting the conductive layer and at least one of the ground wiring and the power wiring is formed only in the protective layer, which may occur due to laser processing by reducing the laser processing area. Defects can be reduced.

도 4 내지 도 9는 본 발명의 제 4 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기 위해 도시한 단면도들이다.4 to 9 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to a fourth embodiment of the present invention.

도 4를 참조하면, 인쇄회로기판을 제조하기 위해, 먼저 코아층(110)을 제공한다. 여기서, 코아층(110)은 도전층(111) 및 도전층(111)의 양면에 배치된 베이스 절연층(112)을 포함할 수 있다. 도전층(111)은 탄소 섬유 및 금속층으로 형성될 수 있다. 여기서, 도전층(111)이 유리섬유로 형성될 경우, 베이스 절연층(112)을 형성하는 절연수지는 탄소섬유의 내부에 충진되어 더 충진될 수 있다.Referring to FIG. 4, in order to manufacture a printed circuit board, a core layer 110 is first provided. Here, the core layer 110 may include a conductive layer 111 and a base insulating layer 112 disposed on both surfaces of the conductive layer 111. The conductive layer 111 may be formed of a carbon fiber and a metal layer. In this case, when the conductive layer 111 is formed of glass fiber, the insulating resin forming the base insulating layer 112 may be further filled by filling the inside of the carbon fiber.

본 발명의 실시예에서, 코아층(110)은 한층의 도전층을 구비하는 것으로 도시 및 설명하였으나, 이에 한정되는 것은 아니며 베이스 절연층(112)에 의해 서로 절연되며 다수층으로 형성될 수 있다.In the exemplary embodiment of the present invention, the core layer 110 is illustrated and described as having one conductive layer, but is not limited thereto. The core layer 110 may be insulated from each other by the base insulating layer 112 and may be formed in multiple layers.

코아층(110)에 관통 비아홀(113)을 형성한다. 관통 비아홀(113)은 레이저 드릴법이나 기계적 드릴법을 통해 형성될 수 있는 것으로 본 발명의 실시예에서 이를 한정하는 것은 아니다.The through via hole 113 is formed in the core layer 110. The through via hole 113 may be formed through a laser drill method or a mechanical drill method, but the embodiment is not limited thereto.

도 5를 참조하면, 코아층(110)에 관통 비아홀(113)을 형성한 후, 관통 비아홀(113)에 절연수지를 충진한다. 이에 더하여, 절연수지는 코아층(110)의 양면에 더 배치되어 보호층(120)이 형성될 수 있다. 여기서, 보호층(120)은 코아층(110)의 베이스 절연층(112)의 절연제 역할을 보조하는 역할을 할 수 있다. 즉, 보호층(120)은 코아층(110) 상에 형성된 회로배선층(150), 특히 신호 전달을 위한 신호배선층과 코아층(110)의 도전층(111)간의 쇼트 불량을 방지하는 역할을 할 수 있다.Referring to FIG. 5, after the through via hole 113 is formed in the core layer 110, an insulating resin is filled in the through via hole 113. In addition, the insulating resin may be further disposed on both surfaces of the core layer 110 to form the protective layer 120. Here, the protective layer 120 may serve to assist the insulating role of the base insulating layer 112 of the core layer 110. That is, the protective layer 120 may serve to prevent short defects between the circuit wiring layer 150 formed on the core layer 110, in particular, the signal wiring layer for signal transmission and the conductive layer 111 of the core layer 110. Can be.

도 6을 참조하면, 관통 비아홀(113)에 충진된 절연수지에 노광 및 현상 공정을 수행하여, 관통 비아홀(113)의 내벽에 배치된 절연 내벽층(140)을 형성한다. 여기서, 절연 내벽층(140)은 코아층(110)의 도전층(111)과 후술될 관통비아(115)간의 절연성을 확보하는 역할을 할 수 있다.Referring to FIG. 6, an exposure and development process is performed on the insulating resin filled in the through via hole 113 to form an insulating inner wall layer 140 disposed on the inner wall of the through via hole 113. Here, the insulating inner wall layer 140 may serve to secure insulation between the conductive layer 111 of the core layer 110 and the through via 115 to be described later.

이에 더하여, 코아층(110)의 양면에 보호층(120)이 형성될 경우, 코아층(110)을 노출하는 개구(121)를 형성할 수 있다.In addition, when the protective layer 120 is formed on both surfaces of the core layer 110, an opening 121 exposing the core layer 110 may be formed.

도 7을 참조하면, 보호층(120)을 형성한 후, 베이스 절연층(112)을 관통하는 비아홀(114)을 형성한다. 이에 더하여, 관통 비아홀(113)은 도전층(111)의 일부까지 연장되도록 형성될 수 있다. 이에 따라, 비아홀(114)에 충진된 비아(125)와 도전층(111)간의 접속 면적 증대로 인해, 접속 신뢰성을 확보할 수 있다.Referring to FIG. 7, after forming the protective layer 120, a via hole 114 penetrating the base insulating layer 112 is formed. In addition, the through via hole 113 may be formed to extend to a part of the conductive layer 111. As a result, connection reliability between the via 125 filled in the via hole 114 and the conductive layer 111 may be increased.

비아홀(114)을 형성하는 방법의 예로서는 레이저 드릴이나 기계적 드릴을 통해 형성될 수 있다. An example of a method of forming the via hole 114 may be formed through a laser drill or a mechanical drill.

이에 더하여, 코아층(110)의 양면에 보호층(120)이 형성될 경우, 비아홀(114)은 보호층(120)의 개구(121)와 대응되도록 형성될 수 있다. 이때, 보호층(120)의 개구(121)는 베이스 절연층(112)에 형성된 비아홀(114)보다 큰 면적을 가질 수 있다. 이에 따라, 비아홀(114)을 형성하기 위한 레이저 공정에서 분진(debris) 및 열 영향부(HAZ)등에 의해 층간 분리(delamination)의 발생을 방지할 수 있다.In addition, when the protective layer 120 is formed on both surfaces of the core layer 110, the via hole 114 may be formed to correspond to the opening 121 of the protective layer 120. In this case, the opening 121 of the protective layer 120 may have a larger area than the via hole 114 formed in the base insulating layer 112. As a result, in the laser process for forming the via hole 114, it is possible to prevent the occurrence of delamination by debris, heat-affected zones (HAZ), or the like.

도 8을 참조하면, 관통 비아홀(113) 및 비아홀(114)의 내부에 도전성 페이스트를 충진하여, 관통비아(115)와 비아(125)를 형성할 수 있다. Referring to FIG. 8, the through via 115 and the via 125 may be formed by filling a conductive paste into the through via hole 113 and the via hole 114.

도 9를 참조하면, 코아층(110)의 적어도 어느 일면에 비아(125)를 통해 도전층(111)과 전기적으로 연결된 회로배선(150a)을 포함한 회로배선층(150)을 형성한다. 이때, 도전층(111)과 연결된 회로배선(150a)은 그라운드 배선 또는 파워 배선일 수 있다.Referring to FIG. 9, a circuit wiring layer 150 including a circuit wiring 150a electrically connected to the conductive layer 111 through a via 125 is formed on at least one surface of the core layer 110. In this case, the circuit wiring 150a connected to the conductive layer 111 may be a ground wiring or a power wiring.

또한, 도전층(111)이 다층으로 형성될 경우, 다층의 도전층 중 어느 하나는 그라운드 배선과 연결되며, 다층의 도전층 증 다른 하나는 파워 배선과 연결될 수 있다.In addition, when the conductive layer 111 is formed in a multilayer, any one of the multilayer conductive layers may be connected to the ground line, and the other layer of the conductive layer may be connected to the power line.

이에 더하여, 회로배선층(150) 상에 빌드업 공정, 즉, 절연층(160) 및 추가 회로 배선층(151)을 형성하는 공정을 적어도 1회 이상 더 수행할 수 있다. 이때, 최외곽의 회로 배선층, 예컨대 추가 회로 배선층(151)은 외부와 접속하기 위한 패드(155)를 구비할 수 있다. 이후, 최외곽의 회로배선층, 예컨대 추가 회로 배선층(151) 상에 패드를 노출하는 솔더 레지스트(170)를 더 형성할 수 있다.In addition, the build-up process, that is, the process of forming the insulating layer 160 and the additional circuit wiring layer 151 on the circuit wiring layer 150 may be performed at least one or more times. In this case, the outermost circuit wiring layer, for example, the additional circuit wiring layer 151 may include a pad 155 for connecting to the outside. Thereafter, a solder resist 170 may be further formed on the outermost circuit wiring layer, for example, the additional circuit wiring layer 151.

따라서, 본 발명의 실시예에서와 같이, 코아층의 도전층을 그라운드 배선 및 파워 배선 중 적어도 어느 하나로 이용함에 따라, 회로층과 절연층간의 열팽창 계수 차이를 줄일 수 있으며, 회로 설계의 변경없이 박형화를 용이하게 이룰 수 있다.
Therefore, as in the embodiment of the present invention, by using the conductive layer of the core layer as at least one of the ground wiring and the power wiring, the thermal expansion coefficient difference between the circuit layer and the insulating layer can be reduced, and the thickness can be reduced without changing the circuit design. Can be easily achieved.

도 10 내지 도 13은 본 발명의 제 5 실시예에 따른 인쇄회로기판의 제조 공정을 설명하기 위해 도시한 단면도들이다. 여기서, 비아를 형성하는 방법을 제외하고 앞서 설명한 제 4 실시예에 따른 인쇄회로기판의 제조공정과 동일한 제조 공정을 통해 제조될 수 있으므로, 제 4 실시예와 반복된 설명은 생략하기로 한다.10 to 13 are cross-sectional views illustrating a manufacturing process of a printed circuit board according to a fifth embodiment of the present invention. Here, except for the method of forming the via, since the manufacturing process may be performed through the same manufacturing process as the manufacturing process of the printed circuit board according to the fourth embodiment described above, the repeated description with respect to the fourth embodiment will be omitted.

도 10을 참조하면, 인쇄회로기판을 제조하기 위해, 도전층(111) 및 베이스 절연층(112)을 구비한 코아층(110)을 제공한 후, 코아층(110)에 관통 비아홀(113)을 형성한다. Referring to FIG. 10, in order to manufacture a printed circuit board, a core layer 110 having a conductive layer 111 and a base insulating layer 112 is provided, and then through via holes 113 are formed in the core layer 110. To form.

이후, 관통 비아홀(113)의 내벽에 배치되는 절연 내벽층(140)과 코아층(110)의 양면에 배치된 보호층(120)을 형성한다.Thereafter, the insulating inner wall layer 140 disposed on the inner wall of the through via hole 113 and the protective layer 120 disposed on both sides of the core layer 110 are formed.

도 11을 참조하면, 코아층(110)과 보호층(120)을 관통하는 비아홀(114)을 형성한다. 여기서, 비아홀(114)은 레이저 가공 또는 기계적 드릴을 통해 형성할 수 있다.Referring to FIG. 11, a via hole 114 penetrating through the core layer 110 and the protective layer 120 is formed. Here, the via hole 114 may be formed through laser processing or a mechanical drill.

비아홀(114)은 코아층(110)을 관통하여 형성됨에 따라, 코아층(110)의 도전층(111)은 외부에 노출될 수 있다. 이에 따라, 코아층(110)의 도전층(111)을 노출하기 위해 베이스 절연층(112)의 일부만을 관통하도록 형성하는 경우보다 용이할 수 있다.As the via hole 114 is formed through the core layer 110, the conductive layer 111 of the core layer 110 may be exposed to the outside. Accordingly, in order to expose only the conductive layer 111 of the core layer 110, it may be easier than the case of forming only a portion of the base insulating layer 112 to penetrate.

또한, 비아홀을 형성하는 공정에서 코아층(110)의 도전층(111)이 미노출됨에 따라, 도전층(111)과 회로배선(150a)의 접속 불량이 발생하는 것을 방지할 수 있다.In addition, as the conductive layer 111 of the core layer 110 is not exposed in the process of forming the via hole, it is possible to prevent the connection between the conductive layer 111 and the circuit wiring 150a from occurring.

도 12를 참조하면, 관통 비아홀(113) 및 비아홀(114)의 내부에 도전성 페이스트를 충진하여, 관통비아(115)와 비아(125)를 형성할 수 있다. 이때, 비아(125)는 비아홀(114)에 의해 노출된 도전층(111)의 측면과 전기적으로 접속될 수 있다.Referring to FIG. 12, the conductive via may be filled in the through via hole 113 and the via hole 114 to form the through via 115 and the via 125. In this case, the via 125 may be electrically connected to the side surface of the conductive layer 111 exposed by the via hole 114.

또한, 관통비아(115)는 절연 내벽층(140)에 의해 도전층(111)과 절연될 수 있다.In addition, the through via 115 may be insulated from the conductive layer 111 by the insulating inner wall layer 140.

도 13을 참조하면, 코아층(110)의 적어도 어느 일면에 도전층(111)과 연결된 회로배선(150a)을 포함하는 회로배선층(150)을 형성한다. 이때, 코아층(110)의 양면에 배치된 회로배선층(150)은 관통비아(115)를 통해 서로 전기적으로 연결될 수 있다. 또한, 비아(125)를 도전층(111)과 회로배선(150a)은 서로 전기적으로 연결될 수 있다. 이때, 도전층(111)과 연결된 회로배선(150a)은 그라운드 배선 또는 파워 배선일 수 있다.Referring to FIG. 13, a circuit wiring layer 150 including a circuit wiring 150a connected to the conductive layer 111 is formed on at least one surface of the core layer 110. In this case, the circuit wiring layers 150 disposed on both surfaces of the core layer 110 may be electrically connected to each other through the through vias 115. In addition, the via 125 and the conductive layer 111 and the circuit wiring 150a may be electrically connected to each other. In this case, the circuit wiring 150a connected to the conductive layer 111 may be a ground wiring or a power wiring.

따라서, 본 발명의 실시예에서와 같이, 그라운드 배선 및 파워 배선 중 적어도 어느 하나와 도전층을 연결하기 위한 비아를 코아층을 관통하도록 형성됨에 따라, 도전층(111)과 회로배선(150a)의 접속 불량이 발생하는 것을 방지할 수 있다.
Therefore, as in the embodiment of the present invention, a via for connecting the conductive layer and at least one of the ground wiring and the power wiring is formed to penetrate through the core layer, thereby forming the conductive layer 111 and the circuit wiring 150a. The occurrence of a connection failure can be prevented.

도 14 내지 도 16은 본 발명의 제 6 실시예에 따른 인쇄회로기판의 제조 공정을 설명하기 위해 도시한 단면도들이다. 여기서, 비아를 형성하는 방법을 제외하고 앞서 설명한 제 5 실시예에 따른 인쇄회로기판의 제조공정과 동일한 제조 공정을 통해 제조될 수 있으므로, 제 5 실시예와 반복된 설명은 생략하기로 한다.14 to 16 are cross-sectional views illustrating a manufacturing process of a printed circuit board according to a sixth embodiment of the present invention. Here, except for the method of forming the via, since the manufacturing process may be performed through the same manufacturing process as the manufacturing process of the printed circuit board according to the fifth embodiment described above, repeated descriptions with respect to the fifth embodiment will be omitted.

도 14를 참조하면, 인쇄회로기판을 제조하기 위해, 도전층(111) 및 베이스 절연층(112)을 구비한 코아층(110)을 제공한 후, 코아층(110)에 관통 비아홀(113)을 형성한다. Referring to FIG. 14, in order to manufacture a printed circuit board, a core layer 110 having a conductive layer 111 and a base insulating layer 112 is provided, and then through via holes 113 are formed in the core layer 110. To form.

이후, 관통 비아홀(113)의 내벽에 배치되는 절연 내벽층(140)과 코아층(110)의 일부를 노출하는 개구(121)를 가지며 코아층(110)의 양면에 배치된 보호층(120)을 형성한다.Thereafter, the insulating inner wall layer 140 disposed on the inner wall of the through via hole 113 and the opening 121 exposing a part of the core layer 110 and the protective layer 120 disposed on both sides of the core layer 110. To form.

여기서, 보호층(120)의 개구(121)는 코아층(110)의 전면에서 가장 얇은 영역과 대응되도록 형성할 수 있다. Here, the opening 121 of the protective layer 120 may be formed to correspond to the thinnest region on the front surface of the core layer 110.

도 15을 참조하면, 절연 내벽층(140)을 포함한 관통 비아홀(113)에 도전성 페이스트를 충진하여 관통비아(115)를 형성한다. 이때, 관통비아(115)와 코아층(110)의 도전층(111)은 절연 내벽층(140)에 의해 서로 절연될 수 있다.Referring to FIG. 15, the through via 115 is formed by filling a conductive paste into the through via hole 113 including the insulating inner wall layer 140. In this case, the through via 115 and the conductive layer 111 of the core layer 110 may be insulated from each other by the insulating inner wall layer 140.

도 16을 참조하면, 코아층(110)의 적어도 어느 일면에 도전층(111)과 연결된 회로배선(150a)을 포함하는 회로배선층(150)을 형성한다. 이때, 코아층(110)의 양면에 배치된 회로배선층(150)은 관통비아(115)를 통해 서로 전기적으로 연결될 수 있다.Referring to FIG. 16, a circuit wiring layer 150 including a circuit wiring 150a connected to the conductive layer 111 is formed on at least one surface of the core layer 110. In this case, the circuit wiring layers 150 disposed on both surfaces of the core layer 110 may be electrically connected to each other through the through vias 115.

도전층(111)과 연결된 회로배선(150a)은 그라운드 배선 또는 파워 배선일 수 있다.The circuit wiring 150a connected to the conductive layer 111 may be a ground wiring or a power wiring.

회로배선층(150)을 형성하는 공정에서 개구에 배치된 비아가 더 형성될 수 있다. 이에 따라, 비아(125)는 코아층의 전면 중 상대적으로 얇게 형성된 영역의 베이스 절연층(112)과 접촉할 수 있다. 즉, 코아층(110)의 베이스 절연층(112)은 코아층(110)의 전면에서 공정상 균일하게 형성되기 어려우므로, 이를 이용하여, 다른 영역에 비해 얇은 두께로 형성되어 절연성이 없는 베이스 절연층과 비아를 서로 전기적으로 접속시킴에 따라, 비아(125)를 형성하기 위한 비아홀 가공 면적이 줄어들 수 있으므로, 레이저 가공에서 발생할 수 있는 분진(debris) 및 열 영향부(HAZ)등에 의해 층간 분리(delamination)의 발생을 줄일 수 있다.Vias formed in the openings may be further formed in the process of forming the circuit wiring layer 150. Accordingly, the via 125 may be in contact with the base insulating layer 112 of a relatively thin region of the front surface of the core layer. That is, since the base insulating layer 112 of the core layer 110 is difficult to be uniformly formed on the entire surface of the core layer 110, the base insulating layer 112 is formed to have a thin thickness compared to other areas, thereby making it insulative. As the layers and vias are electrically connected to each other, the via hole processing area for forming the vias 125 may be reduced, so that the interlayer separation may be performed by debris and heat affected zones (HAZ), etc., which may occur in laser processing. The occurrence of delamination can be reduced.

따라서, 본 발명의 실시예에서와 같이, 보호층에 그라운드 배선 및 파워 배선 중 적어도 어느 하나와 도전층을 서로 연결하기 위한 비아를 형성함에 따라, 그라운드 배선 및 파워 배선 중 적어도 어느 하나와 코아층의 도전층간의 콘택 안정성을 향상시킬 수 있다.
Therefore, as in the embodiment of the present invention, by forming a via in the protective layer for connecting at least one of the ground wiring and the power wiring with the conductive layer, the at least one of the ground wiring and the power wiring and the core layer are formed. The contact stability between conductive layers can be improved.

110 : 코아층 111 : 도전층
112 : 베이스 절연층 115 : 관통 비아
120 : 보호층 140 : 절연 내벽층
150 : 회로 배선층 150a : 회로 배선
160 : 절연층 170 : 솔더 레지스트
110: core layer 111: conductive layer
112: base insulating layer 115: through via
120: protective layer 140: insulating inner wall layer
150: circuit wiring layer 150a: circuit wiring
160: insulating layer 170: solder resist

Claims (22)

도전층 및 상기 도전층의 양면에 배치된 베이스 절연층을 구비한 코아층;
상기 코아층의 적어도 어느 일면에 배치되며, 상기 도전층과 전기적으로 연결된 회로배선을 구비한 회로배선층;
상기 코아층을 관통하며 상기 회로배선층과 전기적으로 연결되는 관통비아; 및
상기 코아층과 상기 관통 비아 사이에 개재된 절연 내벽층;
을 포함하는 인쇄회로기판.
A core layer having a conductive layer and a base insulating layer disposed on both surfaces of the conductive layer;
A circuit wiring layer disposed on at least one surface of the core layer and having a circuit wiring electrically connected to the conductive layer;
A through via penetrating through the core layer and electrically connected to the circuit wiring layer; And
An insulating inner wall layer interposed between the core layer and the through via;
Printed circuit board comprising a.
제 1 항에 있어서,
상기 회로배선은 그라운드 배선 및 파워 배선 중 어느 하나인 인쇄회로기판.
The method of claim 1,
The circuit wiring is any one of a ground wiring and a power wiring.
제 1 항에 있어서,
상기 베이스 절연층이 최외곽에 배치되며 상기 도전층과 상기 베이스 절연층은 다수개로 적층되고,
상기 회로배선은 상기 다수개의 도전층 중 하나와 연결된 그라운드 배선과 상기 다수개의 도전층 중 다른 하나와 연결된 파워 배선을 포함하는 인쇄회로기판.
The method of claim 1,
The base insulating layer is disposed on the outermost side and the conductive layer and the base insulating layer is stacked in plurality,
The circuit wiring board includes a ground wiring connected to one of the plurality of conductive layers and a power wiring connected to another one of the plurality of conductive layers.
제 1 항에 있어서,
상기 도전층은 탄소 섬유 또는 금속층으로 형성된 인쇄회로기판.
The method of claim 1,
The conductive layer is a printed circuit board formed of a carbon fiber or a metal layer.
제 1 항에 있어서,
상기 베이스 절연층을 관통하여 상기 회로배선과 상기 도전층을 서로 연결하는 비아를 더 구비하는 인쇄회로기판.
The method of claim 1,
And a via penetrating the base insulating layer to connect the circuit wiring and the conductive layer to each other.
제 1 항에 있어서,
상기 코아층의 양면에 각각 배치된 보호층을 더 구비하며,
상기 보호층과 상기 베이스 절연층을 관통하여 상기 회로배선과 상기 도전층을 서로 연결하는 비아를 더 구비하는 인쇄회로기판.
The method of claim 1,
Further provided with a protective layer disposed on both sides of the core layer,
And a via penetrating the protective layer and the base insulating layer to connect the circuit wiring and the conductive layer to each other.
제 1 항에 있어서,
상기 코아층의 양면에 각각 배치된 보호층을 더 구비하며,
상기 보호층을 관통하며 상기 베이스 절연층과 접촉하여, 상기 회로배선과 상기 도전층을 서로 연결하는 비아를 더 구비하는 인쇄회로기판.
The method of claim 1,
Further provided with a protective layer disposed on both sides of the core layer,
And a via penetrating the protective layer and in contact with the base insulating layer to connect the circuit wiring and the conductive layer to each other.
제 1 항에 있어서,
상기 코아층의 양면에 각각 배치된 보호층을 더 구비하며,
상기 보호층 및 상기 코아층을 관통하여, 상기 회로배선과 상기 도전층을 서로 연결하는 비아를 더 구비하는 인쇄회로기판.
The method of claim 1,
Further provided with a protective layer disposed on both sides of the core layer,
And a via penetrating the protective layer and the core layer to connect the circuit wiring and the conductive layer to each other.
도전층 및 상기 도전층의 양면에 배치된 베이스 절연층을 구비한 코아층;
상기 코아층의 양면에 배치된 보호층;
상기 보호층의 적어도 어느 일면에 배치되며, 상기 도전층과 전기적으로 연결된 회로배선을 구비한 회로배선층;
상기 코아층을 관통하며 상기 회로배선층과 전기적으로 연결되는 관통비아; 및
상기 코아층과 상기 관통 비아 사이에 개재된 절연 내벽층;
을 포함하는 인쇄회로기판.
A core layer having a conductive layer and a base insulating layer disposed on both surfaces of the conductive layer;
Protective layers disposed on both sides of the core layer;
A circuit wiring layer disposed on at least one surface of the protective layer and having circuit wiring electrically connected to the conductive layer;
A through via penetrating through the core layer and electrically connected to the circuit wiring layer; And
An insulating inner wall layer interposed between the core layer and the through via;
Printed circuit board comprising a.
제 9 항에 있어서,
상기 회로배선은 그라운드 배선 및 파워 배선 중 적어도 어느 하나인 인쇄회로기판.
The method of claim 9,
The circuit wiring is at least one of the ground wiring and the power wiring.
제 9 항에 있어서,
상기 베이스 절연층과 상기 보호층에 형성되어 상기 회로배선과 상기 도전층을 서로 전기적으로 연결하는 비아를 더 포함하는 인쇄회로기판.
The method of claim 9,
And a via formed in the base insulating layer and the protective layer to electrically connect the circuit wiring and the conductive layer to each other.
제 9 항에 있어서,
상기 보호층에 형성되어 상기 회로배선과 상기 도전층을 서로 전기적으로 연결하는 비아를 더 포함하는 인쇄회로기판.
The method of claim 9,
And a via formed in the protective layer to electrically connect the circuit wiring and the conductive layer to each other.
제 9 항에 있어서,
상기 보호층과 상기 절연 내벽층은 서로 일체로 형성된 인쇄회로기판.
The method of claim 9,
The protective layer and the insulating inner wall layer formed integrally with each other.
도전층 및 상기 도전층의 양면에 배치된 베이스 절연층을 구비한 코아층을 제공하는 단계;
상기 코아층을 관통하는 관통 비아홀을 형성하는 단계;
상기 관통 비아홀의 내벽에 절연 내벽층을 형성하는 단계;
상기 절연 내벽층을 포함한 관통 비아홀에 관통 비아와, 상기 코아층의 적어도 어느 일면에 상기 도전층과 전기적으로 연결된 회로배선을 포함한 회로배선층을 형성하는 단계;
를 포함하는 인쇄회로기판의 제조 방법.
Providing a core layer having a conductive layer and a base insulating layer disposed on both sides of the conductive layer;
Forming a through via hole penetrating the core layer;
Forming an insulating inner wall layer on an inner wall of the through via hole;
Forming a circuit wiring layer including a through via in the through via hole including the insulating inner wall layer and a circuit wiring electrically connected to the conductive layer on at least one surface of the core layer;
And a step of forming the printed circuit board.
제 14 항에 있어서,
상기 관통 비아홀의 내벽에 절연 내벽층을 형성하는 단계에서,
상기 코아층의 양면에 각각 배치되며 상기 코아층의 일부를 노출하는 개구를 갖는 보호층이 더 형성되는 인쇄회로기판의 제조 방법.
15. The method of claim 14,
In the step of forming an insulating inner wall layer on the inner wall of the through via hole,
And a protective layer disposed on both sides of the core layer and having a opening exposing a portion of the core layer.
제 15 항에 있어서,
상기 관통 비아홀의 내벽에 절연 내벽층을 형성하는 단계 이후에,
상기 개구와 대응된 상기 베이스 절연층에 비아홀을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
The method of claim 15,
After forming an insulating inner wall layer on the inner wall of the through via hole,
And forming a via hole in the base insulating layer corresponding to the opening.
제 14 항에 있어서,
상기 관통 비아홀의 내벽에 절연 내벽층을 형성하는 단계 이후에,
상기 보호층 및 상기 코아층을 관통하는 비아홀을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
15. The method of claim 14,
After forming an insulating inner wall layer on the inner wall of the through via hole,
And forming a via hole penetrating through the protective layer and the core layer.
제 14 항에 있어서,
상기 관통 비아홀의 내벽에 절연 내벽층을 형성하는 단계는
상기 관통 비아홀의 내부에 절연 수지를 충진하는 단계; 및
상기 관통 비아홀 내부의 절연 수지를 관통하여 상기 절연 내벽층을 형성하는 단계;
를 포함하는 인쇄회로기판의 제조 방법.
15. The method of claim 14,
Forming an insulating inner wall layer on the inner wall of the through via hole is
Filling an insulating resin into the through via hole; And
Forming the insulating inner wall layer through the insulating resin inside the through via hole;
And a step of forming the printed circuit board.
제 18 항에 있어서,
상기 절연 수지의 관통은 노광 및 현상 공정을 통해 형성하는 인쇄회로기판의 제조 방법.
The method of claim 18,
The penetration of the insulating resin is a manufacturing method of a printed circuit board is formed through the exposure and development process.
제 14 항에 있어서,
상기 회로배선은 그라운드 배선 및 파워 배선 중 적어도 어느 하나인 인쇄회로기판의 제조 방법.
15. The method of claim 14,
The circuit wiring is at least one of a ground wiring and a power wiring manufacturing method of a printed circuit board.
도전층 및 상기 도전층의 양면에 배치된 베이스 절연층을 구비한 코아층을 제공하는 단계;
상기 코아층을 관통하는 관통 비아홀을 형성하는 단계;
상기 코아층의 양면에 개구를 갖는 보호층과 상기 관통 비아홀의 내벽에 절연 내벽층을 형성하는 단계;
상기 절연 내벽층을 포함한 관통 비아홀에 관통 비아를 형성하는 단계; 및
상기 개구에 배치된 비아와 상기 도전층과 연결된 회로배선을 포함하는 회로배선층을 상기 코아층의 적어도 어느 일면에 형성하는 단계;
를 포함하는 인쇄회로기판의 제조 방법.
Providing a core layer having a conductive layer and a base insulating layer disposed on both sides of the conductive layer;
Forming a through via hole penetrating the core layer;
Forming an insulating inner wall layer on an inner wall of the passivation layer and a protective layer having openings on both sides of the core layer;
Forming a through via in the through via hole including the insulating inner wall layer; And
Forming a circuit wiring layer on at least one surface of the core layer, the circuit wiring layer including a via disposed in the opening and a circuit wiring connected to the conductive layer;
And a step of forming the printed circuit board.
제 21 항에 있어서,
상기 코아층의 양면에 개구를 갖는 보호층과 상기 관통 비아홀의 내벽에 절연 내벽층을 형성하는 단계는
상기 관통 비아홀의 내부에 충진하며 상기 코아층의 양면에 절연수지를 도포하는 단계; 및
상기 관통 비아홀 내부의 절연 수지를 관통하여 상기 개구와 상기 절연 내벽층을 형성하는 단계;
를 포함하는 인쇄회로기판의 제조 방법.
The method of claim 21,
Forming a protective layer having openings on both sides of the core layer and an insulating inner wall layer on an inner wall of the through via hole;
Filling the inside of the through via hole and applying insulating resin on both sides of the core layer; And
Penetrating the insulating resin in the through via hole to form the opening and the insulating inner wall layer;
And a step of forming the printed circuit board.
KR1020100108177A 2010-11-02 2010-11-02 Printed circuit board and method for manufacturing the same Ceased KR20120046493A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100108177A KR20120046493A (en) 2010-11-02 2010-11-02 Printed circuit board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100108177A KR20120046493A (en) 2010-11-02 2010-11-02 Printed circuit board and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20120046493A true KR20120046493A (en) 2012-05-10

Family

ID=46265573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100108177A Ceased KR20120046493A (en) 2010-11-02 2010-11-02 Printed circuit board and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20120046493A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420520B1 (en) * 2012-11-07 2014-07-17 삼성전기주식회사 A printed circuit board and a method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420520B1 (en) * 2012-11-07 2014-07-17 삼성전기주식회사 A printed circuit board and a method of manufacturing the same
US9253873B2 (en) 2012-11-07 2016-02-02 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US8609991B2 (en) Flex-rigid wiring board and method for manufacturing the same
JP5010737B2 (en) Printed wiring board
US6767616B2 (en) Metal core substrate and process for manufacturing same
US8677612B2 (en) Method for manufacturing flex-rigid wiring board
JP2008047917A (en) Electronic component built-in multilayer printed wiring board and method for manufacturing the same
TWI600350B (en) Multilayer wiring board
KR20150102504A (en) Embedded board and method of manufacturing the same
CN116033651A (en) Circuit substrate and manufacturing method thereof
WO2014162478A1 (en) Component-embedded substrate and manufacturing method for same
KR20130034642A (en) Printed wiring board
TW201503775A (en) Circuit board and manufacturing method thereof
US20120024584A1 (en) Connector and manufacturing method thereof
KR101489798B1 (en) Wiring board
TW201444440A (en) Wiring substrate and method of manufacturing same
WO2022107389A1 (en) Wiring board
TWI477214B (en) Printed circuit board having buried component and method for manufacturing same
TWI580331B (en) Multilayer circuit board with cavity and manufacturing method thereof
KR20120046493A (en) Printed circuit board and method for manufacturing the same
JP6146071B2 (en) Printed circuit board, printed circuit board unit, and printed circuit board manufacturing method
US8643154B2 (en) Semiconductor mounting device having multiple substrates connected via bumps
JP2003283145A (en) Method of inspecting misregistration of multilayer wiring board
KR101108816B1 (en) Multilayer printed circuit board and its manufacturing method
KR102186150B1 (en) Printed circuit board using the insulating film and method for manufacturing the same
JP6536057B2 (en) Wiring board and method of manufacturing the same
JP2004282033A (en) Resin wiring board

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

E801 Decision on dismissal of amendment
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

PE0801 Dismissal of amendment

St.27 status event code: A-2-2-P10-P12-nap-PE0801

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000