Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
KR20120135722A - Light emitting device - Google Patents
[go: Go Back, main page]

KR20120135722A - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR20120135722A
KR20120135722A KR1020110054596A KR20110054596A KR20120135722A KR 20120135722 A KR20120135722 A KR 20120135722A KR 1020110054596 A KR1020110054596 A KR 1020110054596A KR 20110054596 A KR20110054596 A KR 20110054596A KR 20120135722 A KR20120135722 A KR 20120135722A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
emitting device
semiconductor
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020110054596A
Other languages
Korean (ko)
Inventor
임우식
강동훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110054596A priority Critical patent/KR20120135722A/en
Publication of KR20120135722A publication Critical patent/KR20120135722A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/84Coatings, e.g. passivation layers or antireflective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/813Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/831Electrodes characterised by their shape
    • H10H20/8312Electrodes characterised by their shape extending at least partially through the bodies

Landscapes

  • Led Devices (AREA)

Abstract

실시 예에 따른 발광소자는, 기판, 상기 기판 상에 배치된 제1 반도체층, 상기 제1 반도체층 상에 배치되며, 제2 반도체층, 제3 반도체층 및 제2, 3 반도체층 사이에 활성층을 포함하는 발광구조물, 상기 제1 반도체층 상에 배치되며, 상기 발광구조물과 분리된 제4 반도체층, 상기 발광구조물과 상기 제4 반도체층 사이에 배치된 패시베이션, 상기 제1, 2 반도체층 상에 배치된 제1 전극 및 상기 패시베이션 및 상기 제3, 4 반도체층 상에 배치된 제2 전극을 포함할 수 있다.The light emitting device according to the embodiment includes a substrate, a first semiconductor layer disposed on the substrate, the first semiconductor layer, and an active layer between the second semiconductor layer, the third semiconductor layer, and the second and third semiconductor layers. A light emitting structure comprising a, a fourth semiconductor layer disposed on the first semiconductor layer, and separated from the light emitting structure, a passivation disposed between the light emitting structure and the fourth semiconductor layer, on the first and second semiconductor layers It may include a first electrode disposed in the and the second electrode disposed on the passivation and the third, fourth semiconductor layer.

Description

발광소자{Light emitting device}[0001]

실시 예는 ESD에 대한 내성을 가지면서 발광면적 확보가 달성되는 발광소자에 관한 것이다.The embodiment relates to a light emitting device having a resistance to ESD and achieving a light emitting area.

발광소자의 대표적인 예로, LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.As a typical example of a light emitting device, a light emitting diode (LED) is a device for converting an electric signal into an infrared ray, a visible ray, or a light using the characteristics of a compound semiconductor, and is used for various devices such as household appliances, remote controllers, Automation equipment, and the like, and the use area of LEDs is gradually widening.

보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.In general, miniaturized LEDs are made of a surface mounting device for mounting directly on a PCB (Printed Circuit Board) substrate, and an LED lamp used as a display device is also being developed as a surface mounting device type . Such a surface mount device can replace a conventional simple lighting lamp, which is used for a lighting indicator for various colors, a character indicator, an image indicator, and the like.

이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높이지는 바, LED의 발광휘도를 증가시키는 것이 중요하다.As the use area of the LED is widened as described above, it is important to increase the luminance of the LED as the brightness required for a lamp used in daily life and a lamp for a structural signal is increased.

한편, 발광소자를 TV, MNT, 일반 조명장치 등에 적용하기 위해서는 일정 수준 이상의 ESD(Electrostatic Discharge) 내성이 요구된다.Meanwhile, in order to apply the light emitting device to a TV, an MNT, or a general lighting device, a certain level of electrostatic discharge (ESD) resistance is required.

ESD(Electrostatic Discharge)는 통상 전자 장치가 충전된 물체에 접촉할 때 발생하는 수천 볼트, 또는 그 이상의 정전기 방전이며 발광소자는 물론, 발광소자에 전원을 제공하는 전원장치, 및 기타 다양한 전자장치에 손상을 가할 수 있다. Electrostatic Discharge (ESD) is an electrostatic discharge, typically thousands of volts or more, that occurs when an electronic device comes in contact with a charged object and damages the light emitting device, as well as the power supply that supplies the light emitting device, and various other electronic devices. Can be added.

통상, 발광소자를 백라이트와 같은 장치에 적용할 경우, 발광소자의 패키지(pakage) 일 측에 제너 다이오드를 추가하고, 제너 다이오드를 이용하여 발광소자가 ESD에 내성을 가지도록 한다.In general, when the light emitting device is applied to a device such as a backlight, a zener diode is added to one side of a package of the light emitting device, and the light emitting device is resistant to ESD using the zener diode.

그러나, 패키지에 제너 다이오드를 추가하여 질화물 발광소자가 ESD에 대한 내성을 가지도록 할 때, 제너 다이오드는 패키지 내에서 발광소자와 이웃하게 되므로 발광소자의 광도에 영향을 끼치게 되며, 흑체(black body)로서 작용하여 발광소자에서 방출되는 빛의 일부를 흡수하여 발광소자의 광도를 감소시킨다. 이에 더하여 제너 다이오드가 패키지에 수납됨으로써 전체 패키지의 제조 단가를 증가시키는 측면도 간과할 수 없다.However, when a Zener diode is added to the package to make the nitride light emitting device resistant to ESD, the Zener diode is adjacent to the light emitting device in the package and thus affects the brightness of the light emitting device. It acts as a absorbing part of the light emitted from the light emitting device to reduce the brightness of the light emitting device. In addition, since the Zener diode is housed in the package, the aspect of increasing the manufacturing cost of the entire package cannot be overlooked.

실시 예는 ESD 에 대한 내성을 가지면서 발광면적 확보가 달성되는 발광소자를 제공한다.The embodiment provides a light emitting device having a resistance to ESD and achieving a light emitting area.

실시 예에 따른 발광소자는, 기판, 상기 기판 상에 배치된 제1 반도체층, 상기 제1 반도체층 상에 배치되며, 제2 반도체층, 제3 반도체층 및 제2, 3 반도체층 사이에 활성층을 포함하는 발광구조물, 상기 제1 반도체층 상에 배치되며, 상기 발광구조물과 분리된 제4 반도체층, 상기 발광구조물과 상기 제4 반도체층 사이에 배치된 패시베이션, 상기 제1, 2 반도체층 상에 배치된 제1 전극 및 상기 패시베이션 및 상기 제3, 4 반도체층 상에 배치된 제2 전극을 포함할 수 있다.The light emitting device according to the embodiment includes a substrate, a first semiconductor layer disposed on the substrate, the first semiconductor layer, and an active layer between the second semiconductor layer, the third semiconductor layer, and the second and third semiconductor layers. A light emitting structure comprising a, a fourth semiconductor layer disposed on the first semiconductor layer, and separated from the light emitting structure, a passivation disposed between the light emitting structure and the fourth semiconductor layer, on the first and second semiconductor layers It may include a first electrode disposed in the and the second electrode disposed on the passivation and the third, fourth semiconductor layer.

실시 예에 따른 발광소자는, 기판, 상기 기판 상에 배치된 제1 반도체층, 상기 제1 반도체층 상에 배치되며, 제2 반도체층, 제3 반도체층 및 제2, 3 반도체층 사이에 활성층을 포함하는 발광구조물, 상기 제1 반도체층 상에 배치되며, 상기 발광구조물과 분리되며 상기 발광구조물 내부에 위치한 제4 반도체층, 상기 발광구조물과 상기 제4 반도체층 사이에 배치된 패시베이션, 상기 제1, 2 반도체층 상에 배치된 제1 전극 및 상기 패시베이션 및 상기 제3, 4 반도체층 상에 배치된 제2 전극을 포함할 수 있다.The light emitting device according to the embodiment includes a substrate, a first semiconductor layer disposed on the substrate, the first semiconductor layer, and an active layer between the second semiconductor layer, the third semiconductor layer, and the second and third semiconductor layers. A light emitting structure comprising: a fourth semiconductor layer disposed on the first semiconductor layer and separated from the light emitting structure and positioned inside the light emitting structure; a passivation disposed between the light emitting structure and the fourth semiconductor layer; The semiconductor device may include a first electrode disposed on the first and second semiconductor layers, and a second electrode disposed on the passivation and the third and fourth semiconductor layers.

실시예에 따른 발광소자는 ESD 에 대한 내성을 가짐으로써, ESD 에 의한 파손이 방지되고 신뢰성이 개선될 수 있다. The light emitting device according to the embodiment has resistance to ESD, thereby preventing damage caused by ESD and improving reliability.

또한, 발광소자가 실장되는 발광소자 패키지는 별도의 ESD 소자가 필요하지 않게 되어 발광소자 패키지의 발광 효율이 개선될 수 있다. In addition, the light emitting device package in which the light emitting device is mounted may not require a separate ESD device, thereby improving light emission efficiency of the light emitting device package.

도 1은 실시 예에 따른 발광소자를 나타내는 단면도이다.
도 2는 도 1에 나타낸 발광소자에 순방향 전류가 인가되었을 때 동작을 나타낸 동작도이다.
도 3은 도 1에 나타낸 발광소자에 역방향 전류가 인가되었을 때 동작을 나타낸 동작도이다.
도 4는 실시 예에 따른 발광소자를 나타내는 단면도이다.
도 5는 도 4에 나타낸 발광소자에 순방향 전류가 인가되었을 때 동작을 나타낸 동작도이다.
도 6은 도 4에 나타낸 발광소자에 역방향 전류가 인가되었을 때 동작을 나타낸 동작도이다.
도 7은 실시 예에 따른 발광소자를 포함한 발광소자 패키지를 나타낸 사시도이다.
도 8은 실시 예에 따른 발광소자를 포함한 발광소자 패키지의 단면을 도시한 단면도이다.
도 9는 실시 예에 따른 발광소자를 포함하는 조명 시스템을 도시한 사시도이다.
도 10은 도 9의 조명 시스템의 A-A`단면을 도시한 단면도이다.
도 11은 실시 예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.
도 12는 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.
1 is a cross-sectional view showing a light emitting device according to an embodiment.
FIG. 2 is a diagram illustrating an operation when a forward current is applied to the light emitting device shown in FIG. 1.
3 is an operation diagram illustrating an operation when a reverse current is applied to the light emitting device shown in FIG. 1.
4 is a cross-sectional view illustrating a light emitting device according to an embodiment.
FIG. 5 is an operation diagram illustrating an operation when a forward current is applied to the light emitting device shown in FIG. 4.
6 is an operation diagram illustrating an operation when a reverse current is applied to the light emitting device shown in FIG. 4.
7 is a perspective view showing a light emitting device package including a light emitting device according to the embodiment.
8 is a cross-sectional view illustrating a cross section of a light emitting device package including a light emitting device according to the embodiment.
9 is a perspective view illustrating a lighting system including a light emitting device according to the embodiment.
10 is a cross-sectional view taken along the line AA ′ of the lighting system of FIG. 9.
11 is an exploded perspective view of a liquid crystal display including the light emitting device according to the embodiment.
12 is an exploded perspective view of a liquid crystal display including the light emitting device according to the embodiment.

실시 예에 대한 설명에 앞서, 본 명세서에서 언급하는 각 층(막), 영역, 패턴, 또는 구조물들의 기판, 각 층(막) 영역, 패드, 또는 패턴들의 "위(on)", "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와, "아래(under)"는 직접(directly)", 또는 "다른 층을 개재하여(indirectly)" 형성되는 모든것을 포함한다. 또한, 각 층의 위, 또는 아래에 대한 기준은 도면을 기준으로 설명한다.Prior to the description of the embodiments, the substrate, each layer region, pad, or pattern of each layer (film), region, pattern, or structure referred to herein is "on", "below ( "on" and "under" include all that is formed "directly" or "indirectly" through other layers. In addition, the criteria for the top or bottom of each layer will be described with reference to the drawings.

도면에서, 각 층의 두께나 크기는 설명의 편의, 및 명확성을 위하여 과장되거나, 생략되거나, 또는 개략적으로 도시되었다. 따라서, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. Thus, the size of each component does not fully reflect its actual size.

또한, 본 명세서에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.In addition, the angle and direction mentioned in the process of describing the structure of the light emitting device herein are based on those described in the drawings. In the description of the structure of the light emitting device in the specification, reference points and positional relationship with respect to angles are not explicitly referred to, refer to the related drawings.

도 1은 실시 예에 따른 발광소자를 나타내는 단면도이다.1 is a cross-sectional view showing a light emitting device according to an embodiment.

도 1을 참조하면, 발광소자(100)는 기판(110), 발광구조물(115) 및 제1, 2 전극(180, 190)을 포함할 수 있다.Referring to FIG. 1, the light emitting device 100 may include a substrate 110, a light emitting structure 115, and first and second electrodes 180 and 190.

여기서, 발광소자(100)는 복수의 화합물 반도체층 예컨대, 3족-5족 원소의 화합물 반도체층을 이용한 LED를 포함하며, LED는 청색, 녹색, 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. LED의 방출 광은 실시예의 기술적 범위 내에서 다양한 반도체를 이용하여 구현될 수 있다.Here, the light emitting device 100 includes a LED using a plurality of compound semiconductor layers, for example, a compound semiconductor layer of Group 3-5 elements, and the LED is a colored LED or UV that emits light such as blue, green, or red. It may be an LED. The emission light of the LED may be implemented using various semiconductors within the technical scope of the embodiment.

발광구조물(115)은 제2 반도체층(130), 제3 반도체층(150) 및 제2 반도체층(130)과 제3 반도체층(150) 사이에 형성되는 활성층(140)을 포함할 수 있다.The light emitting structure 115 may include a second semiconductor layer 130, a third semiconductor layer 150, and an active layer 140 formed between the second semiconductor layer 130 and the third semiconductor layer 150. .

또한, 발광구조물(115)은 기판(110)상에 형성될 수 있다.In addition, the light emitting structure 115 may be formed on the substrate 110.

기판(110)은 사파이어(Al2O3)를 포함하는 투명한 재료를 이용하여 형성될 수 있으며, 사파이어 이외에, 기판(110)은 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이드(gallium nitride, GaN), 실리콘 카바이드(silicon carbide, SiC), 실리콘 및 알루미늄 나이트라이드(AlN)로 형성될 수 있다.The substrate 110 may be formed using a transparent material including sapphire (Al 2 O 3 ), and in addition to sapphire, the substrate 110 may be formed of zinc oxide (ZnO), gallium nitride (GaN), or the like. ), Silicon carbide (SiC), silicon and aluminum nitride (AlN).

이하, 실시 예에서는 사파이어(Al2O3)와 같은 절연 기판을 그 예로 설명하기로 한다.Hereinafter, in the embodiment, an insulating substrate such as sapphire (Al 2 O 3 ) will be described as an example.

기판(110) 상에는 요철 패턴 또는 광 추출 구조가 형성될 수 있으며, 이러한 형상은 렌즈 형상, 기둥 형상, 뿔 형상 등으로 형성될 수 있으며, 이에 한정하지 않는다.An uneven pattern or light extraction structure may be formed on the substrate 110, and the shape may be formed in a lens shape, a pillar shape, a horn shape, and the like, but is not limited thereto.

기판(110)의 두께는 100~400㎛ 범위에서 형성될 수 있으며, 이에 한정을 두지 않는다. The thickness of the substrate 110 may be formed in the range of 100 ~ 400㎛, it is not limited thereto.

기판(110) 상에는 버퍼층(111)이 형성될 수 있으며, 버퍼층(111)은 기판(110)과 제1 반도체층(120) 사이의 격자 부정합을 완화시킬 수 있다. The buffer layer 111 may be formed on the substrate 110, and the buffer layer 111 may mitigate lattice mismatch between the substrate 110 and the first semiconductor layer 120.

버퍼층(111)은 저온 분위기에서 형성할 수 있으며, GaN, InN, AlN, AlInN, InGaN, AlGaN, 및 InAlGaN 과 같은 재질 중 선택할 수 있다.The buffer layer 111 may be formed in a low temperature atmosphere, and may be selected from materials such as GaN, InN, AlN, AlInN, InGaN, AlGaN, and InAlGaN.

버퍼층(111) 상에는 제1 반도체층(120)이 형성될 수 있으며, 제1 반도체층(120)은 p형 및 n형 반도체층 중 적어도 하나를 포함할 수 있다.The first semiconductor layer 120 may be formed on the buffer layer 111, and the first semiconductor layer 120 may include at least one of p-type and n-type semiconductor layers.

즉, 제1 반도체층(120)은 n형 반도체층인 경우, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.That is, the first semiconductor layer 120 is n-type when the semiconductor layer, In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) A semiconductor material having a compositional formula, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, or the like, may be selected, and n-type dopants such as Si, Ge, Sn, and the like may be doped.

또한, 제1 반도체층(120)은 p형 반도체층인 경우, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다. In addition, the first semiconductor layer 120 is p-type when the semiconductor layer, In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) A semiconductor material having a compositional formula may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, and the like, and p-type dopants such as Mg, Zn, Ca, Sr, and Ba may be doped.

실시 예에서, 제1 반도체층(120)은 제3 반도체층(150)과 동일한 특성을 가지는 것으로 설명하며, 제1 반도체층(120)의 두께는 10㎚ 내지 1mm 일 수 있으며, 이에 한정을 두지 않는다.In an embodiment, the first semiconductor layer 120 is described as having the same characteristics as the third semiconductor layer 150, and the thickness of the first semiconductor layer 120 may be 10 nm to 1 mm, but not limited thereto. Do not.

실시 예에서 제1 반도체층(120)은 p형 반도체층으로 이루어진 것으로 설명하지만, n형 반도체층을 포함할 수 있으며, 이에 한정을 두지 않는다.In an embodiment, the first semiconductor layer 120 is described as being formed of a p-type semiconductor layer, but may include an n-type semiconductor layer, but is not limited thereto.

제1 반도체층(120) 상에는 제2 반도체층(130)이 형성될 수 있다.The second semiconductor layer 130 may be formed on the first semiconductor layer 120.

이때, 제2 반도체층(130)은 n형 반도체층이며, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.At this time, the second semiconductor layer 130 is an n-type semiconductor layer, the composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) And a semiconductor material having, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, and the like, and n-type dopants such as Si, Ge, Sn, and the like may be doped.

제2 반도체층(130) 상에는 활성층(140)이 형성될 수 있다. 활성층(140)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 갖는 빛을 생성할 수 있다.The active layer 140 may be formed on the second semiconductor layer 130. The active layer 140 is an area where electrons and holes are recombined. The active layer 140 transitions to a low energy level as the electrons and holes recombine, and may generate light having a corresponding wavelength.

활성층(140)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다.The active layer 140 is, for example, including a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) It may be formed, and may be formed of a single quantum well structure or a multi quantum well structure (MQW). In addition, a quantum wire structure or a quantum dot structure may be included.

활성층(140)의 위 또는/및 아래에는 클래드층(미도시)이 형성될 수 있으며, 상기 클래드층은 GaN계 반도체로 형성되거나, 활성층(140)과 밴드 갭이 다른 물질로 형성될 수 있다. A clad layer (not shown) may be formed on or under the active layer 140, and the clad layer may be formed of a GaN-based semiconductor, or may be formed of a material having a band gap different from that of the active layer 140.

제3 반도체층(150)은 활성층(140)으로 캐리어(Carrier)를 주입할 수 있다. 제3 반도체층(150)은 예를 들어, p형 반도체층으로 구현될 수 있는데, p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The third semiconductor layer 150 may inject a carrier into the active layer 140. For example, the third semiconductor layer 150 may be implemented as a p-type semiconductor layer, and the p-type semiconductor layer may have In x Al y Ga 1 -x- y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1). , 0 ≦ x + y ≦ 1), for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, and the like, and may be selected from p, such as Mg, Zn, Ca, Sr, and Ba. Type dopants may be doped.

또한, 제2, 3 반도체층(130, 150) 내의 도펀트 도핑 농도는 균일 또는 불균일하게 형성될 수 있으며, 복수의 반도체층의 구조는 다양하게 형성될 수 있으며, 이에 한정을 두지 않는다.In addition, the dopant doping concentrations in the second and third semiconductor layers 130 and 150 may be uniformly or non-uniformly formed, and the structure of the plurality of semiconductor layers may be variously formed, without being limited thereto.

이때, 제3 반도체층(150)은 제1 반도체층(120)과 동일한 도펀트 도핑 농도를 가질 수 있으며, 제1 반도체층(120)의 두께와 동일하거나, 또는 크게 형성될 수 있으며, 이에 한정을 두지 않는다.In this case, the third semiconductor layer 150 may have the same dopant doping concentration as the first semiconductor layer 120, and may be formed to be the same as or larger than the thickness of the first semiconductor layer 120. Do not leave.

그리고, 제1 반도체층(120) 상에는 발광구조물(115)의 측면에 이격된 제4 반도체층(160)이 형성될 수 있다.In addition, a fourth semiconductor layer 160 spaced apart from the side surface of the light emitting structure 115 may be formed on the first semiconductor layer 120.

제4 반도체층(160)은 제2 반도체층(120)과 동일한 n형 반도체층이며, 제2 반도체층(120)의 두께와 동일하거나, 또는 작게 형성될 수 있다.The fourth semiconductor layer 160 is the same n-type semiconductor layer as the second semiconductor layer 120, and may be formed to be the same as or smaller than the thickness of the second semiconductor layer 120.

즉, 제4 반도체층(160)은 발광구조물(115)과 상이하게 발광하지 않으며, 제1 반도체층(160)과 함께 ESD에 의해 발광구조물(115) 또는 발광소자(100)를 보호하기 위한 제너 다이오드 특성을 가질 수 있다.That is, the fourth semiconductor layer 160 does not emit light differently from the light emitting structure 115, and the zener for protecting the light emitting structure 115 or the light emitting device 100 by ESD together with the first semiconductor layer 160. It may have diode characteristics.

제1, 4 반도체층(120, 160)에 대한 자세한 설명은 후술하기로 한다.Detailed description of the first and fourth semiconductor layers 120 and 160 will be described later.

상술한 제1 반도체층(120), 제2, 3 반도체층(130, 150), 활성층(130) 및 제4 반도체층(160)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first semiconductor layer 120, the second and third semiconductor layers 130 and 150, the active layer 130, and the fourth semiconductor layer 160 may be, for example, metal organic chemical vapor deposition (MOCVD). Deposition), Chemical Vapor Deposition (CVD), Plasma-Enhanced Chemical Vapor Deposition (PECVD), Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE) ), Sputtering and the like can be formed, but is not limited thereto.

발광구조물(115)과 제4 반도체층(160) 사이에는 패시베이션(170)이 형성될 수 있다.The passivation 170 may be formed between the light emitting structure 115 and the fourth semiconductor layer 160.

패시베이션(170)은 제2, 3 반도체층(130, 150) 및 활성층(140)의 측면, 제1 반도체층(120)의 상면 일부분 및 제4 반도체층(160)의 측면에 배치될 수 있으며, 이에 한정을 두지 않는다.The passivation 170 may be disposed on side surfaces of the second and third semiconductor layers 130 and 150 and the active layer 140, a portion of an upper surface of the first semiconductor layer 120, and a side surface of the fourth semiconductor layer 160. There is no limitation to this.

여기서, 패시베이션(170)은 제2, 3 반도체층(130, 150) 및 활성층(140)과 제4 반도체층(160)을 절연시킬 수 있다.The passivation 170 may insulate the second and third semiconductor layers 130 and 150, the active layer 140, and the fourth semiconductor layer 160.

제1 반도체층(120)의 상부 일부분 및 제2 반도체층(130)의 측면 일부분에는 제1 전극(180)이 형성될 수 있으며, 제3, 4 반도체층(150, 160) 상에는 제2 전극(190)이 형성될 수 있다.The first electrode 180 may be formed on an upper portion of the first semiconductor layer 120 and a side portion of the second semiconductor layer 130, and a second electrode (on the third and fourth semiconductor layers 150 and 160). 190 may be formed.

여기서, 제1, 2 전극(180, 190)은 제2, 3 반도체층(130, 150)으로 전원을 공급할 수 있다.Here, the first and second electrodes 180 and 190 may supply power to the second and third semiconductor layers 130 and 150.

그리고, 제1, 2 전극(180, 190)은 제2, 3 반도체층(130, 150)과 오믹 접촉되어 발광구조물(115)에 전원이 원활히 공급되도록 한다. 제1, 2 전극(180, 190)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, 니켈(Ni), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 몰리브덴(Mo), 티탄(Ti), 은(Ag), 텅스텐(W), 구리(Cu), 크롬(Cr), 팔라듐(Pd), 바나듐(V), 코발트(Co), 니오브(Nb), 지르코늄(Zr), Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO , 탄소나노튜브을 중 적어도 하나를 이용하여 단층 또는 다층으로 형성할 수 있으나 이에 한정되는 것은 아니다.The first and second electrodes 180 and 190 are in ohmic contact with the second and third semiconductor layers 130 and 150 to smoothly supply power to the light emitting structure 115. The first and second electrodes 180 and 190 may selectively use a translucent conductive layer and a metal. For example, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), and IAZO may be used. (indium aluminum zinc oxide), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IrOx, RuOx, RuOx / ITO, nickel (Ni), platinum (Pt), ruthenium (Ru), iridium (Ir), rhodium (Rh), tantalum (Ta), molybdenum (Mo), titanium (Ti), silver (Ag), tungsten (W ), Copper (Cu), chromium (Cr), palladium (Pd), vanadium (V), cobalt (Co), niobium (Nb), zirconium (Zr), Ni / IrOx / Au, or Ni / IrOx / Au / ITO and carbon nanotubes may be formed in a single layer or multiple layers using at least one of, but are not limited thereto.

여기서, 제1 전극(180)은 제2 반도체층(130)의 상부 영역을 제거하여 단차가 형성된 부분에 형성되어, 제1 반도체층(120)과 접촉할 수 있다.Here, the first electrode 180 may be formed at a portion where the step is formed by removing the upper region of the second semiconductor layer 130, and may contact the first semiconductor layer 120.

즉, 제1 전극(180)은 제2 반도체층(130) 상에 형성될 수 있다. 제1 전극(180)이 형성되는 위치는 제한이 없고, 발광소자(100)의 크기 등을 고려하여 복수 개가 형성될 수도 있지만, 제3 반도체층(150)과 활성층(140)의 일부 영역이 제거되고, 제2 반도체층(130)의 일부가 노출되며, 노출된 제2 반도체층(130) 상면에 제1 전극(180)이 형성될 수 있다. That is, the first electrode 180 may be formed on the second semiconductor layer 130. The position at which the first electrode 180 is formed is not limited, and a plurality of electrodes may be formed in consideration of the size of the light emitting device 100, but some regions of the third semiconductor layer 150 and the active layer 140 are removed. A portion of the second semiconductor layer 130 may be exposed, and the first electrode 180 may be formed on the exposed upper surface of the second semiconductor layer 130.

제2 반도체층(130)의 상부 영역을 제거하는 방법은 제한이 없으나 습식 식각, 건식 식각 등의 방법이 사용될 수 있다.The method of removing the upper region of the second semiconductor layer 130 is not limited, but a wet etching method or a dry etching method may be used.

도 2는 도 1에 나타낸 발광소자에 순방향 전류가 인가되었을 때 동작을 나타낸 동작도이고, 도 3은 도 1에 나타낸 발광소자에 역방향 전류가 인가되었을 때 동작을 나타낸 동작도이다.2 is an operation diagram showing an operation when a forward current is applied to the light emitting device shown in Figure 1, Figure 3 is an operation diagram showing an operation when a reverse current is applied to the light emitting device shown in FIG.

도 2를 참조하면, 발광소자(100)는 제2 전극(190)으로 정극성 전압(v1)이 공급되고, 제1 전극(180)으로 부극성 전압(v2)이 공급될 수 있다.Referring to FIG. 2, the light emitting device 100 may be supplied with the positive voltage v1 to the second electrode 190 and the negative voltage v2 to the first electrode 180.

이때, 발광구조물(115)의 제3 반도체층(150) 및 제4 반도체층(160)으로 정극성 전압(v1)이 공급되며, 제2 반도체층(130) 및 제1 반도체층(120)으로 부극성 전압(v2)이 공급된다.In this case, the positive voltage v1 is supplied to the third semiconductor layer 150 and the fourth semiconductor layer 160 of the light emitting structure 115, and is supplied to the second semiconductor layer 130 and the first semiconductor layer 120. The negative voltage v2 is supplied.

여기서, 제3 반도체층(150)은 정극성 전압(v1)에 의해 정공을 활성층(140)으로 제공하며, 제2 반도체층(130)은 부극성 전압(v2)에 의해 전자를 활성층(140)으로 제공할 수 있다.Here, the third semiconductor layer 150 provides holes to the active layer 140 by the positive voltage v1, and the second semiconductor layer 130 supplies electrons to the active layer 140 by the negative voltage v2. Can be provided as

따라서, 활성층(140)은 상술한 바와 같이 정공과 전자를 재결합하여 빛을 발생시킬 수 있다.Therefore, the active layer 140 may generate light by recombining holes and electrons as described above.

또한, 제4 반도체층(160)은 제3 반도체층(150)과 다른 n형 반도체층이므로, 정극성 전압(v1)이 공급되는 경우 정공을 제공할 수 없게 되며, 제1 반도체층(120)은 제2 반도체층(130)과 다른 p형 반도체층이므로 부극성 전압(v2)이 공급되는 경우 전자를 제공할 수 없으며, 제1, 4 반도체층(120, 160)의 저항은 제2, 3 반도체층(130, 150)의 저항보다 크게 형성될 수 있다.In addition, since the fourth semiconductor layer 160 is an n-type semiconductor layer different from the third semiconductor layer 150, holes cannot be provided when the positive voltage v1 is supplied, and the first semiconductor layer 120 is provided. Since the p-type semiconductor layer is different from the second semiconductor layer 130, the electrons cannot be provided when the negative voltage v2 is supplied, and the resistances of the first and fourth semiconductor layers 120 and 160 are the second and the third semiconductor layers. The semiconductor layer 130 may be formed larger than the resistance of the semiconductor layers 130 and 150.

따라서, 제1, 4 반도체층(120, 160)은 발광구조물(115)에서의 발광에 대한 영향을 줄 수 없으며, 정극성 전압(v1) 및 부극성 전압(v2)이 공급되지 않을 수 있다.Therefore, the first and fourth semiconductor layers 120 and 160 may not influence the light emission from the light emitting structure 115, and the positive voltage v1 and the negative voltage v2 may not be supplied.

도 3을 참조하면, 발광소자(100)는 제2 전극(190)으로 부극성 전압(v2)이 공급되고, 제1 전극(180)으로 정극성 전압(v1)이 공급될 수 있다.Referring to FIG. 3, in the light emitting device 100, a negative voltage v2 may be supplied to the second electrode 190, and a positive voltage v1 may be supplied to the first electrode 180.

즉, 도 3은 발광소자(100)로 역전압(ESD)이 발생된 것을 나타낸 것으로 설명한다.That is, FIG. 3 illustrates that the reverse voltage ESD is generated in the light emitting device 100.

이때, 발광구조물(115)의 제3 반도체층(150) 및 제4 반도체층(160)으로 부극성 전압(v2)이 공급되며, 제2 반도체층(130) 및 제1 반도체층(120)으로 정극성 전압(v1)이 공급된다.In this case, the negative voltage v2 is supplied to the third semiconductor layer 150 and the fourth semiconductor layer 160 of the light emitting structure 115, and is supplied to the second semiconductor layer 130 and the first semiconductor layer 120. The positive voltage v1 is supplied.

여기서, 제2, 3 반도체층(130, 150) 각각은 정극성 전압(v1) 및 부극성 전압(v2)이 공급되면, 저항이 증가하게 됨으로써 전류 패스가 형성되지 않게 된다.Herein, when the positive voltage v1 and the negative voltage v2 are supplied to each of the second and third semiconductor layers 130 and 150, the resistance is increased to prevent the current path from being formed.

이때, 제1 반도체층(120)은 제1 전극(180)으로부터 공급된 정극성 전압(v1)에 의해 정공을 형성할 수 있으며, 제4 반도체층(160)은 제2 전극(190)으로부터 공급된 부극성 전압(v2)에 의해 전자를 형성할 수 있다.In this case, the first semiconductor layer 120 may form holes by the positive voltage v1 supplied from the first electrode 180, and the fourth semiconductor layer 160 is supplied from the second electrode 190. Electrons can be formed by the negative electrode voltage v2.

다시 말하면, 제1, 4 반도체층(120, 160) 사이에는 전류 패스가 형성됨으로써, 역전압(ESD)에 의해 발광구조물(115)의 파손을 방지할 수 있도록 할 수 있다.In other words, since a current path is formed between the first and fourth semiconductor layers 120 and 160, damage to the light emitting structure 115 may be prevented by the reverse voltage ESD.

도 4는 실시 예에 따른 발광소자를 나타내는 단면도이다.4 is a cross-sectional view illustrating a light emitting device according to an embodiment.

도 4는 도 1과 중복되는 구성에 대한 설명을 생략하거나, 또는 간략하게 설명한다.FIG. 4 omits or briefly describes a configuration that overlaps with FIG. 1.

도 4를 참조하면, 발광소자(200)는 제2 반도체층(230), 제3 반도체층(250) 및 제2, 3 반도체층(230, 250) 사이에 활성층(240)을 포함하는 발광구조물(215) 및 발광구조물(215)이 둘레를 감싸도록 배치된 제4 반도체층(260)을 포함할 수 있다.Referring to FIG. 4, the light emitting device 200 includes a light emitting structure including an active layer 240 between a second semiconductor layer 230, a third semiconductor layer 250, and second and third semiconductor layers 230 and 250. 215 and the light emitting structure 215 may include a fourth semiconductor layer 260 disposed to surround the circumference.

도 4에 나타낸 기판(210), 버퍼층(211) 및 제1 반도체층(220)은 도 1에서 설명한 바 설명을 생략한다.The substrate 210, the buffer layer 211, and the first semiconductor layer 220 illustrated in FIG. 4 will not be described as described with reference to FIG. 1.

발광구조물(215)의 내측의 적어도 일 영역을 제거하여 제1 반도체층(220)의 적어도 일 영역을 노출시킨 후, 노툴된 제1 반도체층(220) 상에 제4 반도체층(260)이 형성될 수 있다. 한편, 발광구조물(215)을 제거하는 방법은 상술한 바와 같이 소정의 식각 공정이 사용될 수 있다.After at least one region of the inside of the light emitting structure 215 is removed to expose at least one region of the first semiconductor layer 220, a fourth semiconductor layer 260 is formed on the notched first semiconductor layer 220. Can be. Meanwhile, a method of removing the light emitting structure 215 may use a predetermined etching process as described above.

제4 반도체층(260)의 둘레 및 발광구조물(215)의 내측면에는 패시베이션(270)이 형성될 수 있으며, 패시베이션(270)은 제2 반도체층(230), 활성층(240), 및 제3 반도체층(250)과 제4 반도체층(260)을 전기적으로 절연시킬 수 있다.The passivation 270 may be formed on the periphery of the fourth semiconductor layer 260 and the inner surface of the light emitting structure 215, and the passivation 270 may include the second semiconductor layer 230, the active layer 240, and the third semiconductor layer 260. The semiconductor layer 250 and the fourth semiconductor layer 260 may be electrically insulated from each other.

여기서, 제1 반도체층(220)은 p형 반도체층, 제2 반도체층(230)은 n형 반도체층, 제3 반도체층(250)은 p형 반도체층 및 제4 반도체층(260)은 n 형 반도체층일 수 있으며, 이에 한정을 두지 않는다.Here, the first semiconductor layer 220 is a p-type semiconductor layer, the second semiconductor layer 230 is an n-type semiconductor layer, the third semiconductor layer 250 is a p-type semiconductor layer and the fourth semiconductor layer 260 is n It may be a type semiconductor layer, but is not limited thereto.

이때, 패시베이션(270) 상에 배치되며, 제3, 4 반도체층(250, 260)과 전기적으로 연결되는 제2 전극(290)이 형성될 수 있으며, 제1, 2 반도체층(220, 230)과 전기적으로 연결되는 제1 전극(280)이 형성될 수 있다.In this case, a second electrode 290 disposed on the passivation 270 and electrically connected to the third and fourth semiconductor layers 250 and 260 may be formed, and the first and second semiconductor layers 220 and 230 may be formed. The first electrode 280 may be formed to be electrically connected to the first electrode 280.

도 4에 나타낸 발광소자(200)는 도 1에 나타낸 발광소자(100)과 동일하게 동작할 수 있다.The light emitting device 200 illustrated in FIG. 4 may operate in the same manner as the light emitting device 100 illustrated in FIG. 1.

도 5는 도 4에 나타낸 발광소자에 순방향 전류가 인가되었을 때 동작을 나타낸 동작도이고, 도 6은 도 4에 나타낸 발광소자에 역방향 전류가 인가되었을 때 동작을 나타낸 동작도이다.5 is an operation diagram showing an operation when a forward current is applied to the light emitting device shown in Figure 4, Figure 6 is an operation diagram showing an operation when a reverse current is applied to the light emitting device shown in FIG.

도 5를 참조하면, 발광소자(200)는 제2 전극(290)으로 정극성 전압(v1)이 공급되고, 제1 전극(280)으로 부극성 전압(v2)이 공급될 수 있다.Referring to FIG. 5, the light emitting device 200 may be supplied with the positive voltage v1 to the second electrode 290 and the negative voltage v2 to the first electrode 280.

이때, 발광구조물(215)의 제3 반도체층(250) 및 제4 반도체층(260)으로 정극성 전압(v1)이 공급되며, 제2 반도체층(230) 및 제1 반도체층(220)으로 부극성 전압(v2)이 공급된다.In this case, the positive voltage v1 is supplied to the third semiconductor layer 250 and the fourth semiconductor layer 260 of the light emitting structure 215, and is supplied to the second semiconductor layer 230 and the first semiconductor layer 220. The negative voltage v2 is supplied.

여기서, 제3 반도체층(250)은 정극성 전압(v1)에 의해 정공을 활성층(240)으로 제공하며, 제2 반도체층(230)은 부극성 전압(v2)에 의해 전자를 활성층(240)으로 제공할 수 있다.Here, the third semiconductor layer 250 provides holes to the active layer 240 by the positive voltage v1, and the second semiconductor layer 230 supplies electrons to the active layer 240 by the negative voltage v2. Can be provided as

따라서, 활성층(240)은 상술한 바와 같이 정공과 전자를 재결합하여 빛을 발생시킬 수 있다.Therefore, the active layer 240 may generate light by recombining holes and electrons as described above.

한편, 제1, 4 반도체층(220, 260)은 발광구조물(215)에서의 발광에 대해 영향을 줄 수 없으며, 정극성 전압(v1) 및 부극성 전압(v2)이 공급되지 않을 수 있다.Meanwhile, the first and fourth semiconductor layers 220 and 260 may not affect light emission from the light emitting structure 215, and the positive voltage v1 and the negative voltage v2 may not be supplied.

도 6을 참조하면, 발광소자(200)는 제2 전극(290)으로 부극성 전압(v2)이 공급되고, 제1 전극(280)으로 정극성 전압(v1)이 공급될 수 있다.Referring to FIG. 6, in the light emitting device 200, the negative voltage v2 may be supplied to the second electrode 290, and the positive voltage v1 may be supplied to the first electrode 280.

즉, 도 6은 발광소자(200)로 역전압(ESD)이 발생된 것을 나타낸 것으로 설명한다.That is, FIG. 6 illustrates that the reverse voltage ESD is generated in the light emitting device 200.

이때, 발광구조물(215)의 제3 반도체층(250) 및 제4 반도체층(260)으로 부극성 전압(v2)이 공급되며, 제2 반도체층(230) 및 제1 반도체층(220)으로 정극성 전압(v1)이 공급된다.In this case, the negative voltage v2 is supplied to the third semiconductor layer 250 and the fourth semiconductor layer 260 of the light emitting structure 215, and is supplied to the second semiconductor layer 230 and the first semiconductor layer 220. The positive voltage v1 is supplied.

여기서, 제2, 3 반도체층(230, 250) 각각은 정극성 전압(v1) 및 부극성 전압(v2)이 공급되면, 저항이 증가하게 됨으로써 전류 패스가 형성되지 않게 된다.Herein, when the positive voltage v1 and the negative voltage v2 are supplied to each of the second and third semiconductor layers 230 and 250, the resistance is increased to prevent the current path from being formed.

이때, 제1 반도체층(220)은 제1 전극(280)으로부터 공급된 정극성 전압(v1)에 의해 정공을 형성할 수 있으며, 제4 반도체층(260)은 제2 전극(290)으로부터 공급된 부극성 전압(v2)에 의해 전자를 형성할 수 있다.In this case, the first semiconductor layer 220 may form holes by the positive voltage v1 supplied from the first electrode 280, and the fourth semiconductor layer 260 may be supplied from the second electrode 290. Electrons can be formed by the negative electrode voltage v2.

다시 말하면, 제1, 4 반도체층(220, 260) 사이에는 전류 패스가 형성됨으로써, 역전압(ESD)에 의해 상기 발광구조물(215)의 파손을 방지할 수 있도록 할 수 있다.In other words, since a current path is formed between the first and fourth semiconductor layers 220 and 260, damage to the light emitting structure 215 may be prevented by the reverse voltage ESD.

도 7은 실시 예에 따른 발광소자를 포함한 발광소자 패키지를 나타낸 사시도이고, 도 8은 실시 예에 따른 발광소자를 포함한 발광소자 패키지의 단면을 도시한 단면도이다.7 is a perspective view illustrating a light emitting device package including a light emitting device according to an embodiment, and FIG. 8 is a cross-sectional view illustrating a cross section of a light emitting device package including a light emitting device according to an embodiment.

도 7 및 도 8을 참조하면, 발광소자 패키지(300)는 캐비티가 형성된 몸체(310), 몸체(310)에 실장된 제1 및 제2 전극(340, 350) 제1 및 제2 전극과 전기적으로 연결되는 발광소자(320) 및 캐비티에 형성되는 봉지재(330)를 포함할 수 있고, 봉지재(330)는 형광체(340)를 포함할 수 있다.Referring to FIGS. 7 and 8, the light emitting device package 300 may be electrically connected to a body 310 having a cavity formed therein, and first and second electrodes 340 and 350 mounted on the body 310. The light emitting device 320 and the encapsulant 330 formed in the cavity may be included, and the encapsulant 330 may include the phosphor 340.

몸체(310)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 인쇄회로기판(PCB, Printed Circuit Board), 세라믹 중 적어도 하나로 형성될 수 있다. 몸체(310)는 사출 성형, 에칭 공정 등에 의해 형성될 수 있으나 이에 대해 한정하지는 않는다.The body 310 may be made of a resin material such as polyphthalamide (PPA), silicon (Si), aluminum (Al), aluminum nitride (AlN), photo sensitive glass (PSG), polyamide 9T ), new geo-isotactic polystyrene (SPS), metal materials, sapphire (Al 2 O 3), beryllium oxide (BeO), is a printed circuit board (PCB, printed circuit board), it may be formed of at least one of ceramic. The body 310 may be formed by injection molding, etching, or the like, but is not limited thereto.

몸체(310)의 내측면은 경사면이 형성될 수 있다. 이러한 경사면의 각도에 따라 발광소자(320)에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다. The inner surface of the body 310 may be formed with an inclined surface. The reflection angle of the light emitted from the light emitting device 320 can be changed according to the angle of the inclined surface, and thus the directivity angle of the light emitted to the outside can be adjusted.

몸체(310)에 형성되는 캐비티를 위에서 바라본 형상은 원형, 사각형, 다각형, 타원형 등의 형상일 수 있으며, 특히 모서리가 곡선인 형상일 수도 있으나 이에 한정되는 것은 아니다.The shape of the cavity formed in the body 310 as viewed from above may be circular, rectangular, polygonal, elliptical, or the like, and in particular, may have a curved shape, but is not limited thereto.

봉지재(330)는 캐비티에 충진될 수 있으며, 형광체(미도시)를 포함할 수 있다. 봉지재(330)는 투명한 실리콘, 에폭시, 및 기타 수지 재질로 형성될 수 있으며, 캐비티 내에 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 형성될 수 있다. The encapsulant 330 may be filled in the cavity and may include a phosphor (not shown). The encapsulant 330 may be formed of transparent silicone, epoxy, and other resin materials, and may be formed by filling in a cavity and then ultraviolet or thermal curing.

형광체(미도시)는 발광소자(320)에서 방출되는 광의 파장에 따라 종류가 선택되어 발광소자 패키지(300)가 백색광을 구현하도록 할 수 있다.The phosphor (not shown) may be selected according to the wavelength of the light emitted from the light emitting device 320 to allow the light emitting device package 300 to realize white light.

봉지재(330)에 포함되어 있는 형광체(미도시)는 발광소자(320)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다. The fluorescent material (not shown) included in the encapsulant 330 may be a blue light emitting phosphor, a blue light emitting fluorescent material, a green light emitting fluorescent material, a yellow green light emitting fluorescent material, a yellow light emitting fluorescent material, Fluorescent material, orange light-emitting fluorescent material, and red light-emitting fluorescent material may be applied.

즉, 형광체(미도시)는 발광소자(320)에서 방출되는 제1 빛을 가지는 광에 의해 여기 되어 제2 빛을 생성할 수 있다. 예를 들어, 발광소자(320)가 청색 발광 다이오드이고 형광체(미도시)가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있으며, 청색 발광 다이오드에서 발생한 청색 빛 및 청색 빛에 의해 여기 되어 발생한 황색 빛이 혼색됨에 따라 발광소자 패키지(300)는 백색 빛을 제공할 수 있다. That is, the phosphor (not shown) may be excited by the light having the first light emitted from the light emitting device 320 to generate the second light. For example, when the light emitting element 320 is a blue light emitting diode and the phosphor (not shown) is a yellow phosphor, the yellow phosphor may be excited by blue light to emit yellow light, and blue light emitted from the blue light emitting diode As the yellow light generated by excitation by blue light is mixed, the light emitting device package 300 can provide white light.

이와 유사하게, 발광소자(320)가 녹색 발광 다이오드인 경우는 magenta 형광체 또는 청색과 적색의 형광체(미도시)를 혼용하는 경우, 발광소자(320)가 적색 발광 다이오드인 경우는 Cyan형광체 또는 청색과 녹색 형광체를 혼용하는 경우를 예로 들 수 있다.Similarly, when the light emitting device 320 is a green light emitting diode, a magenta phosphor or blue and red phosphors (not shown) are mixed, and when the light emitting device 320 is a red light emitting diode, a cyan phosphor or blue light is used. The case where a green fluorescent substance is mixed is mentioned as an example.

이러한 형광체(미도시)는 YAG계, TAG계, 황화물계, 실리케이트계, 알루미네이트계, 질화물계, 카바이드계, 니트리도실리케이트계, 붕산염계, 불화물계, 인산염계 등의 공지된 것일 수 있다.Such phosphors (not shown) may be known such as YAG-based, TAG-based, sulfide-based, silicate-based, aluminate-based, nitride-based, carbide-based, nitridosilicate-based, borate-based, fluoride-based, and phosphate-based compounds.

한편, 몸체(310)에는 제1 전극(340) 및 제2 전극(350)이 실장될 수 있다. 제1 전극(340) 및 제2 전극(350)은 발광소자(320)와 전기적으로 연결되어 발광소자(320)에 전원을 공급할 수 있다.Meanwhile, the first electrode 340 and the second electrode 350 may be mounted on the body 310. The first electrode 340 and the second electrode 350 may be electrically connected to the light emitting device 320 to supply power to the light emitting device 320.

제1 전극(340) 및 제2 전극(350)은 서로 전기적으로 분리되며, 발광소자(320)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있고, 또한 발광소자(320)에서 발생된 열을 외부로 배출시킬 수 있다.The first electrode 340 and the second electrode 350 are electrically separated from each other, and may reflect light generated from the light emitting device 320 to increase light efficiency, and also generate heat generated from the light emitting device 320. Can be discharged to the outside.

도 8에는 발광소자(320)가 제1 전극(350) 상에 실장되었으나, 이에 한정되지 않으며, 발광소자(320)와 제1 전극(340) 및 제2 전극(350)은 와이어 본딩(wire bonding) 방식, 플립 칩(flip chip) 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.Although the light emitting device 320 is mounted on the first electrode 350 in FIG. 8, the present invention is not limited thereto, and the light emitting device 320, the first electrode 340, and the second electrode 350 may be wire bonded. May be electrically connected by any one of the following methods, a flip chip method, and a die bonding method.

이러한 제1 전극(340) 및 제2 전극(350)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다. 또한, 제1 전극(340) 및 제2 전극(350)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first electrode 340 and the second electrode 350 are made of a metal material, for example, titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), and tantalum ( Ta, platinum (Pt), tin (Sn), silver (Ag), phosphorus (P), aluminum (Al), indium (In), palladium (Pd), cobalt (Co), silicon (Si), germanium ( Ge), hafnium (Hf), ruthenium (Ru), iron (Fe) may include one or more materials or alloys. In addition, the first electrode 340 and the second electrode 350 may be formed to have a single layer or a multi-layer structure, but is not limited thereto.

발광소자(320)는 제1 전극(340) 상에 실장되며, 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 발광 소자 또는 자외선을 방출하는 UV(Ultra Violet) 발광 소자일 수 있으나, 이에 대해 한정하지는 않는다. 또한, 발광 소자(320)는 한 개 이상 실장될 수 있다.The light emitting device 320 is mounted on the first electrode 340 and may be a light emitting device that emits light such as red, green, blue, or white, or a UV (Ultra Violet) However, the present invention is not limited thereto. In addition, one or more light emitting devices 320 may be mounted.

또한, 발광소자(320)는 그 전기 단자들이 모두 상부 면에 형성된 수평형 타입(Horizontal type)이거나, 또는 상, 하부 면에 형성된 수직형 타입(Vertical type), 또는 플립 칩 모두에 적용 가능하다.In addition, the light emitting device 320 may be applied to a horizontal type in which all of its electrical terminals are formed on the upper surface, or to a vertical type or flip chip formed on the upper and lower surfaces.

한편, 실시 예에 따른 발광소자(320)는 제1 내지 제4 반도체층(미도시)을 포함하여, ESD 에 대한 내성을 가질 수 있으므로, 신뢰성이 향상되며, 아울러 별도의 제너 소자(미도시)가 발광소자 패키지(300) 내에 실장되는 것이 회피되어 발광소자 패키지(300)의 발광 효율이 향상될 수 있다.Meanwhile, the light emitting device 320 according to the embodiment may include the first to fourth semiconductor layers (not shown), and thus may have resistance to ESD, thereby improving reliability and additionally using a separate zener device (not shown). Since it is avoided that the light emitting device package 300 is mounted in the light emitting device package 300, the light emitting efficiency of the light emitting device package 300 may be improved.

실시 예에 따른 발광소자 패키지(300)는 복수 개가 기판 상에 어레이되며, 발광소자 패키지(300)의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.A plurality of light emitting device packages 300 according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, or the like, which is an optical member, may be disposed on an optical path of the light emitting device package 300.

이러한 발광소자 패키지(300), 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자(100) 또는 발광소자 패키지(300)를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다. The light emitting device package 300, the substrate, and the optical member may function as a light unit. Another embodiment may be implemented as a display device, an indicator device, or a lighting system including the light emitting device 100 or the light emitting device package 300 described in the above embodiments, for example, the lighting system may be a lamp, a street lamp. It may include.

도 9는 실시 예에 따른 발광소자를 포함하는 조명 시스템을 도시한 사시도이고, 도 10은 도 9의 조명 시스템의 D-D`단면을 도시한 단면도이다.9 is a perspective view illustrating a lighting system including a light emitting device according to an embodiment, and FIG. 10 is a cross-sectional view illustrating a D-D ′ section of the lighting system of FIG. 9.

즉, 도 10은 도 9의 조명 시스템(400)을 길이방향(Z)과 높이방향(X)의 면으로 자르고, 수평방향(Y)으로 바라본 단면도이다.That is, FIG. 10 is a cross-sectional view of the illumination system 400 of FIG. 9 cut in the plane of the longitudinal direction Z and the height direction X, and viewed in the horizontal direction Y. As shown in FIG.

도 9 및 도 10을 참조하면, 조명 시스템(400)은 몸체(410), 몸체(410)와 체결되는 커버(430) 및 몸체(410)의 양단에 위치하는 마감캡(450)을 포함할 수 있다.9 and 10, the lighting system 400 may include a body 410, a cover 430 coupled to the body 410, and a closing cap 450 positioned at both ends of the body 410. have.

몸체(410)의 하부면에는 발광소자 모듈(440)이 체결되며, 몸체(410)는 발광소자 패키지(444)에서 발생한 열이 몸체(410)의 상부면을 통해 외부로 방출할 수 있도록 전도성 및 열발산 효과가 우수한 금속재질로 형성될 수 있고, 이에 한정하지 아니한다.The lower surface of the body 410 is fastened to the light emitting device module 440, the body 410 is conductive and so that the heat generated from the light emitting device package 444 can be discharged to the outside through the upper surface of the body 410 The heat dissipation effect may be formed of an excellent metal material, but is not limited thereto.

특히, 실시예에 따른 발광소자 패키지(444)는 발광소자(미도시)를 포함하며, 발광소자(미도시)는 제1 내지 제4 반도체층(미도시)을 포함하여, ESD 에 대한 내성을 가질 수 있으므로, 신뢰성이 향상되며, 아울러 별도의 제너 소자(미도시)가 발광소자 패키지(444) 내에 실장되는 것이 회피되어 발광소자 패키지(444), 및 조명 시스템(400)의 발광 효율이 향상될 수 있다.In particular, the light emitting device package 444 according to the embodiment includes a light emitting device (not shown), and the light emitting device (not shown) includes the first to fourth semiconductor layers (not shown), thereby providing resistance to ESD. Since it can have a reliability, and also a separate zener device (not shown) is avoided to be mounted in the light emitting device package 444 to improve the luminous efficiency of the light emitting device package 444, and the illumination system 400 Can be.

발광소자 패키지(444)는 기판(442) 상에 다색, 다열로 실장되어 모듈을 이룰 수 있으며, 동일한 간격으로 실장되거나 또는 필요에 따라서 다양한 이격 거리를 가지고 실장될 수 있어 밝기 등을 조절할 수 있다. 이러한 기판(442)으로 MCPCB(Metal Core PCB) 또는 FR4 재질의 PCB 를 사용할 수 있다.The light emitting device package 444 may be mounted on the substrate 442 in multiple colors and in multiple rows to form a module. The light emitting device package 444 may be mounted at the same interval or may be mounted at various separation distances as necessary to adjust brightness. As the substrate 442, a metal core PCB (MCPCB) or a PCB made of FR4 may be used.

커버(430)는 몸체(410)의 하부면을 감싸도록 원형의 형태로 형성될 수 있으나, 이에 한정되지 않음은 물론이다.The cover 430 may be formed in a circular shape to surround the lower surface of the body 410, but is not limited thereto.

커버(430)는 내부의 발광소자 모듈(440)을 외부의 이물질 등으로부터 보호한다. 또한, 커버(430)는 발광소자 패키지(444)에서 발생한 광의 눈부심을 방지하고, 외부로 광을 균일하게 방출할 수 있도록 확산입자를 포함할 수 있으며, 또한 커버(430)의 내면 및 외면 중 적어도 어느 한 면에는 프리즘 패턴 등이 형성될 수 있다. 또한 커버(430)의 내면 및 외면 중 적어도 어느 한 면에는 형광체가 도포될 수도 있다. The cover 430 protects the light emitting device module 440 from the outside and the like. In addition, the cover 430 may include diffusing particles to prevent glare of the light generated from the light emitting device package 444 and to uniformly emit light to the outside, and may also include at least one of an inner surface and an outer surface of the cover 430. A prism pattern or the like may be formed on either side. In addition, a phosphor may be applied to at least one of an inner surface and an outer surface of the cover 430.

한편, 발광소자 패키지(444)에서 발생하는 광은 커버(430)를 통해 외부로 방출되므로, 커버(430)는 광투과율이 우수하여야 하며, 발광소자 패키지(444)에서 발생하는 열에 견딜 수 있도록 충분한 내열성을 구비하고 있어야 하는 바, 커버(430)는 폴리에틸렌 테레프탈레이트(Polyethylen?Terephthalate;?PET), 폴리카보네이트(Polycarbonate;?PC), 또는 폴리메틸 메타크릴레이트(Polymethyl Methacrylate; PMMA) 등을 포함하는 재질로 형성될 수 있다.On the other hand, since the light generated from the light emitting device package 444 is emitted to the outside through the cover 430, the cover 430 should be excellent in the light transmittance, sufficient to withstand the heat generated in the light emitting device package 444 The cover 430 should be provided with heat resistance, and the cover 430 may include polyethylene terephthalate (PET), polycarbonate (PC), polymethyl methacrylate (PMMA), or the like. It may be formed of a material.

마감캡(450)은 몸체(410)의 양단에 위치하며 전원장치(미도시)를 밀폐하는 용도로 사용될 수 있다. 또한 마감캡(450)에는 전원 핀(452)이 형성되어 있어, 실시예에 따른 조명 시스템(400)은 기존의 형광등을 제거한 단자에 별도의 장치 없이 곧바로 사용할 수 있게 된다.Closing cap 450 is located at both ends of the body 410 may be used for sealing the power supply (not shown). In addition, the closing cap 450 has a power pin 452 is formed, the lighting system 400 according to the embodiment can be used immediately without a separate device in the terminal from which the existing fluorescent lamps are removed.

도 11은 실시 예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.11 is an exploded perspective view of a liquid crystal display including the light emitting device according to the embodiment.

도 11은 에지-라이트 방식으로, 액정 표시 장치(500)는 액정표시패널(510)과 액정표시패널(510)로 빛을 제공하기 위한 백라이트 유닛(570)을 포함할 수 있다.11 is an edge-light method, the liquid crystal display 500 may include a liquid crystal display panel 510 and a backlight unit 570 for providing light to the liquid crystal display panel 510.

액정표시패널(510)은 백라이트 유닛(570)으로부터 제공되는 광을 이용하여 화상을 표시할 수 있다. 액정표시패널(510)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판(512) 및 박막 트랜지스터 기판(514)을 포함할 수 있다.The liquid crystal display panel 510 may display an image by using light provided from the backlight unit 570. The liquid crystal display panel 510 may include a color filter substrate 512 and a thin film transistor substrate 514 facing each other with a liquid crystal interposed therebetween.

컬러 필터 기판(512)은 액정표시패널(510)을 통해 디스플레이되는 화상의 색을 구현할 수 있다.The color filter substrate 512 may implement colors of an image displayed through the liquid crystal display panel 510.

박막 트랜지스터 기판(514)은 구동 필름(517)을 통해 다수의 회로부품이 실장되는 인쇄회로기판(518)과 전기적으로 접속되어 있다. 박막 트랜지스터 기판(514)은 인쇄회로기판(518)으로부터 제공되는 구동 신호에 응답하여 인쇄회로기판(518)으로부터 제공되는 구동 전압을 액정에 인가할 수 있다.The thin film transistor substrate 514 is electrically connected to the printed circuit board 518 on which a plurality of circuit components are mounted through the driving film 517. The thin film transistor substrate 514 may apply a driving voltage provided from the printed circuit board 518 to the liquid crystal in response to a driving signal provided from the printed circuit board 518.

박막 트랜지스터 기판(514)은 유리나 플라스틱 등과 같은 투명한 재질의 다른 기판상에 박막으로 형성된 박막 트랜지스터 및 화소 전극을 포함할 수 있다. The thin film transistor substrate 514 may include a thin film transistor and a pixel electrode formed of a thin film on another substrate of a transparent material such as glass or plastic.

백라이트 유닛(570)은 빛을 출력하는 발광소자 모듈(520), 발광소자 모듈(520)로부터 제공되는 빛을 면광원 형태로 변경시켜 액정표시패널(510)로 제공하는 도광판(530), 도광판(530)으로부터 제공된 빛의 휘도 분포를 균일하게 하고 수직 입사성을 향상시키는 다수의 필름(550, 566, 564) 및 도광판(530)의 후방으로 방출되는 빛을 도광판(530)으로 반사시키는 반사 시트(540)로 구성된다.The backlight unit 570 may convert the light provided from the light emitting device module 520, the light emitting device module 520 into a surface light source, and provide the light guide plate 530 to the liquid crystal display panel 510. Reflective sheet for reflecting the light emitted from the rear of the light guide plate 530 and the plurality of films 550, 566, 564 to uniform the luminance distribution of the light provided from the 530 and improve the vertical incidence ( 540.

발광소자 모듈(520)은 복수의 발광소자 패키지(524)와 복수의 발광소자 패키지(524)가 실장되어 모듈을 이룰 수 있도록 PCB기판(522)을 포함할 수 있다.The light emitting device module 520 may include a PCB substrate 522 so that a plurality of light emitting device packages 524 and a plurality of light emitting device packages 524 may be mounted to form a module.

특히, 실시예에 따른 발광소자 패키지(524)는 발광소자(미도시)를 포함하며, 발광소자(미도시)는 제1 내지 제4 반도체층(미도시)을 포함하여, ESD 에 대한 내성을 가질 수 있으므로, 신뢰성이 향상되며, 아울러 별도의 제너 소자(미도시)가 발광소자 패키지(524) 내에 실장되는 것이 회피되어 발광소자 패키지(524), 및 백라이트 유닛(570)의 발광 효율이 향상될 수 있다.In particular, the light emitting device package 524 according to the embodiment includes a light emitting device (not shown), and the light emitting device (not shown) includes the first to fourth semiconductor layers (not shown), thereby providing resistance to ESD. Since it can have, the reliability is improved, and a separate zener element (not shown) is avoided to be mounted in the light emitting device package 524, so that the light emitting efficiency of the light emitting device package 524 and the backlight unit 570 can be improved. Can be.

한편, 백라이트유닛(570)은 도광판(530)으로부터 입사되는 빛을 액정 표시 패널(510) 방향으로 확산시키는 확산필름(566)과, 확산된 빛을 집광하여 수직 입사성을 향상시키는 프리즘필름(550)으로 구성될 수 있으며, 프리즘필름(550)를 보호하기 위한 보호필름(564)을 포함할 수 있다.Meanwhile, the backlight unit 570 includes a diffusion film 566 for diffusing light incident from the light guide plate 530 toward the liquid crystal display panel 510, and a prism film 550 for condensing the diffused light to improve vertical incidence. ), And may include a protective film 564 to protect the prism film 550.

도 12는 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다. 다만, 도 11에서 도시하고 설명한 부분에 대해서는 반복하여 상세히 설명하지 않는다.12 is an exploded perspective view of a liquid crystal display including the light emitting device according to the embodiment. However, the parts shown and described in FIG. 11 will not be repeatedly described in detail.

도 12는 직하 방식으로, 액정 표시 장치(600)는 액정표시패널(610)과 액정표시패널(610)로 빛을 제공하기 위한 백라이트 유닛(670)을 포함할 수 있다.12 illustrates a direct method, the liquid crystal display 600 may include a liquid crystal display panel 610 and a backlight unit 670 for providing light to the liquid crystal display panel 610.

액정표시패널(610)은 도 11에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.Since the liquid crystal display panel 610 is the same as that described with reference to FIG. 11, a detailed description thereof will be omitted.

백라이트 유닛(670)은 복수의 발광소자 모듈(623), 반사시트(624), 발광소자 모듈(623)과 반사시트(624)가 수납되는 하부 섀시(630), 발광소자 모듈(623)의 상부에 배치되는 확산판(640) 및 다수의 광학필름(660)을 포함할 수 있다.The backlight unit 670 may include a plurality of light emitting device modules 623, a reflective sheet 624, a lower chassis 630 in which the light emitting device modules 623 and the reflective sheet 624 are accommodated, and an upper portion of the light emitting device module 623. It may include a diffusion plate 640 and a plurality of optical film 660 disposed in the.

발광소자 모듈(623) 복수의 발광소자 패키지(622)와 복수의 발광소자 패키지(622)가 실장되어 모듈을 이룰 수 있도록 PCB기판(621)을 포함할 수 있다.LED Module 623 A plurality of light emitting device packages 622 and a plurality of light emitting device packages 622 may be mounted to include a PCB substrate 621 to form a module.

특히, 실시예에 따른 발광소자 패키지(622)는 발광소자(미도시)를 포함하며, 발광소자(미도시)는 제1 내지 제4 반도체층(미도시)을 포함하여, ESD 에 대한 내성을 가질 수 있으므로, 신뢰성이 향상되며, 아울러 별도의 제너 소자(미도시)가 발광소자 패키지(622) 내에 실장되는 것이 회피되어 발광소자 패키지(622), 및 백라이트 유닛(670)의 발광 효율이 향상될 수 있다.In particular, the light emitting device package 622 according to the embodiment includes a light emitting device (not shown), and the light emitting device (not shown) includes the first to fourth semiconductor layers (not shown), thereby providing resistance to ESD. Since it can have a reliability, and also a separate zener device (not shown) is avoided to be mounted in the light emitting device package 622 to improve the light emitting efficiency of the light emitting device package 622 and the backlight unit 670 Can be.

반사 시트(624)는 발광소자 패키지(622)에서 발생한 빛을 액정표시패널(610)이 위치한 방향으로 반사시켜 빛의 이용 효율을 향상시킨다.The reflective sheet 624 reflects the light generated from the light emitting device package 622 in the direction in which the liquid crystal display panel 610 is positioned to improve light utilization efficiency.

한편, 발광소자 모듈(623)에서 발생한 빛은 확산판(640)에 입사하며, 확산판(640)의 상부에는 광학 필름(660)이 배치된다. 광학 필름(660)은 확산 필름(666), 프리즘필름(650) 및 보호필름(664)를 포함하여 구성된다.On the other hand, the light generated from the light emitting device module 623 is incident on the diffusion plate 640, the optical film 660 is disposed on the diffusion plate 640. The optical film 660 includes a diffusion film 666, a prism film 650, and a protective film 664.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in each embodiment may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, the above description has been made with reference to the embodiment, which is merely an example, and is not intended to limit the present invention. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

Claims (9)

기판;
상기 기판 상에 배치된 제1 반도체층;
상기 제1 반도체층 상에 배치되며, 제2 반도체층, 제3 반도체층 및 제2, 3 반도체층 사이에 활성층을 포함하는 발광구조물;
상기 제1 반도체층 상에 배치되며, 상기 발광구조물과 분리된 제4 반도체층;
상기 발광구조물과 상기 제4 반도체층 사이에 배치된 패시베이션;
상기 제1, 2 반도체층 상에 배치된 제1 전극; 및
상기 패시베이션 및 상기 제3, 4 반도체층 상에 배치된 제2 전극;을 포함하는 발광소자.
Board;
A first semiconductor layer disposed on the substrate;
A light emitting structure disposed on the first semiconductor layer and including an active layer between the second semiconductor layer, the third semiconductor layer, and the second and third semiconductor layers;
A fourth semiconductor layer disposed on the first semiconductor layer and separated from the light emitting structure;
Passivation disposed between the light emitting structure and the fourth semiconductor layer;
First electrodes disposed on the first and second semiconductor layers; And
And a second electrode disposed on the passivation and the third and fourth semiconductor layers.
제 1 항에 있어서,
상기 제1, 3 반도체층은,
p형 도펀트가 도핑되며,
상기 제2, 4 반도체층은,
n형 도펀트가 도핑된 발광소자.
The method of claim 1,
The first and third semiconductor layers,
p-type dopant is doped,
The second and fourth semiconductor layers,
A light emitting device doped with an n-type dopant.
제 1 항에 있어서, 상기 제1 반도체층의 두께는,
상기 제3 반도체층의 두께와 동일하거나,
또는 상기 제3 반도체층의 두께보다 작은 발광소자.
The method of claim 1, wherein the thickness of the first semiconductor layer,
Is equal to the thickness of the third semiconductor layer,
Or a light emitting device smaller than the thickness of the third semiconductor layer.
제 1 항에 있어서, 상기 제4 반도체층의 두께는,
상기 제2 반도체층의 두께와 동일하거나,
또는 상기 제2 반도체층의 두께보다 작은 발광소자.
The thickness of the fourth semiconductor layer,
Is equal to the thickness of the second semiconductor layer,
Or a light emitting device smaller than the thickness of the second semiconductor layer.
제 1 항에 있어서, 상기 제2 반도체층의 폭은,
상기 제1 반도체층의 폭보다 작은 발광소자.
The method of claim 1, wherein the width of the second semiconductor layer,
A light emitting device smaller than the width of the first semiconductor layer.
제 1 항에 있어서, 상기 제2 반도체층은,
단차가 형성된 발광소자.
The method of claim 1, wherein the second semiconductor layer,
A light emitting device in which a step is formed.
제 1 항에 있어서, 상기 패시베이션은,
상기 제1 반도체층의 상부 일부분에 배치되며, 상기 발광구조물 및 상기 제4 반도체층의 측면에 배치된 발광소자.
The method of claim 1, wherein the passivation,
The light emitting device disposed on an upper portion of the first semiconductor layer and disposed on side surfaces of the light emitting structure and the fourth semiconductor layer.
기판;
상기 기판 상에 배치된 제1 반도체층;
상기 제1 반도체층 상에 배치되며, 제2 반도체층, 제3 반도체층 및 제2, 3 반도체층 사이에 활성층을 포함하는 발광구조물;
상기 제1 반도체층 상에 배치되며, 상기 발광구조물과 분리되며 상기 발광구조물 내부에 위치한 제4 반도체층;
상기 발광구조물과 상기 제4 반도체층 사이에 배치된 패시베이션;
상기 제1, 2 반도체층 상에 배치된 제1 전극; 및
상기 패시베이션 및 상기 제3, 4 반도체층 상에 배치된 제2 전극;을 포함하는 발광소자.
Board;
A first semiconductor layer disposed on the substrate;
A light emitting structure disposed on the first semiconductor layer and including an active layer between the second semiconductor layer, the third semiconductor layer, and the second and third semiconductor layers;
A fourth semiconductor layer disposed on the first semiconductor layer and separated from the light emitting structure and positioned inside the light emitting structure;
Passivation disposed between the light emitting structure and the fourth semiconductor layer;
First electrodes disposed on the first and second semiconductor layers; And
And a second electrode disposed on the passivation and the third and fourth semiconductor layers.
제 1 항 내지 제 8 항 중 어느 한 항의 발광소자를 포함하는 발광소자 패키지.A light emitting device package comprising the light emitting device of any one of claims 1 to 8.
KR1020110054596A 2011-06-07 2011-06-07 Light emitting device Ceased KR20120135722A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110054596A KR20120135722A (en) 2011-06-07 2011-06-07 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110054596A KR20120135722A (en) 2011-06-07 2011-06-07 Light emitting device

Publications (1)

Publication Number Publication Date
KR20120135722A true KR20120135722A (en) 2012-12-17

Family

ID=47903373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110054596A Ceased KR20120135722A (en) 2011-06-07 2011-06-07 Light emitting device

Country Status (1)

Country Link
KR (1) KR20120135722A (en)

Similar Documents

Publication Publication Date Title
KR101762787B1 (en) Light emitting device, Light emitting device package and light system
KR101694175B1 (en) Light emitting device, light emitting device package and lighting system
KR20130067821A (en) Light emitting device
KR20130013970A (en) Light-emitting device
US8350274B2 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting unit
KR102008276B1 (en) Light emitting device and method for fabricating the same
KR102035180B1 (en) Light emitting device
KR20120051969A (en) Light emitting device
KR101863732B1 (en) Light Emitting Device
KR101790047B1 (en) Light Emitting device
KR20140097603A (en) Light emitting device
KR101818753B1 (en) Light emitting device
KR102075119B1 (en) Light emitting device
KR101838519B1 (en) Light emitting device
KR101722632B1 (en) Light-emitting device
KR20120037772A (en) Light emitting device
KR101832165B1 (en) Light emitting device
KR101855064B1 (en) Light emitting device
KR20130053974A (en) Light emitting device
KR20120135722A (en) Light emitting device
KR102042258B1 (en) Light emitting device
KR102042236B1 (en) Light emitting device
KR20150015983A (en) Light emitting device
KR20130014703A (en) Light emitting device
KR20140097723A (en) Light emitting device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110607

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160523

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110607

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170320

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20170929

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20170320

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I