KR20260017064A - Igbt 칩의 웨이퍼 뒤틀림 현상 방지 방법 - Google Patents

Abstract

본 발명은 IGBT 칩의 웨이퍼 뒤틀림 방지 방법에 관한 것으로, 더욱 상세하게는 IGBT 칩을 제조하는 공정에서 웨이퍼의 후면에 알루미늄(Al)과 같은 메탈을 증착하고 나면 웨이퍼의 뒤틀림(warpage)이 발생하는 현상을 방지하기 위해서, 상기 메탈의 상측에 니켈-바나듐(Ni-V) 합금을 증착시킴으로써 상기 뒤틀림을 방지하는 방법에 관한 것이다.

Description

IGBT 칩의 웨이퍼 뒤틀림 현상 방지 방법{METHOD FOR PREVENTING WARPAGE PHENOMENON IN WAFER OF IGBT CHIP}

본 발명은 IGBT 칩의 웨이퍼 뒤틀림 방지 방법에 관한 것으로, 더욱 상세하게는 IGBT 칩을 제조하는 공정에서 웨이퍼의 후면에 알루미늄(Al)과 같은 메탈을 증착하고 나면 웨이퍼의 뒤틀림(warpage)이 발생하는 현상을 방지하기 위해서, 상기 메탈의 상측에 니켈-바나듐(Ni-V) 합금을 증착시킴으로써 상기 뒤틀림을 방지하는 방법에 관한 것이다.

IGBT(Insulated Gate Bipolar Transistor) 칩은 주로 전력변환회로에서 고속 스위칭을 통해 전력을 효율적으로 변환하고 제어하기 위한 스위칭 소자로 사용되는 것으로, AC-DC 컨버터, 전기자동차 등 다양한 분야에 적용되어 사용되고 있다.

상기 IGBT 칩을 제조하는 과정은 IGBT 후면 콜렉터(Backside Collector)를 형성하기 위해서 전면 공정을 완료한 웨이퍼(Wafer) 뒷면에 이온 주입(IMP, Ion Implantation) 공정과, 이온 주입으로 인한 웨이퍼의 스트레스를 줄이기 위한 애널링(Annealing) 공정을 포함한다.

이후, IGBT 칩을 제조하는 과정은 낮은 저항경로를 제공하여 IGBT 칩에서 전류가 더 효율적으로 흐르도록 하고 외부의 회로로 전달할 수 있도록 하는 메탈(예: 알루미늄)을 증착하는 과정을 진행한다.

일반적으로 IGBT 칩은 메탈과 웨이퍼 간의 기계적 물성의 불일치에 의해 뒤틀림(Warpage)이 발생될 수 있다.

이러한 뒤틀림은 내재적 스트레스(Intrinsic Stress)와 외재적 스트레스(Extrinsic Stress)로 인해 발생할 수 있다.

특히, 외재적 스트레스는 재료 간의 열팽창 계수의 차이로 인해 발생된다.

즉, 외재적 스트레스는 웨이퍼에 메탈을 증착할 때, 고온의 공정온도 상에 증착되고 상온으로 쿨 다운(cool down)시 열팽창 계수가 동일하다면 변화가 없지만 차이가 있다면 웨이퍼가 스트레스를 받고 뒤틀림이 발생될 수 있다.

상기 외재적 스트레스는 인장 스트레스(Tensile Stress)와 압축 스트레스(Compressive Stress)로 구분된다.

상기 인장 스트레스는 메탈의 열팽창 계수가 웨이퍼(즉, 실리콘)의 열팽창 계수보다 클 경우, 웨이퍼가 위쪽 방향으로 휘는 스트레스(즉, 위로 휘는 뒤틀림)를 말하며, 압축 스트레스는 메탈의 열팽창 계수가 웨이퍼(즉, 실리콘)의 열팽창 계수보다 작을 경우, 웨이퍼가 아래쪽 방향으로 휘는 스트레스(즉, 아래로 휘는 뒤틀림)를 말한다.

이러한 뒤틀림은 크랙(crack)을 포함하여 웨이퍼에 손상이 발생될 수 있는 치명적인 문제점이 있다.

따라서 IGBT 칩의 제조 공정에서, 메탈을 증착할 때, IGBT 칩의 웨이퍼에 대한 뒤틀림을 방지해야할 필요성이 있다.

이에 따라 본 발명에서는 IGBT 칩의 제조 공정에서, 웨이퍼의 후면에 알루미늄과 같은 특정 메탈을 증착하여 제1 메탈 레이어를 형성한 후, 제1 메탈 레이어의 외측에 상기 특정 메탈보다 열팽창 계수가 작은 니켈-바나듐(Ni-V) 합금을 소정의 두께로 증착하여 제2 메탈 레이어를 형성함으로써 상기 특정 메탈과 상기 웨이퍼 간의 열팽창 계수의 차이로 인해 기인하는 인장 스트레스와 상기 특정 메탈과 상기 니켈-바나듐 합금 간의 열팽창 계수 차이로 인해 기인하는 압축 스트레스가 균형을 이루도록 함으로써 뒤틀림을 방지할 수 있도록 하는 방안을 제안하고자 한다.

다음으로 본 발명의 기술분야에 존재하는 선행기술에 대하여 간단하게 설명하고, 이어서 본 발명이 상기 선행기술에 비해서 차별적으로 이루고자 하는 기술적 사항에 대해서 기술하고자 한다.

먼저 한국등록특허 제1822166호(2018.01.25.)는 전력용 반도체의 제조방법에 관한 것으로, 기판을 그라인딩 한 후, 기판 후면에 전류량이나 와이어의 조건에 따라 5000Å 내지 50000Å 범위의 두께를 가지는 메탈층(metal layer)을 형성하는 전력용 반도체의 제조방법에 관한 것이다.

즉, 한국등록특허 제1822166호는 기판의 후면에 메탈을 증착하는 정도만 기재하고 있을 뿐, 뒤틀림을 방지하기 위한 그 어떠한 방법도 기재하고 있지 않다.

반면에 본 발명은 웨이퍼의 후면에 백 메탈 레이어를 형성할 때, 웨이퍼의 후면에 형성되는 제1 메탈 레이어와 상기 제1 메탈 레이어의 외측에 제2 메탈 레이어를 형성하여 제1 메탈 레이어에 의한 인장 스트레스를 제2 메탈 레이어를 이용하여 보완하도록 함으로써 뒤틀림을 방지하는 것으로, 한국등록특허 제1822166호는 이러한 본 발명의 기술적 특징을 기재하거나 시사 혹은 그 어떠한 암시도 없다.

또한 중국공개특허 제104992965호(2015.05.25.)는 IGBT 후면의 금속화 어널링 기술 방법에 관한 것으로, 실리콘 칩 후면에 알루미늄(Al), 티타늄(Ti), 니켈(Ni) 및 은(Ag)을 이용하여 금속층을 형성하는 IGBT 후면의 금속화 어널링 기술 방법에 관한 것이다.

즉, 중국공개특허 제104992965호는 알루미늄, 티타늄, 니켈, 은 등을 이용하여 IGBT 후면에 메탈 레이어를 형성하는 정도만 기재하고 있을 뿐, 뒤틀림을 방지하기 위한 방법을 전혀 기재하고 있지 않다.

반면에 본 발명은 특정 금속으로 구성한 제1 메탈 레이어를 웨이퍼의 후면에 형성하고, 상기 웨이퍼와 상기 특정 금속 간 열팽창 계수의 차이로 인해 뒤틀림이 발생하는 것을 방지하기 위해 상기 제1 메탈 레이어의 외측에 특정 금속의 합금으로 구성한 제2 메탈 레이어를 소정의 두께로 형성함으로써 뒤틀림을 방지하는 방법에 대해서는 전혀 기재하거나 시사 하고 있지 않다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 특정 금속으로 구성한 제1 메탈 레이어, 특정 합금으로 구성한 제2 메탈 레이어 및 또 다른 금속으로 구성한 제3 메탈 레이어를 연속하여 증착함으로써 IGBT 칩의 웨이퍼에 대한 뒤틀림 현상을 방지하는 IGBT 칩의 웨이퍼 뒤틀림 현상 방지 방법을 제공하는 것을 그 목적으로 한다.

또한 본 발명은 알루미늄(Al) 혹은 알루미늄을 포함한 합금으로 구성한 제1 메탈 레이어, 니켈-바나듐 합금(Ni-V)으로 구성한 제2 메탈 레이어 및 은(Ag)으로 구성한 제3 메탈 레이어를 포함하는 백 메탈 레이어를 웨이퍼의 후면에 형성하여 웨이퍼의 뒤틀림(즉, 뒤틀림 현상)을 방지하는 방법을 제공하는 것을 그 목적으로 한다.

또한 본 발명은 제1 메탈 레이어의 알루미늄 혹은 알루미늄을 포함한 합금과 웨이퍼 간 열팽창 계수의 차이로 인한 인장 스트레스를 상기 알루미늄 혹은 알루미늄을 포함한 합금보다 열팽창 계수가 낮은 상기 니켈-바나듐 합금으로 제2 메탈 레이어를 형성함으로써 상기 제1 및 제2 메탈 레이어 간의 열팽창 계수의 차이로 인한 압축 스트레스가 상기 인장 스트레스를 보완(완화)시켜 뒤틀림을 방지하는 방법을 제공하는 것을 그 목적으로 한다.

본 발명의 일 실시예에 따른 IGBT 칩의 웨이퍼 뒤틀림 현상 방지 방법은, IGBT 칩을 제조하는 공정에서 메탈을 웨이퍼(Wafer)의 후면에 증착하기 이전의 전공정(front-end process)을 수행하는 전공정 수행 단계, 상기 전공정을 수행한 후 웨이퍼(Wafer)의 후면에 상기 메탈을 증착하여 제1 메탈 레이어를 형성하는 제1 메탈 레이어 형성 단계, 상기 제1 메탈 레이어의 외측에 소정의 두께를 가진 니켈-바나듐(Ni-V) 합금을 증착하여 제2 메탈 레이어를 형성하는 제2 메탈 레이어 형성 단계를 포함하며, 상기 제2 메탈 레이어는 제1 메탈 레이어를 형성한 후, 상기 웨이퍼에 뒤틀림일 발생하는 현상을 방지하기 위해 형성되는 것을 특징으로 한다.

또한 상기 방법은, 상기 제2 메탈 레이어의 외측에 은(Ag)을 증착하여 제3 메탈 레이어를 형성하는 제3 메탈 레이어 형성 단계를 더 포함하며, 상기 제3 메탈 레이어는, 상기 제2 메탈 레이어와 함께, 리드 프레임(lead frame)의 리드가 상기 제1 메탈 레이어에 솔더링(Soldering)을 통해서 연결될 때 상기 솔더링을 촉진시키는 것을 특징으로 한다.

또한 상기 제2 메탈 레이어는, 상기 제1 메탈 레이어의 외측에 형성되어 상기 웨이퍼에 대한 압축 스트레스(Compressive Stress)를 발생시킴으로서 상기 제1 메탈 레이어가 상기 웨이퍼의 후면에 형성됨에 따라 발생되는 인장 스트레스(Tensile Stress)를 보완하여 상기 뒤틀림이 방지될 수 있는 소정의 두께로 형성되며, 상기 리드가 상기 제3 메탈 레이어와 상기 제2 메탈 레이어를 통해서 상기 제1 메탈 레이어에 연결된 후에, 상기 리드와 상기 제1 메탈 레이어의 연결이 분리되지 않도록 구성되는 것을 특징으로 한다.

또한 상기 제1 메탈 레이어는, 1KÅ의 두께로 형성되며, 상기 제2 메탈 레이어는, 2KÅ의 두께로 형성되고, 상기 제3 메탈 레이어는, 5KÅ의 두께로 형성되며, 상기 제1 메탈 레이어를 구성하는 상기 특정 메탈은 알루미늄(Al)인 것을 특징으로 한다.

또한 상기 제1 메탈 레이어는, 알루미늄(Al) 또는 알루미늄을 포함한 합금으로 구성되는 것을 특징으로 한다.

아울러 본 발명의 일 실시예에 따른 웨이퍼의 뒤틀림을 방지하는 IGBT 칩은, IGBT 칩을 제조하는 공정에서 메탈을 웨이퍼(Wafer)의 후면에 증착하기 이전의 전공정(front-end process)을 수행한 후의 웨이퍼, 상기 웨이퍼(Wafer)의 후면에 상기 메탈을 증착하여 형성한 제1 메탈 레이어, 상기 제1 메탈 레이어의 외측에 소정의 두께를 가진 니켈-바나듐(Ni-V) 합금을 증착하여 형성한 제2 메탈 레이어를 포함하는 것을 특징으로 한다.

또한 상기 IGBT 칩은, 상기 제2 메탈 레이어의 외측에 은(Ag)을 증착하여 형성한 제3 메탈 레이어를 더 포함하는 것을 특징으로 한다.

이상에서와 같이 본 발명의 IGBT 칩의 웨이퍼 뒤틀림 현상 방지 방법은 IGBT 후면에 백 메탈 레이어를 형성할 때, 뒤틀림(Warpage)을 방지(개선)하여 상기 뒤틀림으로 인한 IGBT 칩의 웨이퍼나 백 메탈 레이어의 손상을 방지할 수 있는 효과가 있다.

도 1은 본 발명의 일 실시예에 따른 웨이퍼 뒤틀림 현상을 방지한 IGBT 칩을 설명하기 위해 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 웨이퍼의 뒤틀림 현상을 방지한 IGBT 칩의 구조를 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 웨이퍼의 뒤틀림 현상을 방지한 IGBT 칩의 효과를 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 뒤틀림 현상을 방지한 IGBT 칩을 제조하는 절차를 도시한 흐름도이다.

이하, 첨부한 도면을 참조하여 본 발명의 IGBT 칩의 웨이퍼 뒤틀림 현상 방지 방법에 대한 바람직한 실시예를 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. 또한 본 발명의 실시예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명에 따른 실시예를 설명하기 위한 목적으로 예시된 것으로, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는 것이 바람직하다.

도 1은 본 발명의 일 실시예에 따른 웨이퍼 뒤틀림 현상을 방지한 IGBT 칩을 설명하기 위해 나타낸 도면이다.

도 1에 도시한 바와 같이, 본 발명의 일 실시예에 따른 웨이퍼 뒤틀림 현상을 방지한 IGBT 칩(10)(이하 IGBT 칩이라 칭함)은 IGBT 칩(10)의 웨이퍼 후면(Wafer Back Side)에는 백 메탈 레이어(100)를 포함하여 구성된다.

상기 백 메탈 레이어(100)는 제1 메탈 레이어(110), 제2 메탈 레이어(120) 및 제3 메탈 레이어(130)가 연속하여 형성된다.

상기 백 메탈 레이어(100)를 형성하는 것은 IGBT 칩(10)의 후면 콜렉터(Back Collector)를 형성하기 위해서 수행되는 IGBT 칩(10)의 제조 공정 중 하나이다.

상기 백 메탈 레이어(100)는 IGBT 칩(10)의 후면에 전기적 연결을 위해 형성 된다.

이를 위해, 우선 IGBT 칩(10)의 전공정을 완료한 후의 웨이퍼 후면에 우선 IMP(Ion Implantation) 및 애널링(Annealing) 공정을 진행하여 이온주입 활성화 이후 백 메탈 레이어(100)를 형성하는 공정을 진행한다.

상기 제1 메탈 레이어(110)는 알루미늄(Al) 혹은 알루미늄을 포함한 합금 중 어느 하나로 적층함으로서 형성될 수 있다. 즉 제1 메탈 레이어(110)는 알루미늄 혹은 알루미늄을 포함한 합금으로 구성되며, 높은 전도성과 비저항(Low Resistivity)이 낮은 장점이 있다.

이하에서는 알루미늄을 웨이퍼의 후면에 적층하여 제1 메탈 레이어(110)를 형성한 것을 일예로 하여 본 발명의 IGBT 칩(10)을 상세히 설명하도록 한다.

이때, 특정 메탈(알루미늄)의 증착을 통해 제1 메탈 레이어(110)를 웨이퍼의 후면에 형성할 때, 옴닉 접합(Ohmic Contact)을 형성하며 웨이퍼(실리콘)에 스파이킹(spiking)이 형성될 수 있다.

상기 스파이킹을 방지하기 위해서 알루미늄에 실리콘을 적당량 혼합하여 적층함으로써 제1 메탈 레이어(110)를 형성하거나, 혹은 웨이퍼의 후면과 제1 메탈 레이어(110)의 사이에 특정 금속(예: 티타늄)을 증착하여 배리어(Barrier) 레이어를 형성할 수 있다.

상기 제2 메탈 레이어(120)는 니켈-바나듐(Ni-V) 합금을 제1 메탈 레이어(110)의 외측에 증착함으로써 형성되며, 상기 제1 메탈 레이어(110)와 리드프레임(Lead Frame)의 리드가 솔더링(soldering)을 통해서 연결될 때, 상기 솔더링을 촉진시켜 강한 접합을 형성할 수 있도록 한다.

한편, 제1 메탈 레이어(110)가 웨이퍼의 후면에 형성되면 웨이퍼의 열팽창 계수(4.2)가 제1 메탈 레이어(110)로 구성된 알루미늄의 열팽창 계수(23.03)보다 작기 때문에 인장 스트레스로 인해 위쪽(즉, 웨이퍼) 방향으로 뒤틀림(Warpage)(즉, 휨) 현상이 발생될 수 있다.

따라서 본 발명에서는 알루미늄의 열팽창 계수보다 낮은 니켈-바나듐 합금(열팽창 계수 13.3)으로 구성한 제2 메탈 레이어(120)를 상기 제1 메탈 레이어(110)의 외측에 소정의 두께로 형성함으로써 뒤틀림 현상을 방지(개선)할 수 있도록 한다.

즉, 제1 메탈 레이어(110)의 알루미늄과 제2 메탈 레이어(120)의 니켈-바나듐 합금 간 열팽창 계수의 차이로 인해 뒤틀림(휨)이 아래쪽 방향(제2 메탈 레이어 쪽 방향)으로 발생하는 압축 스트레스가 웨이퍼와 제1 메탈 레이어(110)의 알루미늄 간 열팽창 계수의 차이로 뒤틀림이 위쪽 방향으로 발생하는 인장 스트레스를 보완하는 역할을 할 수 있도록 함으로써 뒤틀림이 방지될 수 있도록 하는 것이다.

이러한 제2 메탈 레이어(120)의 두께는 제1 메탈 레이어(110)를 증착한 후 웨이퍼의 휘는 정도(뒤틀림 정도)와 제1 및 제2 메탈 레이어를 증착한 후 웨이퍼의 뒤틀림 정도(즉, 웨이퍼의 곡률)를 스토니 방정식(stoney equation)을 통해 측정하여 스트레스를 계산함으로써, 상기 스트레스가 최소가 되는 제2 메탈 레이어(120)의 두께를 산출할 수 있다.

상기 제1 내지 제2 메탈 레이어의 두께는 도 2를 참조하여 상세히 설명하도록 한다.

상기 제2 메탈 레이어(120)의 니켈-바나듐 합금은 대기 중에 노출된 경우 산화하기 쉽고, 산화막은 리드프레임의 리드와 제1 메탈 레이어(110) 간의 솔더링시 접합을 방해하게 된다.

따라서 상기 제3 레이어(130)는 은(Ag)을 증착함으로써 형성될 수 있다. 상기 제3 레이어(130)는 상기 제2 메탈 레이어(120)의 니켈-바나듐 합금이 산화되는 것을 방지하고 웨이퍼의 강도를 강화하기 위해 구성된다.

즉, 제3 레이어(130)는 제2 레이어(120)와 함께 리드프레임의 리드가 상기 제1 메탈 레이어(110)에 솔더링을 통해서 연결될 때 상기 솔더링을 촉진시킬 수 있도록 함과 동시에 웨이퍼의 전체적인 강도를 향상시킬 수 있도록 하는 것이다.

도 2는 본 발명의 일 실시예에 따른 웨이퍼의 뒤틀림 현상을 방지한 IGBT 칩의 구조를 도시한 도면이다.

도 2에 도시한 바와 같이, 본 발명의 일 실시예에 따른 IGBT 칩(10)의 백 메탈 레이어(100)는 알루미늄으로 구성한 제1 메탈 레이어(110), 니켈-바나듐 합금으로 구성한 제2 메탈 레이어(120) 및 은으로 구성한 제3 메탈 레이어(130)를 포함하여 구성된다.

상기 제1 메탈 레이어(110)는 전공정을 완료한 웨이퍼의 후면에 알루미늄을 증착함으로서 형성되며, 상기 제2 메탈 레이어(120)는 제1 메탈 레이어(110)의 외측에 니켈-바나듐을 증착함으로서 형성되고, 제3 메탈 레이어(130)는 제2 메탈 레이어(120)의 외측에 은을 증착함으로서 형성된다.

상기 제2 메탈 레이어(120)는 뒤틀림을 방지하기 위한 소정의 두께로 형성된다.

상기 제2 메탈 레이어(120)의 두께는 스토니 방정식을 통해 제1 메탈 레이어(110)를 소정의 두께로 형성한 후, 웨이퍼의 곡률 반지름(즉, 휘는 정도)과 제1 메탈 레이어(110)에 제2 메탈 레이어(120)를 증착한 후의 웨이퍼의 곡률 반지름(즉, 휘는 정도)을 측정하여 웨이퍼의 스트레스를 계산함으로서 획득된다.

상기 스트레스를 계산하는 것은 다음의 [수학식 1]로 표현되는 스토니 방정식을 통해 수행될 수 있다.

[수학식 1]

스트레스(S) =

여기서, E 및 V는 웨이퍼의 탄성계수와 프아송비(Poisson Ratio)를 나타내고, H는 웨이퍼의 두께, F는 박막의 두께(즉, 제1 및 제2 메탈 레이어의 총 두께), R은 제1 및 제2 메탈 레이어를 형성하였을 때 웨이퍼의 곡률 반지름, R0은 제1 메탈 레이어(110)를 형성하였을 때 웨이퍼의 곡률 반지름을 나타낸다.

여기서 본 발명의 알루미늄으로 구성된 제1 메탈 레이어(110)의 두께는 1KÅ일 수 있다.

따라서 상기 [수학식 1]에 따라 제2 메탈 레이어(120)의 두께를 성장시켜 가면서 웨이퍼의 곡률 반지름에 대한 차이를 측정하여 스트레스를 측정한 결과 제2 메탈 레이어(120)의 두께가 2KÅ일 때, 스트레스가 최소가 됨을 알 수 있었다.

따라서 본 발명의 니켈-바나듐 합금으로 구성한 제2 메탈 레이어(120)의 두께는 2KÅ이다. 해당 두께는 제1 메탈 레이어(110)를 1KÅ로 하였을 때의 두께인 것으로 제1 메탈 레이어(110)의 두께에 따라 달라질 수 있다.

한편, 제3 메탈 레이어(130)는 웨이퍼의 강도를 강화시키고 제2 메탈 레이어(120)를 보호하기 위한 것으로 5KÅ의 두께로 구성될 수 있다.

한편, 도 1 및 도 2는 제1 메탈 레이어(110)를 알루미늄으로 구성하여 설명하였으나, 제1 메탈 레이어(110)를 알루미늄을 포함한 합금으로 구성한 경우, 제2 메탈 레이어(120)의 두께는 달라질 수 있다.

이러한 경우에도 스토니 방정식을 통해 각 메탈 레이어의 두께를 최적으로 산출할 수 있다.

상기 제1 내지 제3 메탈 레이어를 증착하는 방법은 PVD(Physical Vapor Deposition)과 같은 다양한 메탈 증착 방법을 이용할 수 있다.

도 3은 본 발명의 일 실시예에 따른 웨이퍼의 뒤틀림 현상을 방지한 IGBT 칩의 효과를 도시한 도면이다.

도 3에 도시한 바와 같이, 본 발명의 일 실시예에 따른 IGBT 칩(10)은 웨이퍼의 스트레스를 측정하여 최적의 조건으로 각 메탈 레이어의 두께를 산출한 것으로 각 메탈 레이어를 형성할 때 뒤틀림 현상을 효과적으로 방지한 것이다.

그러나 종래기술에 따른 IGBT 칩의 제조 공정은 뒤틀림에 대한 어떠한 대책 없이 알루미늄, 티타늄(T), 니켈, 혹은 텅스텐(W) 등을 이용하여 일정 범위 내의 두께로 웨이퍼의 후면에 백 메탈 레이어를 형성하기 때문에 뒤틀림이 강하게 발생하여 웨이퍼나 백 메탈 레이어에 손상이 발생될 수 있다.

반면에 본 발명의 IGBT 칩(10)은 열팽창 계수와 스토니 방정식을 이용하여 최적의 두께로 각 메탈 레이어를 형성하기 때문에 뒤틀림을 제거하여 웨이퍼나 백 메탈 레이어의 손상을 포함하여 IGBT 칩(10)의 손상을 방지할 수 있다.

도 4는 본 발명의 일 실시예에 따른 뒤틀림 현상을 방지한 IGBT 칩을 제조하는 절차를 도시한 흐름도이다.

도 4에 도시한 바와 같이, 본 발명의 일 실시예에 따른 뒤틀림 현상을 방지한 IGBT 칩(10)을 제조하는 절차는 우선, IGBT 칩(10)을 제조하기 위한 제조 공정에서 전공정을 수행하는 전공정 단계를 수행한다(S110).

상기 전공정은 IGBT 칩(10)을 구성하는 게이트(Gate) 단자에 대한 소정 크기 이상의 항복전압의 인가 여부에 따라 P-N 접합을 통해 콜렉터(Collector) 단자에서 에미터(emitter) 단자로 전류가 흐르도록 하거나, 전류의 흐름을 차단할 수 있도록 하는 복수의 레이어를 구성하는 공정을 말한다.

상기 복수의 레이어는 P-N 접합을 위한 P형 반도체로 구성한 적어도 하나 이상의 P형 레이어와 N형 반도체로 구성한 적어도 하나 이상의 n형 레이어를 포함할 수 있다.

상기 P-N 접합을 위해서 복수의 레이어를 구성하는 전공정은 IGBT 칩(10)을 제조하기 위한 하나의 공정이므로 상세한 설명은 생략하도록 한다.

다음으로 전공정을 완료한 웨이퍼의 후면에 백 메탈 레이어(100)를 형성하는 백 메탈 레이어 형성 단계를 수행한다.

상기 백 메탈 레이어 형성 단계는 웨이퍼의 후면에 특정 메탈을 증착하여 제1 메탈 레이어를 형성하는 제1 메탈 레이어 형성 단계를 수행한다(S120).

상기 제1 메탈 레이어는 알루미늄으로 구성될 수 있으며, 1KÅ의 두께로 형성된다.

다음으로 상기 백 메탈 레이어 형성 단계는 상기 증착한 제1 메탈 레이어(110)의 외측에 니켈-바나듐 합금을 증착하여 제2 메탈 레이어(120)를 형성하는 제2 메탈 레이어 형성 단계를 수행한다(S130).

상기 제2 메탈 레이어(120)는 상기 형성한 제1 메탈 레이어(110)에 의해 발생될 수 있는 뒤틀림(즉, 뒤틀림 현상)을 방지하기 위해 형성됨은 상술한 바와 같다.

상기 제2 메탈 레이어(120)는 니켈-바나듐 합금으로 구성되며 스토니 방정식과 곡률 차이를 통한 스트레스 계산을 통해 산출한 두께인 2KÅ로 형성된다.

다음으로 상기 백 메탈 레이어 형성 단계는 상기 형성한 제2 메탈 레이어(120)의 외측에 은을 증착하여 제3 메탈 레이어(130)를 형성하는 제3 메탈 레이어 형성 단계를 수행한다(S140).

상기 제3 메탈 레이어(130)는 은으로 구성되며 5KÅ의 두께로 증착되며, 제2 메탈 레이어(120)의 산화방지와 제1 메탈 레이어(110)와 리드프레임의 리드의 연결을 촉진하기 위해 증착됨은 상술한 바와 같다.

이상에서 설명한 바와 같이 본 발명의 IGBT 칩의 웨이퍼 뒤틀림 현상 방지 방법은 웨이퍼의 후면에 복수의 메탈 레이어를 증착하여 백 메탈 레이어를 형성하는 경우, 웨이퍼의 뒤틀림을 방지하여 웨이퍼나 백 메탈 레이어의 손상을 방지할 수 있는 효과가 있다.

또한 상기에서는 본 발명에 따른 바람직한 실시예를 위주로 상술하였으나 본 발명의 기술적 사상은 이에 한정되는 것은 아니며 본 발명의 각 구성요소는 동일한 목적 및 효과의 달성을 위하여 본 발명의 범위 내에서 변경 또는 수정될 수 있을 것이다.

아울러 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형 실시가 가능한 것은 물론이고, 이러한 변형 실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.

10: IGBT 칩 100: 백 메탈 레이어
110: 제1 메탈 레이어 120: 제2 메탈 레이어
130: 제3 메탈 레이어

Claims (10)

1. IGBT 칩을 제조하는 공정에서 메탈을 웨이퍼(Wafer)의 후면에 증착하기 이전의 전공정(front-end process)을 수행하는 전공정 수행 단계;
   상기 전공정을 수행한 후 웨이퍼(Wafer)의 후면에 상기 메탈을 증착하여 제1 메탈 레이어를 형성하는 제1 메탈 레이어 형성단계; 및
   상기 제1 메탈 레이어의 외측에 소정의 두께를 가진 니켈-바나듐(Ni-V) 합금을 증착하여 제2 메탈 레이어를 형성하는 제2 메탈 레이어 형성 단계;를 포함하며,
   상기 제2 메탈 레이어는, 상기 제1 메탈 레이어를 형성한 후, 상기 웨이퍼에 뒤틀림이 발생하는 현상을 방지하기 위해 형성되는 것을 특징으로 하는 IGBT 칩의 웨이퍼 뒤틀림 현상 방지 방법.
2. 청구항 1에 있어서,
   상기 제2 메탈 레이어의 외측에 은(Ag)을 증착하여 제3 메탈 레이어를 형성하는 제3 메탈 레이어 형성 단계;를 더 포함하며,
   상기 제3 메탈 레이어는, 상기 제2 메탈 레이어와 함께, 리드 프레임(lead frame)의 리드가 상기 제1 메탈 레이어에 솔더링(Soldering)을 통해서 연결될 때 상기 솔더링을 촉진시키는 것을 특징으로 하는 IGBT 칩의 웨이퍼 뒤틀림 현상 방지 방법.
3. 청구항 2에 있어서,
   상기 제2 메탈 레이어는,
   상기 제1 메탈 레이어의 외측에 형성되어 상기 웨이퍼에 대한 압축 스트레스(Compressive Stress)를 발생시킴으로서 상기 제1 메탈 레이어가 상기 웨이퍼의 후면에 형성됨에 따라 발생되는 인장 스트레스(Tensile Stress)를 보완하여 상기 뒤틀림이 방지될 수 있는 소정의 두께로 형성되며,
   상기 리드가 상기 제3 메탈 레이어와 상기 제2 메탈 레이어를 통해서 상기 제1 메탈 레이어에 연결된 후에, 상기 리드와 상기 제1 메탈 레이어의 연결이 분리되지 않도록 구성되는 것을 특징으로 하는 IGBT 칩의 웨이퍼 뒤틀림 현상 방지 방법.
4. 청구항 2에 있어서,
   상기 제1 메탈 레이어는, 1KÅ의 두께로 형성되며,
   상기 제2 메탈 레이어는, 2KÅ의 두께로 형성되고,
   상기 제3 메탈 레이어는, 5KÅ의 두께로 형성되며,
   상기 제1 메탈 레이어를 형성하기 위해 증착되는 상기 메탈은 알루미늄(Al)인 것을 특징으로 하는 IGBT 칩.
5. 청구항 1에 있어서,
   상기 제1 메탈 레이어는,
   알루미늄(Al) 또는 알루미늄을 포함한 합금으로 구성되는 것을 특징으로 하는 IGBT 칩의 웨이퍼 뒤틀림 현상 방지 방법.
6. IGBT 칩을 제조하는 공정에서 메탈을 웨이퍼(Wafer)의 후면에 증착하기 이전의 전공정(front-end process)을 수행한 후의 웨이퍼;
   상기 웨이퍼(Wafer)의 후면에 상기 메탈을 증착하여 형성한 제1 메탈 레이어; 및
   상기 제1 메탈 레이어의 외측에 소정의 두께를 가진 니켈-바나듐(Ni-V) 합금을 증착하여 형성한 제2 메탈 레이어;를 포함하며,
   상기 제2 메탈 레이어는, 상기 제1 메탈 레이어를 형성한 후, 상기 웨이퍼에 뒤틀림이 발생하는 현상을 방지하기 위해 형성되는 것을 특징으로 하는 IGBT 칩.
7. 청구항 6에 있어서,
   상기 IGBT 칩은,
   상기 제2 메탈 레이어의 외측에 은(Ag)을 증착하여 형성한 제3 메탈 레이어;를 더 포함하며,
   상기 제3 메탈 레이어는, 상기 제2 메탈 레이어와 함께, 리드 프레임(lead frame)의 리드가 상기 제1 메탈 레이어에 솔더링(Soldering)을 통해서 연결될 때 상기 솔더링을 촉진시키는 것을 특징으로 하는 IGBT 칩.
8. 청구항 7에 있어서,
   상기 제2 메탈 레이어는,
   상기 제1 메탈 레이어의 외측에 형성되어 상기 웨이퍼에 대한 압축 스트레스(Compressive Stress)를 발생시킴으로서 상기 제1 메탈 레이어가 상기 웨이퍼의 후면에 형성됨에 따라 발생되는 인장 스트레스(Tensile Stress)를 보완하여 상기 뒤틀림이 방지될 수 있는 소정의 두께로 형성되며,
   상기 리드가 상기 제3 메탈 레이어와 상기 제2 메탈 레이어를 통해서 상기 제1 메탈 레이어에 연결된 후에, 상기 리드와 상기 제1 메탈 레이어의 연결이 분리되지 않도록 구성되는 것을 특징으로 하는 IGBT 칩.
9. 청구항 7에 있어서,
   상기 제1 메탈 레이어는, 1KÅ의 두께로 형성되며,
   상기 제2 메탈 레이어는, 2KÅ의 두께로 형성되고,
   상기 제3 메탈 레이어는, 5KÅ의 두께로 형성되며,
   상기 제1 메탈 레이어를 형성하기 위해 증착되는 상기 메탈은 알루미늄(Al)인 것을 특징으로 하는 IGBT 칩.
10. 청구항 6에 있어서,
    상기 제1 메탈 레이어는,
    알루미늄(Al) 또는 알루미늄을 포함한 합금으로 구성되는 것을 특징으로 하는 IGBT 칩.