「NAND operation」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To achieve high speed of read operation and verify operation in a NAND type flash memory.例文帳に追加

本発明は、ＮＡＮＤ型フラッシュメモリにおいて、リード動作およびヴェリファイ動作を高速化できるようにする。 - 特許庁

By applying the correction voltage to the end portion of the memory cells in the NAND string, it is possible to equalize the erasure operation thereof with the erasure operation of the internal memory cells in the NAND string.例文帳に追加

補正電圧をＮＡＮＤストリングの端部メモリ・セルに印加することで、その消去オペレーションをＮＡＮＤストリングの内部メモリ・セルと等しくすることができる。 - 特許庁

To provide a NAND-type flash memory device having multi-page program operation, multi-page read operation, and multi-block erase operation.例文帳に追加

マルチページプログラム動作、マルチページ読み取り動作、及び、マルチブロック消去動作を有するＮＡＮＤフラッシュメモリ装置を提供する。 - 特許庁

The NAND circuit 6 conducts a NAND operation between the logical value output from the inverter 5 and the logical value output from the comparator 4, and outputs the result as a signal-interruption detecting signal.例文帳に追加

NAND回路６は、インバータ５から出力される論理値と、コンパレータ４から出力される論理値との否定論理積演算を行ない、その結果を信号断検出信号として出力する。 - 特許庁

To provide a NAND-type flash memory for suppressing variations in a threshold of a selection transistor in a write operation of the NAND-type flash memory.例文帳に追加

ＮＡＮＤ型フラッシュメモリの書き込み動作において、選択トランジスタの閾値の変動を抑制することが可能なＮＡＮＤ型フラッシュメモリを提供する。 - 特許庁

To provide a highly-integrated vertical NAND channel having a high operation speed, a nonvolatile memory device including the same, and a vertical NAND memory device.例文帳に追加

高集積化され、動作速度が速い垂直ＮＡＮＤチャンネルとこれを含む不揮発性メモリー装置、及び垂直ＮＡＮＤメモリー装置を提供する。 - 特許庁

NAND FLASH MEMORY DEVICE HAVING PAGE BUFFER ADAPTED TO DISCHARGE BIT LINE VOLTAGE DURING ERASE OPERATION例文帳に追加

消去動作時ビットライン電圧を放電するページバッファを具備したＮＡＮＤフラッシュメモリ装置 - 特許庁

The latch circuit (14; 64) includes first and second logical operation circuits (for example, a NAND circuit).例文帳に追加

ラッチ回路（１４；６４）は、第１および第２の論理演算回路（たとえば、ＮＡＮＤ回路）を含む。 - 特許庁

Thereby, read-out operation of data of which operation frequencies are most as operation of a NAND cell type EEPROM 11a can be performed with low power source voltage.例文帳に追加

これにより、ＮＡＮＤセル型ＥＥＰＲＯＭ１１ａの動作として最も多い、データの読み出し動作を低い電源電圧で実行できる。 - 特許庁

Consequently, timing when a counter circuit 42 ends a count operation is matched with timing when an RDL latch circuit 43 holds outputs of each of an inverting circuit 40a and a NAND circuit 40b.例文帳に追加

これにより、カウンタ回路42がカウント動作を終了するタイミングとRDLラッチ回路43が各反転回路40a及びNAND回路40bの出力を保持するタイミングとを揃えることができる。 - 特許庁

By utilizing such a potential generator, the logic conversion circuit is provided for stably switching NOR operation and NAND operation.例文帳に追加

この電位発生装置を利用して、ＮＯＲ動作とＮＡＮＤ動作との切り換えを安定して行なわせる論理変換回路が得られる。 - 特許庁

To improve the reliability of a memory cell in erroneous write by reducing effective channel capacity and increasing a channel potential boost ratio during operation of a self-boost system in a NAND type flash memory.例文帳に追加

NAND型フラッシュメモリにおいて、実効的なチャネル容量を下げ、セルフ・ブースト方式の動作時においてチャネル電位ブースト比を大きくし、メモリセルの誤書き込みに対する信頼性を改善する。 - 特許庁

The semiconductor integrated circuit 1 is provided with a NAND gate unit 10 comprising a high speed operation 2-input NAND gate 2 and a control Nch MOS transistor NS1.例文帳に追加

半導体集積回路１には、高速動作用２入力ＮＡＮＤゲート２と制御用Ｎｃｈ ＭＯＳトランジスタＮＳ１から構成されるＮＡＮＤゲート部１０が設けられている。 - 特許庁

The NAND flash memory device performs a programming operation using an incremental step pulse program ISPP method.例文帳に追加

ＮＡＮＤフラッシュメモリ装置は、増加型ステップパルスプログラムＩＳＰＰ方法を使用してプログラム動作を実行する。 - 特許庁

By utilizing this potential generating device, the logic transforming circuit which makes the switching between NOR operation and NAND operation to be executed stably is obtained.例文帳に追加

この電位発生装置を利用して、ＮＯＲ動作とＮＡＮＤ動作との切り換えを安定して行なわせる論理変換回路が得られる。 - 特許庁

To suppress a peak current and a supply-voltage drop in QPW operation in a NAND-type multivalued flash memory capable of the QPW operation.例文帳に追加

ＱＰＷ動作が可能なＮＡＮＤ型の多値フラッシュメモリにおいて、ＱＰＷ動作の際のピーク電流と電源電圧降下とを抑制できるようにする。 - 特許庁

To provide a page buffer of a NAND type flash memory device in which two pages can be programmed through one programming operation.例文帳に追加

１回のプログラム動作で２ページをプログラムすることが可能なＮＡＮＤ型フラッシュメモリ装置のページバッファを提供する。 - 特許庁

The register file receives a command and performance information from a host processor for controlling operation of the NAND flash memory.例文帳に追加

レジスタファイルはホストプロセッサからＮＡＮＤフラッシュメモリの動作を制御するためのコマンド及び動作情報を受領する。 - 特許庁

To stabilize operation of a NAND type flash memory by reducing charge and discharge current and noise caused during read-out access.例文帳に追加

読み出しアクセス時に発生する充放電電流及びノイズを低減し、ＮＡＮＤ型フラッシュメモリの動作を安定化させる。 - 特許庁

To provide a flip-flop which reduces a clock-to-output delay and performs a fast operation as a NAND gate is not used.例文帳に追加

ＮＡＮＤゲートを使用しないので、クロック・ツー・出力遅延が減少し、高速動作が可能になるフリップフロップを提供する。 - 特許庁

In the write operation of the NAND-type flash memory, a row decoder applies a first voltage lower than a voltage applied to a control gate of other memory cells of a NAND string to a control gate of a first memory cell adjacent to a drain side selection gate transistor in NAND strings to cut off an area between the other memory cells of the NAND strings and the drain side selection gate transistor.例文帳に追加

ＮＡＮＤ型フラッシュメモリの書き込み動作時において、ロウデコーダは、ＮＡＮＤストリングのうちドレイン側選択ゲートトランジスタに隣接する第１のメモリセルの制御ゲートに、ＮＡＮＤストリングの他のメモリセルの制御ゲートに印加される電圧よりも低くい第１の電圧を、前記ＮＡＮＤストリングの他のメモリセルと前記ドレイン側選択ゲートトランジスタとの間をカットオフするように、印加する。 - 特許庁

To provide a semiconductor storage device, such as a NAND type flash memory, which has improved operation reliability, and to provide a method of manufacturing the same.例文帳に追加

動作信頼性を向上させるＮＡＮＤ型フラッシュメモリ等の半導体記憶装置、及びその製造方法を提供する。 - 特許庁

The NAND flash memory device and the programming method thereof capable of improving a program speed during a MLC programming operation are provided.例文帳に追加

ＭＬＣプログラム動作時にプログラム速度を速くすることができるＮＡＮＤフラッシュメモリ装置及びそのプログラム方法が開示される。 - 特許庁

To provide a CMOS circuit for compatibly achieving a high-speed operation and low power consumption, particularly a 2-input CMOS-NAND gate circuit.例文帳に追加

高速動作と低消費電力を両立させるＣＭＯＳ回路、特に二入力ＣＭＯＳ−ＮＡＮＤゲート回路を提供すること。 - 特許庁

When erase/program verifying operation is performed, the NAND type flash memory device has wider internal data bus width than input/output width of data.例文帳に追加

消去／プログラム検証動作が実行される場合、ＮＡＮＤ型フラッシュメモリ装置は、データの入／出力幅より広い内部データバス幅を有する。 - 特許庁

When normal read-out operation is performed, a NAND type flash memory device has internal data bus width corresponding to input/output width of data.例文帳に追加

正常な読み出し動作が実行される場合、ＮＡＮＤ型フラッシュメモリ装置は、データの入／出力幅に対応する内部データバス幅を有する。 - 特許庁

A NAND operation of all the outputs Q1 to Qn-1 but a last output Qn of a shift register U11 where there are parallel outputs Q1 to Qn is taken by a NAND gate U 12, and the output is supplied to an input D1 of the first register.例文帳に追加

並列出力Ｑ１〜ＱｎのあるシフトレジスタＵ１１の最後の出力Ｑｎを除く全出力Ｑ１〜Ｑｎ−１の否定論理積をＮＡＮＤゲートＵ１２でとり、その出力を最初のレジスタの入力Ｄ１に供給する。 - 特許庁

To solve the problem that an FG-type NAND memory cell array, which is made fine, has potential interference between proximity cells and becomes unstable in operation due to malfunction, depending on the circumstances.例文帳に追加

微細化されたＦＧ型ＮＡＮＤメモリセルアレイでは、近接セル間で電位干渉が生じ、動作が不安定になり、場合によっては誤動作する。 - 特許庁

To provide a memory system that prevents the performance of data writing and reading operations from deteriorating when the operation of refreshing a NAND flash memory is performed.例文帳に追加

ＮＡＮＤ型フラッシュメモリのリフレッシュ動作を実行する際に、データの書込み、読出し動作の性能が低下することを防ぐメモリシステムを提供する。 - 特許庁

During charging operation of a step-up capacitor C1, a clock signal CLK of "H" level is inputted to the other input end of an NAND circuit 33.例文帳に追加

昇圧コンデンサＣ１の充電動作のとき、ＮＡＮＤ回路３３の他方の入力端に"Ｈ"レベルのクロック信号ＣＬＫが入力される。 - 特許庁

In a NAND flash memory, in particular, a first bit error which has occurred in the data reading process of a source page during a copyback operation is detected.例文帳に追加

特にＮＡＮＤフラッシュメモリ装置において、コピーバック動作時ソースページのデータを読み取る過程で発生した第１のビットのエラーを検出できる。 - 特許庁

To enable a bit line capacity and a precharge electric power to be cut off at a data writing operation in a NAND type flash memory and to efficiently perform the data writing.例文帳に追加

ＮＡＮＤ型フラッシュメモリで、データ書き込み時のビット線容量及びプリチャージ電力を削減でき、また、データ書き込みを効率的に行う。 - 特許庁

To reduce the propagation delay quantity of a semiconductor integrated circuit incorporated with a circuit latching the result of a NAND operation in synchronism with a clock signal.例文帳に追加

ＮＡＮＤ演算の結果をクロック信号に同期してラッチする回路を内蔵した半導体集積回路において、伝播遅延量を低減させる。 - 特許庁

The refresh controller 26 starts the operation of refreshing the NAND flash memory 10 based on the refresh permission signal sent from the host processor 31.例文帳に追加

リフレッシュコントローラ２６は、ホストプロセッサ３１から送信されたリフレッシュ許可信号に基づいて、ＮＡＮＤ型フラッシュメモリ１０のリフレッシュ動作を開始する。 - 特許庁

The hold time and setup time (hereinafter referred to as access time) of a bus controller is set to a set value C1 in which a normal operation is ensured in the specification of a NAND controller (step S101), and the check sum of data recorded in the storage medium is read with the set value C1 (step S102).例文帳に追加

バスコントローラのホールドタイム，セットアップタイム（以下，アクセスタイム）が、NANDコントローラの仕様で正常動作が保証されている設定値Ｃ１に設定され（ステップＳ１０１）、設定値Ｃ１で記録媒体に記録されているデータのチェックサムを読み出す（ステップＳ１０２）。 - 特許庁

In a normal operation, an output of the scan output fixing NAND circuit 106 can be fixed by mode selection, so that the output of the scan output fixing NAND circuit 106 remains unchanged and that the power consumption of the scan FF can be reduced.例文帳に追加

通常動作時、スキャン出力固定用のＮＡＮＤ回路１０６からの出力をモードセレクトにより固定することができるため、スキャン出力固定用のＮＡＮＤ回路１０６の出力は変化せず、スキャンＦＦの消費電力を削減することができる。 - 特許庁

After that, NAND strings to be written out of a NAND string group sharing bit lines are selected, while a potential of each bit line is set to a potential in accordance with write-in data, effective write-in operation of data for a memory cell is started.例文帳に追加

この後に、ビット線を共有するＮＡＮＤストリング群の中から書き込み対象のＮＡＮＤストリングを選択すると共に、各ビット線の電位を書き込みデータに応じた電位に設定して、メモリセルへの実効的なデータの書き込み動作を開始する。 - 特許庁

In the write operation to an 8-valued NAND type flash memory, a drain side selected gate line DSG to a level Vcc to execute a multivalued parallel write, using a self boost.例文帳に追加

８値型のＮＡＮＤ型フラッシュメモリの書き込み動作時において、ドレイン側選択ゲート線ＤＳＧをＶ_CCレベルに設定し、セルフブーストを用いて多値並列書き込みを行う。 - 特許庁

To match the threshold voltage distribution of a memory cell having an insulating film charge storage layer with the range of a threshold voltage requested in the operation of a NAND type flash memory.例文帳に追加

絶縁膜電荷蓄積層を有するメモリセルの閾値電圧分布を、ＮＡＮＤ型フラッシュメモリの動作において要求される閾値電圧の範囲に合致させる。 - 特許庁

To shorten a data write operation time, in a NAND type flash memory adopting a write method which needs two data write operations.例文帳に追加

本発明は、２回のデータ書き込み動作が必要な書き込み方式を採用するＮＡＮＤ型フラッシュメモリにおいて、データ書き込み動作時間を短縮できるようにする。 - 特許庁

When the power is supplied, an operation system and an application program in a NAND flash memory 31 are copied into a dual port main memory 24 and started in parallel with the initialization of hardware.例文帳に追加

電源投入時、ハードウェアの初期化と並行して、ＮＡＮＤフラッシュメモリ３１内のオペレーションシステムおよびアプリケーションプログラムがデュアルポートメインメモリ２４にコピーされて起動される。 - 特許庁

In accordance with execution of operation for instructing the execution of refreshing the dialog image, refreshing for the storage area of the NAND type flash memory is executed.例文帳に追加

ダイアログ画像に対してリフレッシュの実行を指示する操作が行われ太ことに応じて、上記ＮＡＮＤ型フラッシュメモリの記憶領域を対象とするリフレッシュを実行する。 - 特許庁

To prevent the program operation speed of a NAND flash memory from being lowered due to a program disturb pheneomenon in the adjacent memory cells of a source select transistor and/or drain select transistor.例文帳に追加

ＮＡＮＤフラッシュメモリにおいて、ソースセレクトトランジスタ及び/又はドレインセレクトトランジスタに隣接したメモリセルの、プログラムディスターブ(disturb)現象によるプログラム動作速度の低下を防止する。 - 特許庁

In one input logic operation circuit (inverter), 2-input NAND logic operation circuit and 2-input NOR-type logic operation circuit, which constitute an internal logic operation circuit for a large-scale integrated circuit (LSI), the substrate of NMOSFETQn1 is connected to a substrate bias voltage Vrefn and the substrate of PMOSFETQp1, is connected to a substrate bias voltage Vrefp respectively.例文帳に追加

ＬＳＩの内部ロジック回路を構成する１入力論理回路（インバータ）、２入力ＮＡＮＤ型論理回路、２入力ＮＯＲ型論理回路においては、それぞれ、ＮＭＯＳＦＥＴＱｎ１の基板は基板バイアス電圧Ｖｒｅｆｎに、ＰＭＯＳＦＥＴＱｐ１の基板は基板バイアス電圧Ｖｒｅｆｐに接続される。 - 特許庁

To provide a NAND type nonvolatile semiconductor storage device which is improved in operation margin by providing a side electrode as an auxiliary electrode on a side surface of a channel region.例文帳に追加

チャネル領域の側面に、補助電極として側面電極を設けることにより、動作マージンを向上させるＮＡＮＤ型不揮発性半導体記憶装置を提供する。 - 特許庁