Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
「PLI」に関連した英語例文の一覧と使い方 - Weblio英語例文検索
[go: Go Back, main page]

1153万例文収録!

「PLI」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定


セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

PLIを含む例文一覧と使い方

該当件数 : 6



例文

To provide a public licensing infrastructure (PLI) for a digital rights management (DRM) system.例文帳に追加

デジタル権利管理(DRM)システムのための公開ライセンスインフラストラクチャ(PLI)を提供する。 - 特許庁

An integrated memory has bit lines BLi, word lines WLk, and memory cells MC arranged at intersections of plate electrode lines PLi.例文帳に追加

集積メモリは、ビット線BLi、ワード線WLk、プレート電極線PLiの交点に配置されているメモリセルMCを有している。 - 特許庁

In a first operation mode, a plate electrode line PLi is left at a plate electrode potential VPL of a fixed period of write-in access.例文帳に追加

第1の作動モードにおいてプレート電極線PLiは書き込みアクセスの期間一定のプレート電極電位VPLに留まっている。 - 特許庁

In a signal processing IC 101 (e.g. a microcomputer) to which a signal voltage higher than a rated power supply voltage Vcc is inputted, a signal voltage is clamped to its internal power supply path PLI.例文帳に追加

定格電源電圧Vccよりも高い信号電圧を入力可能な信号処理IC101(例えばマイコン)において、その内部電源経路PLIに該信号電圧をクランプする。 - 特許庁

例文

In a second operation mode, the bit line is left at a plate electrode potential, on the other hand, a plate electrode line PLi takes the prescribed potential VF other than the plate electrode potential VPL.例文帳に追加

第2の作動モードにおいてビット線はプレート電極電位VPlに留まり、一方プレート電極線PLiは、プレート電極電位VPLとは異なっている所定の電位VFをとる。 - 特許庁


例文

The image display device includes a substrate having pixel circuits arranged in a matrix for performing display control for pixels, wherein a plurality of scanning lines SELo and SELe are wired in one pixel circuit row PLI for the pixel circuits arranged in a matrix, and the pixel circuits P in the pixel circuit row PLI are connected to any of the plurality of scanning signal lines SELo and SELe.例文帳に追加

画素の表示制御を行うための画素回路が行列状に配列された基板を含む表示装置において、前記行列状に配列された画素回路は、一つの画素回路行PLIに対して複数の走査信号線SELo,SELeが配線され、前記画素回路行PLIの画素回路Pは、前記複数の走査信号線SELo,SELeのうちのいずれかに接続されている。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS