「Q3」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The connection point (J2) of the series connection (Q3 and Q4) is connected to a scanning electrode (Y) of the PDP (20).例文帳に追加

その直列接続(Q3とQ4)の接続点(J2)はＰＤＰ(20)の走査電極(Y)に接続される。 - 特許庁

One vector (P1-Q3) within original vector type image data is split into a plurality of segments (S1, S2, and S3).例文帳に追加

オリジナルのベクトル型画像データ内の１つのベクトル（P1-Q3）を、複数のセグメント（S1,S2,S3）に分割する。 - 特許庁

When the voltage of input electric power supply device E is reduced by a voltage drop or the like of the power supply, the voltage of a capacitor C7 is reduced and the gate voltage of a field effect transistor Q3 is reduced, and the field effect transistor Q3 turned off.例文帳に追加

入力電源装置Ｅの電圧が電源の電圧降下などで低下すると、コンデンサC7の電圧が低下して電界効果トランジスタQ3のゲート電圧が低下し、電界効果トランジスタQ3がオフする。 - 特許庁

As the result, field-effect transistors Q2, Q3 are broken, and the operation of the discharge lamp lighting circuit 20 is made to be stopped.例文帳に追加

その結果、電界効果トランジスタQ2，Q3を破壊し、放電灯点灯回路20の動作を停止させる。 - 特許庁

When it reaches the start-up secondary voltage or more, a Zener diode ZD3 is switched on to switch on a field effect transistor Q3.例文帳に追加

始動二次電圧以上の電圧になるとツェナダイオードZD3 がオンして電界効果トランジスタQ3をオンさせる。 - 特許庁

This point becomes a true center point Q3 of the wafer W.例文帳に追加

これがウェーハＷの真の中心点Ｑ3となる。 - 特許庁

Further, the bases of the pair of the differential transistors Q1, Q2 are connected to emitters of the transistors Q3, Q4 of the pre-stage through resistors R5, R6.例文帳に追加

更に、差動トランジスタペアQ1,Q2の各ベースを抵抗R5,R6を通じて前段のトランジスタQ3,Q4のエミッタに接続する。 - 特許庁

As a result, the transistor Q3 operates in the non-saturated region.例文帳に追加

その結果トランジスタＱ３は非飽和領域で動作する。 - 特許庁

When a current detection resistance voltage becomes the sufficient value while the transistor Q3 is in the conductive state, the transistor Q2 is turned ON.例文帳に追加

トランジスタQ3の導通中に、電流検出抵抗電圧が十分な大きさになるとき、トランジスタQ2がターンオンされる。 - 特許庁

Switches Q1 and Q2, Q3 and Q4, and Q5 and Q6 are provided to turn on/off energizing of current to the primary windings N1A and N1B, primary windings N2A and N2B, and primary windings N3A and N3B respectively.例文帳に追加

１次巻線N1A，N1B、N2A，N2BおよびN3A，N3Bへの通電をそれぞれオン／オフするために、スイッチQ1，Q2、Q3，Q4およびQ5，Q6を設ける。 - 特許庁

Furthermore, a shunt circuit SH for driving the output transistor Q3 off by shunting the gate of the Q3 and the terminal SS when an external noise is generated is arranged between the gate of the Q3 and the terminal SS.例文帳に追加

更に、Ｑ３のゲートと端子ＳＳの間には、外来ノイズの発生時にＱ３のゲートと端子ＳＳとをシャントすることでＱ３をオフに駆動するシャント回路ＳＨを設ける。 - 特許庁

When the current between the emitter and the collector of the transistor Q3 increases, each collector current of the transistors Q1-Q3 increases too, and the voltage between the emitter and the collector of the transistor Q3 is decreased.例文帳に追加

トランジスタＱ３のエミッタ−コレクタ間の電流が増大すると、トランジスタＱ１〜Ｑ３の各コレクタ電流も増大して、トランジスタＱ３のエミッタ−コレクタ間の電圧が減少する。 - 特許庁

The dummy transistor Q3 is biased to be brought into an off-state.例文帳に追加

ダミートランジスタＱ３はオフ状態となるようにバイアスされる。 - 特許庁

A scanning electrode drive section (3) includes another series connection (Q3 and Q4) of two switch elements between the power terminal (1T) and the ground terminal.例文帳に追加

走査電極駆動部(3)は電源端子(1T)と接地端子との間に、別の二つのスイッチ素子の直列接続(Q3とQ4)を含む。 - 特許庁

Transistors Q3, Q4 are differentially operated by a data signal input.例文帳に追加

データ信号入力によりトランジスタＱ３，Ｑ４が差動動作する。 - 特許庁

The changeover switch Q3 is controlled by a discharge lamp judging circuit 13.例文帳に追加

切換スイッチＱ３は放電灯判別回路１３にて制御される。 - 特許庁

The drive transistors Q3, Q4 of one memory cell do not share the drive transistors Q3, Q4 of the other memory cell and an n-type source area 11a1.例文帳に追加

一のメモリセルの駆動トランジスタＱ_3、Ｑ_4は、他のメモリセルの駆動トランジスタＱ_3、Ｑ_4とｎ^+型ソース領域１１ａ１を共有しない。 - 特許庁

When the transistor Q3 is saturated, the base voltage of the transistor Q1 changes in the direction of decreasing the base current of the transistor Q3, and this base current is controlled to be a minimum magnitude to saturate the transistor Q3.例文帳に追加

トランジスタＱ３が飽和すると、トランジスタＱ１のベース電圧は、トランジスタＱ３のベース電流を減少させる向きに変化し、当該ベース電流は、トランジスタＱ３を飽和させる最小限の大きさに制御される。 - 特許庁

When the main switching transistor Q3 of a ZVS power supply 100 becomes conductive, a voltage VR1112 is generated in a current detecting resistor R12 connected in series to the transistor.例文帳に追加

ZVS電源100の主スイッチングトランジスタQ3が導通するとき、電圧VR1112はトランジスタと直列接続された電流検出抵抗R12に発生する。 - 特許庁

Leakage current is controlled with a grounding capacitor C3 and by connecting it in the proximity of the FET Q3, high frequency noise in particular is controlled.例文帳に追加

接地コンデンサC3で漏洩電流を抑制し、電界効果トランジスタQ3の近傍に接続することにより特に高周波雑音を抑制する。 - 特許庁

Then, the wafer is exposed and baked in a second processing system (Q3).例文帳に追加

その後、第２の処理システムにおいてウェハは露光後ベークされるＱ３。 - 特許庁

The MOS-FET Q3 has a trench structure and a low on-state resistance.例文帳に追加

ＭＯＳ−ＦＥＴＱ3は、トレンチ構造を有しており低オン抵抗である。 - 特許庁

The booster circuit boosts the node N1 when the transistor Q3 is turned off.例文帳に追加

昇圧回路は、トランジスタＱ３がオフになるとノードＮ１を昇圧する。 - 特許庁

A transistor Q3 then level-shifts an output signal of the transistor Q2.例文帳に追加

そしてトランジスタＱ３がトランジスタＱ２の出力信号をレベルシフトする。 - 特許庁

A current mirror circuit 14 is composed of PMOS transistors Q2 and Q3 and makes the M-fold current of a current which flows to the transistor Q2 flow to the transistor Q3.例文帳に追加

カレントミラー回路１４は、ＰＭＯＳトランジスタＱ２、Ｑ３からなりトランジスタＱ２に流れる電流のＭ倍の電流をトランジスタＱ３に流す。 - 特許庁

The source of the NMOS transistor Q3 is grounded, and the gate and drain of the transistor Q3 are respectively connected to the input terminal N10 and the body region of the NMOS transistor Q2.例文帳に追加

ＮＭＯＳトランジスタＱ３のソースが接地され、ゲートが入力端Ｎ１０に接続され、ドレインがＮＭＯＳトランジスタＱ２のボディ領域に接続される。 - 特許庁

A three-level three-phase AC voltage is generated by turning on the IGBT elements Q1 and Q3, the IGBT elements Q2 and Q3, or the IGBT elements Q2 and Q4.例文帳に追加

ＩＧＢＴ素子Ｑ１，Ｑ３、ＩＧＢＴ素子Ｑ２，Ｑ３、またはＩＧＢＴ素子Ｑ２，Ｑ４をオンさせて３レベルの三相交流電圧を生成する。 - 特許庁

A third electronic switch Q3 prevents the application of the triggering signal to the control electrode of the first electronic switch, until the accumulated capacity exceeds the breakdown voltage of zener diode.例文帳に追加

第3の電子スイッチQ3は、ツェナダイオードの降伏電圧を蓄積容量が超えるまでトリガ信号が第1電子スイッチの制御電極に印加されるのを阻止する。 - 特許庁

When the voltage for turning off transistors Q1 and Q3 are applied between the emitter and the collector of a transistor Q3, the transistor Q1 is turned off, and voltage drop does not appear across a resistor R3, and the transistors Q2 and Q3 are turned off, too.例文帳に追加

トランジスタＱ３のエミッタ−コレクタ間に、トランジスタＱ１及びＱ３がオフする電圧が印加されているとき、トランジスタＱ１はオフし、抵抗器Ｒ３の両端に電圧降下が発生せず、トランジスタＱ２及びＱ３もオフする。 - 特許庁

In the astable multivibrator having amplitude clipping elements Q3 and Q4 connected to load resistances R1 and R2 constituting the astable multivibrator in parallel through a control circuit Q10, the clipping elements Q3 and Q4 have fed currents controlled by the control circuit Q10 to control an output frequency.例文帳に追加

無安定マルチバイブレータを構成する負荷抵抗R1、R2に制御回路Q10を介して並列に接続された振幅クリッピング素子Q3、Q4を有する無安定マルチバイブレータにおいて、該制御回路Q10によって該クリッピング素子Q3、Q4の通電電流を制御し、以て出力周波数を制御することを特徴とする無安定マルチバイブレータ。 - 特許庁

The collector of Q3 is connected to the junction between the resistor R2 and the capacitor C2, and the emitter of the transistor Q3 is connected to a base winding L3, and the resistor R3 is connected between the base of the transistor Q3 and one end of the base winding L3, and the capacitor C3 is connected to the base and the emitter of the transistor Q3.例文帳に追加

Ｑ３のコレクタが抵抗Ｒ２とコンデンサＣ２の接続点に接続され、トランジスタＱ３のエミッタがベース巻線Ｌ３に接続され、トランジスタＱ３のベースとベース巻線Ｌ３の前記一端との間に抵抗Ｒ３が接続され、トランジスタＱ３のベースとエミッタとの間にコンデンサＣ３が接続されている。 - 特許庁

The transistor Q3, clamp circuits 15, 16, and the transistor Q14 are similarly operated.例文帳に追加

トランジスタＱ３、クランプ回路１５、１６、トランジスタＱ１４も同様に動作する。 - 特許庁

An LC filter 31 is provided with three LC resonators Q1, Q2 and Q3.例文帳に追加

ＬＣフィルタ３１は、三つのＬＣ共振器Ｑ１，Ｑ２，Ｑ３を備えている。 - 特許庁

The TRs Q3 to Q6 have the same shape and characteristics.例文帳に追加

トランジスタＱ３乃至Ｑ６は、相互に同等の形状及び特性を具備している。 - 特許庁

A part of the current flowing in the gate current Rg charges a capacitor C1 for a timer; and when the base voltage of a transistor Q3 is raised, the transistor Q3 is turned on.例文帳に追加

ゲート抵抗Ｒｇを流れる電流の一部がタイマ用コンデンサＣ１を充電し、トランジスタＱ３のベース電圧が上昇すると、トランジスタＱ３はオンになる。 - 特許庁

The second and third switching devices Q2 and Q3 are driven by the voltage of the secondary winding.例文帳に追加

第２及び第３のスイッチング素子Ｑ2、Ｑ3を２次巻線の電圧で駆動する。 - 特許庁

TRs Q3, Q4 configure a current mirror, an emitter of the TR Q3 is connected to the node ND1, and an emitter of the TR Q4 is connected to ground via a resistive reception R3.例文帳に追加

トランジスタＱ３とＱ４によりカレントミラーを構成し、トランジスタＱ３のエミッタはノードＮＤ１に接続し、トランジスタＱ４のエミッタは抵抗素子Ｒ３を介して接地する。 - 特許庁

In a contrast adjusting circuit, transistors Q3, Q4 are differentially operated in response to a contrast adjusting signal.例文帳に追加

コントラスト調整信号に応じて、トランジスタＱ３，Ｑ４を差動動作させる。 - 特許庁

Also, since the synchronous rectification elements Q3, Q4 perform switching operations upon receiving signal supply from driving circuits 21, 22, erroneous operations of the synchronous rectification elements Q3, Q4 can be prevented.例文帳に追加

また、同期整流素子Ｑ３，Ｑ４は駆動回路２１，２２からの信号供給を受けてスイッチング動作するので、同期整流素子Ｑ３，Ｑ４の誤動作を防止できる。 - 特許庁

A switch element Q3 is connected in series to the cathode side of the pilot LED2.例文帳に追加

パイロット用のＬＥＤ２のカソード側にスイッチ素子Ｑ３を直列に接続する。 - 特許庁

The signal treatment circuit 14 switches on a transistor Q3, and on the transistor Q2.例文帳に追加

次に、信号処理回路１４は、トランジスタＱ３をオンしてトランジスタＱ２をオンする。 - 特許庁

A 2nd differential circuit 4 consists of TRs Q3, Q4 whose emitters are respectively connected to current sources S3, S4, and a compensation circuit 5 is connected between emitters of the TRs Q3, Q4.例文帳に追加

エミッタが電流源Ｓ３、Ｓ４に接続されたトランジスタＱ３、Ｑ４で第２の差動回路４を構成し、トランジスタＱ３、Ｑ４のエミッタ間に補償回路５を接続する。 - 特許庁

An operational amplifier 36 produces a non-inverted output to set a transistor Q3 on and supplies no base current to a transistor Q4 to set the transistor Q4 off and a relay 37 off, which outputs a disconnection detection signal.例文帳に追加

オペアンプ36は非反転出力してトランジスタQ3をオンし、トランジスタQ4にベース電流を供給せずトランジスタQ4がオフしてリレー37がオフし、断線検知信号を出力する。 - 特許庁

The MOS-FET Q3 and Q4 have a trench structure and a low on-state resistance.例文帳に追加

ＭＯＳ−ＦＥＴＱ3，Ｑ4は、トレンチ構造を有しており低オン抵抗である。 - 特許庁

When the potential at the collector of the transistor Q3 is lower than that at the emitter, a voltage drop appear across the resistor R1 and the transistors Q1, Q2 and Q3 are turned on.例文帳に追加

トランジスタＱ３のコレクタの電位がエミッタより低いとき、抵抗器Ｒ１の両端に電圧降下が発生してトランジスタＱ１はオンし、トランジスタＱ２及びＱ３もオンする。 - 特許庁