| 例文 |
UB1を含む例文一覧と使い方
該当件数 : 8件
The circuits Ub1 to Ubn are provided with NAND circuits 504-1 to 504-n and NOR circuits 505-01 to 505-n.例文帳に追加
演算単位回路Ｕb1〜Ｕbnはナンド回路504-1〜504-nとノア回路505-01〜505-nとを備えている。 - 特許庁
The scanning line drive circuit is composed by connecting unit circuits Ub1-Ubm in series.例文帳に追加
走査線駆動回路は、複数の単位回路Ｕｂ１〜Ｕｂｍを直列に接続して構成される。 - 特許庁
A data line driving circuit 150A is provided with an X shift register 151 and an arithmetic section 152 having computing unit circuits Ub1 to Ubn.例文帳に追加
データ線駆動回路１５０Ａは、Ｘシフトレジスタ１５１と、演算単位回路Ｕb1〜Ｕbnを有する論理演算部１５２とを備えている。 - 特許庁
A data line driving circuit 200 is provided with a shift register section 210 applying the cascade connection to each shift register unit circuit Ua1 to Uan+2 and an output signal control section 220 consisting of each arithmetic unit circuit Ub1 to Ubn+1.例文帳に追加
データ線駆動回路２００は、各シフトレジスタ単位回路Ｕａ１〜Ｕａｎ＋２を縦続接続したシフトレジスタ部２１０と、各演算単位回路Ｕｂ１〜Ｕｂｎ＋１からなる出力信号制御部２２０を備える。 - 特許庁
An X shift register 110 is provided with a shift register 111 in which shift register unit circuits Ua1 to Uan+2 are cascade connected, and a clock control circuit 112 in which control unit circuits Ub1 to Ubn+2 are cascade connected.例文帳に追加
Ｘシフトレジスタ１１０は、各シフトレジスタ単位回路Ｕa1〜Ｕan+2を縦続接続したシフトレジスタ１１１と、各制御単位回路Ｕb1〜Ｕbn+2を縦続接続したクロック制御回路１１２とを備えて構成されている。 - 特許庁
A scanning line driving circuit 34 comprises: a shift register 340 for generating a shift signal SR synchronizing with a Y clock signal CLY so as to be exclusively active; m pieces of first circuits Ua1 through Uam; and m pieces of second circuits Ub1 through Ubm.例文帳に追加
走査線駆動回路３４は、Ｙクロック信号ＣＬＹに同期して排他的にアクティブとなるシフト信号ＳＲを生成するシフトレジスタ３４０と、ｍ個の第１回路Ｕａ１〜Ｕａｍ及び第２回路Ｕｂ１〜Ｕｂｍを備える。 - 特許庁
The data line side drive circuit 150A is provided with an X-shift register 151 in which each of shift register unit circuits Ua0-Uan is cascade connected, a logical calculation part 152 having calculation unit circuits Ub1-Ubn, and an inhibit signal selection part 153 consisting of each control unit circuit Uc1-Ucn.例文帳に追加
データ線側駆動回路１５０Ａは、各シフトレジスタ単位回路Ｕa0〜Ｕanを縦続接続したＸシフトレジスタ１５１と、演算単位回路Ｕb1〜Ｕbnを有する論理演算部１５２と、各制御単位回路Ｕc1〜Ｕcnからなるインヒビット信号選択部１５３とを備えている。 - 特許庁
The circuits Ub1 to Ubn+2 supply X clock signals XCK and inverse X clock signals XCBK to the circuits Ua1 to Uan+2 during an interval in which either one of the input or the output signals of the corresponding circuits Ua1 to Uan+2 become active.例文帳に追加
各制御単位回路Ｕb1〜Ｕbn+2は対応するシフトレジスタ単位回路Ｕa1〜Ｕan+2の入力信号と出力信号のうち、いずれか一方の信号がアクティブとなる期間において、Ｘクロック信号ＸＣＫと反転Ｘクロック信号ＸＣＫＢをシフトレジスタ単位回路Ｕa1〜Ｕan+2に供給する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|