「A/D conversion」に関連した英語例文の一覧と使い方(44ページ目) - Weblio英語例文検索

A digital signal processing part 50 calculates the TE, CE, MPI and SPI signals converted to digital signals by an A/D conversion part 52 according to a prescribed operation expression to generate the TE signal where the offset occurring due to the fluctuation of the reflection coefficients at the main beam irradiation section and/or that at the side beam irradiation section to the optical disk is corrected.例文帳に追加

デジタル信号処理部５０は、Ａ／Ｄ変換部５２によりデジタル信号に変換されたＴＥ、ＣＥ、ＭＰＩ及びＳＰＩ信号を、所定の演算式に従って演算することで、光ディスクに対するメインビームの照射部分及び／又はサイドビームの照射部分の反射率変動により生じるオフセットを補正したＴＥ信号を生成する。 - 特許庁

This D/A conversion device includes a receiving part receiving a Bluetooth-compatible transmitted electric wave, a D/A converter converting a digital signal received by this receiving part into an analog signal, an analog output terminal having the analog signal of the D/A converter as an external output, and a power source terminal connected to the in-vehicle cigarette lighter, to which power is supplied.例文帳に追加

ブルートゥース対応の発信電波を受信する受信部と、この受信部で受信のディジタル信号をアナログ信号に変換するＤ／Ａ変換器と、Ｄ／Ａ変換器のアナログ信号を外部出力とするアナログ出力端子と、車に搭載のシガレットライターと接続して電源が供給される電源端子とを備えている。 - 特許庁

In this encoder for an servomotor that outputs three-phase incremental signals (A, B and Z) and three-phase magnetic pole position detecting signals (U, V and W), the encoder comprises a D-A conversion output circuit 11 that converts the magnetic pole position detecting signal to an analogue signal having eight kinds of analogue voltage values correspondent with signal states of phases of the incremental signals and the position detecting signals.例文帳に追加

３相のインクリメンタル信号（Ａ，Ｂ，Ｚ）と、３相の磁極位置検出信号（Ｕ，Ｖ，Ｗ）とを出力するサーボモータ用エンコーダにおいて、磁極位置検出信号をその各相の信号状態に対応した８通りのアナログ電圧値を有するアナログ信号に変換し出力するＤ／Ａ変換出力回路１１を設ける。 - 特許庁

The control part 10 is equipped with a detecting element part 30, a counter 31, an amplifier circuit part 32 amplifying the signal from the detection part 8, a differentiation circuit 33, an A/D(analog/digital) conversion part 34 converting an analog signal into a digital signal, a CPU(central processing unit) 40 performing arithmetic processing and a driving part 41 for driving the correction lens.例文帳に追加

制御部１０は、検知素子部３０、カウンタ３１、検知部８からの信号を増幅する増幅回路部３２、微分回路３３、アナログ信号をデジタル信号に変換するＡ／Ｄ（アナログ／デジタル）変換部３４、演算処理を行うＣＰＵ（中央処理装置）４０および補正レンズを駆動するためのドライバ部４１を備えている。 - 特許庁

A communication speed setting system for a facsimile apparatus including a modem that is connected to a general subscriber line and that has a communication speed switching function, a level detection circuit that detects a signal level on the line, an A/D conversion circuit that A/D converts an output signal of the level detection circuit, and a control circuit that determines an optimum communication speed on the basis of an output signal of the A/D conversion circuit, wherein a transmitting side of the facsimile apparatus transmits a predetermined line-quality measurement modem signal after establishing a connection with the line; a receiving side of the facsimile apparatus computes the S/N ratio of the line on the basis of a received signal level of the line-quality measurement modem signal and a noise level upon silence, determines the optimum communication speed, and informs the transmitting side of the facsimile apparatus of the communication speed; and the transmitting side of the facsimile apparatus sets the speed informed by the receiving side of the facsimile apparatus to the modem and communicates an image signal. 例文帳に追加

一般加入回線に接続され通信速度の切替機能を有するモデムと、回線上の信号レベルを検出するレベル検出回路と、該レベル検出回路の出力信号をＡ／Ｄ変換するＡ／Ｄ変換回路と、該Ａ／Ｄ変換回路の出力信号により最適な通信速度を決定する制御回路を有するファクシミリ装置に於いて、回線接続完了後送信側ファクシミリ装置から予め定められた回線品質測定用モデム信号を送信し、受信側ファクシミリ装置では前記回線品質測定用モデム信号の受信信号レベル及び無信号時のノイズレベルから回線のＳ／Ｎ比を算出し、最適な通信速度を判定して送信側ファクシミリ装置に通信速度を通知し、送信側ファクシミリ装置は前記受信側ファクシミリ装置から通知された速度を前記モデムに設定して画信号の通信を行なうファクシミリの通信速度設定方式。 - 特許庁

The sampling frequency optimum for the digital conversion of the inputted video signal, i.e., the sampling frequency corresponding to the horizontal resolution of the LCD 16 is applied to the A/D converter 11, and therefore, the compressing and enlarging of the information included in the original video signal like heretofore are not required and the degradation in the resolution during the course of the processing does not occur.例文帳に追加

ここでＡ／Ｄ変換器１１には、入力された映像信号のデジタル変換に最適なサンプリング周波数、すなわちＬＣＤ１６の水平解像度に対応するサンプリング周波数が与えられるため、従来のように原映像信号に含まれている情報を水平方向に圧縮したり拡大したりすることがなく、処理の過程において解像度を低下させることがない。 - 特許庁

The image display device is provided with: a frequency characteristics adjustment part which adjusts the frequency component of the analog image signal contained in a supplied image signal; an A/D conversion part which converts the analog image signal adjusted with the frequency characteristics adjustment part into a digital image signal; and an image display part which displays an image based on the converted digital image signal.例文帳に追加

発明の画像表示装置は、供給される画像信号に含まれるアナログ画像信号の周波数成分を調整する周波数特性調整部と、前記周波数特性調整部で調整されたアナログ画像信号をディジタル画像信号に変換するＡ／Ｄ変換部と、変換された前記ディジタル画像信号に基づいて画像を表示する画像表示部と、を備える。 - 特許庁

An analog signal AO output by a CIS 231 of a second reading device 230 (second image reading part) is converted into a digital value by a sample/hold circuit 234 and an A/D conversion circuit 235, converted into a digital signal DO of a differential transmission system by an LVDS interface 238 and subsequently transmitted to the control substrate 450 via a connector 232 and a second harness 430.例文帳に追加

第２読取デバイス２３０（第２画像読取部）のＣＩＳ２３１が出力するアナログ信号ＡＯは、サンプルホールド回路２３４，Ａ／Ｄ変換回路２３５によってデジタル値に変換され、ＬＶＤＳインタフェース２３８にて差動伝送方式のデジタル信号ＤＯに変換された上で、コネクタ２３２，第２ハーネス４３０を経由して制御基板４５０に伝達される。 - 特許庁

An A-D conversion circuit 3 comprises an OR circuit 35 which supplies either an output (cyclic clock) of a delay unit DU on a final stage constituting a ring delay circuit 30 or a test clock CKT supplied from the outside to a counter 36 as an operating clock, and is configured to operate the counter 36 according to the test clock CKT without depending upon the ring delay circuit 30.例文帳に追加

Ａ／Ｄ変換回路３は、リング遅延回路３０を構成する最終段の遅延ユニットＤＵの出力（周回クロック）、又は外部から供給されるテストクロックＣＫＴのいずれかを、動作クロックとしてカウンタ３６に供給する論理和回路３５を備え、カウンタ３６を、テストクロックＣＫＴによってリング遅延回路３０に依存することなく動作できるように構成される。 - 特許庁

To provide an inexpensive and noise-resistant signal processor which acquires highly reliable signal quality by obtaining an A/D converting means, which is flexibly compatible with the voltage condition of an analog image signal to be outputted from an imaging element, and digitizing the analog image signal in the comparatively initial stage of an image signal processing circuit, so as to subsequently facilitate IC conversion in the image signal processing circuit.例文帳に追加

撮像素子から出力されるアナログ画像信号の電圧条件に柔軟に対応可能なＡ／Ｄ変換手段を実現し、アナログ画像信号を画像信号処理回路の比較的初段でデジタル化する事で、その後の画像信号処理回路のＩＣ化を容易にし、安価でノイズに強く、安定性の高い信号品質を得られる信号処理装置を実現する。 - 特許庁

A D/A converter converting a digital signal into an analog signal is digitally calibrated by sequentially giving two different digital signals to the D/A converter, calculating an offset correction value and a gain correction coefficient on the basis of the two analog signals after the conversion and correcting a digital signal given to the D/A converter on the basis of the offset correction value and the gain correction coefficient.例文帳に追加

デジタル信号をアナログ信号に変換するＤＡ変換器のデジタルキャリブレーションは、ＤＡ変換器に値の異なる２つのデジタル信号を順次入力し、変換後の２つのアナログ信号に基づいてオフセット補正値及びゲイン補正係数を算出し、そのオフセット補正値及びゲイン補正係数に基づいてＤＡ変換器に入力されるデジタル信号を補正することによって行う。 - 特許庁

A CPU circuit 22 of a control part 2 is constructed so as to drive the IGBTQ3 firstly by generating a prescribed control signal voltage in time series at respective interval divided in time division with a prescribed phase angle corresponding to the illuminance ratio set at an external input part 3, and by impressing the control signal voltage to the IGBTQ3 through a D/A conversion circuit 23.例文帳に追加

制御部２のＣＰＵ回路２２は外部入力部３で設定される照度比に対応した所定の位相角において、まず時分割的に区切った区間夫々において設定した制御信号電圧を時系列的に発生させ、Ｄ／Ａ変換回路２３を通じてＩＧＢＴＱ３のゲートに印加し、ＩＧＢＴＱ３を駆動するようになっている。 - 特許庁

A nonlinear deemphasis that is a completely opposite characteristic from a recording digital signal processing type nonlinear emphasis circuit 3 can be constructed and the magnetic recording and reproducing device having the accurate waveform reproduction characteristic can be obtained by adding an A/D conversion circuit 15 and realizing a nonlinear deemphasis circuit 16 with digital signal processing without performing a nonlinear deemphasis with reproduction analog signal processing.例文帳に追加

再生アナログ信号処理でノンリニアディエンファシスを行わずに、Ａ／Ｄ変換回路１５を追加して、デジタル信号処理でノンリニアディエンファシス回路１６を実現することにより、記録のデジタル信号処理型ノンリニアエンファシス回路３と全く逆特性のノンリニアディエンファシスを構成することができ、正確な波形再現の特性を持つ磁気記録再生装置が得られる。 - 特許庁

A reference signal Sa from a reference voltage generating circuit 5, temperature signal St from a bridge circuit 4 for detecting temperature, and detection signal Sd from a bridge circuit 3 for detecting a pressure are time-division processed through an analog multiplexer 6, and those signals Sd, St, and Sa are collected through the same differential amplifier circuit 8 and A/D conversion circuit 9.例文帳に追加

基準電圧発生回路５からの基準信号Ｓａ、温度検出用ブリッジ回路４からの温度信号Ｓｔ、圧力検出用ブリッジ回路３からの検出信号Ｓｄは、アナログマルチプレクサ６を通じて時分割処理され、それらの信号Ｓｄ、Ｓｔ及びＳａが同一の差動増幅回路８及びＡ／Ｄ変換回路９を通じて採取される。 - 特許庁

Since the output voltage Va of the regulator 2 is used as the reference voltage AVcc in the A/D conversion function, and the battery voltage Vb of the battery 1 is used as the operation power supply Vcc of the microcomputer 7; a load can continue to be driven until the battery voltage Vb falls below an operation-ensured voltage of the microcomputer 7 without being affected by operation efficiency of the regulator 2.例文帳に追加

Ａ／Ｄ変換機能における基準電圧ＡＶccとしてレギュレータ２の出力電圧Ｖａを利用し、マイコン７の動作電源Ｖccとして電池１の電池電圧Ｖｂを利用しているから、レギュレータ２の動作効率の影響を受けることが無く、電池電圧Ｖｂがマイコン７の動作保証電圧以下に低下するまで負荷の駆動が継続できる。 - 特許庁

Further, since the AGC control section 21 controls the AGC amplifier section to control the AGC voltage according to a control profile stored in a control profile storage section 22 corresponding in advance to each wireless communication system via a D/A conversion circuit 24, the AGC control section 21 can continuously set the AGC voltage within the same control range to the AGC amplifier section in response to an input signal power.例文帳に追加

また、ＡＧＣ増幅部に対してはＤ／Ａ変換回路２４を介して、予め各無線通信方式に対応して制御プロファイル記憶部２２に記憶された制御プロファイルに従ってＡＧＣ電圧を制御するので、入力信号電力に対応してＡＧＣ電圧を同じ制御範囲で連続してＡＧＣ増幅部に設定することができる。 - 特許庁

A dq-three phase individual converters 85 perform a conversion process individually for every phase, and converts a d-axis voltage command value Vd and a q-axis voltage command value Vq in dq coordinates into a U-phase ac voltage command value Vu, a V-phase ac voltage command value Vv and a W-phase ac voltage command value Vw in the three-phase ac coordinates of static coordinates.例文帳に追加

ｄｑ−３相個別変換部８５は各相毎に個別に変換処理を行い、ｄｑ座標上でのｄ軸電圧指令値Ｖｄ及びｑ軸電圧指令値Ｖｑを、静止座標である３相交流座標上でのＵ相交流電圧指令値Ｖｕ及びＶ相交流電圧指令値Ｖｖ及びＷ相交流電圧指令値Ｖｗに変換する。 - 特許庁

This binarization processor is provided with an amplifier 13 for amplifying a LOG video signal as a response signal, an A/D conversion part 14 for converting the amplified video signal into a digital signal, a primary signal correction processing part 15 for performing primary signal correction processing on a digital-converted signal, and a binarization processing part 16 for performing binarization processing on a signal with the correction processing performed thereon.例文帳に追加

応答信号のＬＯＧビデオ信号を増幅するアンプ１３と、増幅されたＬＯＧビデオ信号をデジタル信号に変換するＡ／Ｄ変換部１４と、デジタル変換された信号に対して一次信号補正処理を行う一次信号補正処理部１５と、一次信号補正処理がなされた信号に対して２値化処理を行う２値化処理部１６とを設ける。 - 特許庁

The PAPI monitoring device is constituted by a plurality of light receiving devices 42, a multiplexer 45 for dividing signals into timesharing, a logarithmic conversion booster 46 for logarithmically converting an optical signal converted into a serial signal from respective light receiving devices, an A/D converter 47 for converting the output signal to a digital code, and a calculating circuit 48 for calculating the signal.例文帳に追加

ＰＡＰＩ監視装置は、複数の受光装置４２と、それらの信号をタイムシェアリングに時分割するマルチプレクサ４５と、直列信号に変換された各受光装置からの光信号を対数変換する対数変換増幅器４６と、その出力信号をデジタルコードに変換するＡ／Ｄ変換器４７と、その信号を演算する演算回路４８から構成される。 - 特許庁

The camera module 1 directly outputs a digital image output signal S1 picked up by a sensor unit 11 and outputted to an output unit 14 with parallel communication by conversion by an A-D converter 12 to a principal unit 2 and also outputs a digital image output signal S3 from which predetermined subordinate bit data are subtracted to a CPU 13 for adjusting the sensor unit 11 by controlling an actuator.例文帳に追加

カメラモジュール１は、センサ部１１で撮像されＡ／Ｄ変換部１２で変換されてパラレル通信で出力部１４に出力されるデジタル画像出力信号Ｓ１をそのまま本体ユニット２に出力するとともに、アクチュエータ１５を制御してセンサ部１１を調整するＣＰＵ１３に所定の下位ビットデータを間引いたデジタル画像出力信号Ｓ３を出力する。 - 特許庁

The image processing part 36 is composed of a first masking part 50 for masking the image data output from an A/D (analog-digital convertor) 35; a PinP processing circuit 51 for executing the resolution conversion process and the PinP process for the masked image data; and a second masking part 52 for masking the image data output from the PinP processing circuit 51 again.例文帳に追加

画像処理部３６は、Ａ／Ｄ３５から出力された画像データに対してマスク処理を施す第１マスク処理部５０と、マスク処理が施された画像データに対して解像度変換処理とＰｉｎＰ処理とを行なうＰｉｎＰ処理回路５１と、ＰｉｎＰ処理回路５１から出力された画像データに対して再度マスク処理を施す第２マスク処理部５２とからなる。 - 特許庁

Affection of noise due to the driving current accompanying with the servo driving control can be completely eliminated by starting an operation of a D/A conversion processor 102 subsequently to interrupt a power supply voltage of a digital data reading processor 101, after the writing to a memory section 108 of digital voice data is finished, which are read out from an optical disk by the digital data reading processor 101.例文帳に追加

デジタルデータ読込処理部１０１により光ディスクから読み出されたデジタル音声データのメモリ部１０８への書き込みが終了した後に、デジタルデータ読込処理部１０１の電源電圧を遮断してから、Ｄ/Ａ変換処理部１０２の動作を開始することで、サーボ駆動制御に伴う駆動電流によるノイズの影響を完全に無くすことができる。 - 特許庁

According to the present invention, there is provided a communication speed setting system for a facsimile apparatus including a modem that is connected to a general subscriber line and that has a communication speed switching function, a level detection circuit that detects a signal level on the line, an A/D conversion circuit that A/D converts an output signal of the level detection circuit, and a control circuit that determines an optimum communication speed on the basis of an output signal of the A/D conversion circuit, wherein a transmitting side of the facsimile apparatus transmits a predetermined line-quality measurement modem signal after establishing a connection with the line; a receiving side of the facsimile apparatus computes the S/N ratio of the line on the basis of a received signal level of the line-quality measurement modem signal and a noise level upon silence, determines the optimum communication speed, and informs the transmitting side of the facsimile apparatus of the communication speed; and the transmitting side of the facsimile apparatus sets the speed informed by the receiving side of the facsimile apparatus to the modem and communicates an image signal. 例文帳に追加

発明によるファクシミリの通信速度設定方式は、一般加入回線に接続され通信速度の切替機能を有するモデムと１回線上の信号レベルを検出するレベル検出回路と、該レベル検出回路の出力信号をＡ／Ｄ変換するＡ／Ｄ変換回路と、該Ａ／Ｄ変換回路の出力信号により最適な通信速度を決定する制御回路を有するファクシミリ装置に於いて２回線接続完了後送信側ファクシミリ装置から予め定められた回線品質測定用モデム信号を送信し、受信側ファクシミリ装置では前記回線品質測定用モデム信号の受信信号レベル及び無信号時のノイズレベルから回線のＳ／Ｎ比を算出し、最適な通信速度を判定して送信側ファクシミリ装置に通信速度を通知し、送信側ファクシミリ装置は前記受信側ファクシミリ装置から通知された速度を前記モデムに設定して画信号の通信を行なうことを特徴とする。 - 特許庁

A CPU 201 transfers a part of output data from an A/D converter 223 determined as processing data bit as regular A/D conversion result data to a RAM 203 together with its corresponding timer value to write these data in a prescribed area.例文帳に追加

鍵あるいは前記ペダルの動作状態において出力されるセンサの検出信号の信号レベル範囲に基づいて、変換センサデータのデータ範囲が予め定めた所定データ範囲となるようにデータ変換を行い、あるいは、センサの検出信号の信号レベル範囲を検出し、変換センサ信号の信号レベル範囲が予め定めた所定信号レベル範囲となるように検出信号の増幅率を変化させて増幅することにより変換センサ信号を生成し、出力するので、後段のデータ処理系のＲＡＭ容量を増大させることなく、処理系で使用するビット長に対して適切なダイナミックレンジを有するセンサデータあるいはセンサ出力信号を得られる。 - 特許庁

A parallel A/D conversion circuit comprises a plurality of comparators for comparing input signals in parallel, input signal wirings for distributing an input signal to the plurality of comparators, and a sampling clock distribution circuit for distributing a sampling clock for sampling the input signal for the plurality of comparators and determining distributing timing of the sampling clock in accordance with a delay of the input signal by the input signal wirings.例文帳に追加

並列形Ａ／Ｄ変換回路は、入力信号を並列に比較する複数の比較器と、複数の比較器に対して入力信号を分配する入力信号配線と、複数の比較器に対して入力信号をサンプリングするサンプリングクロックを分配し、サンプリングクロックの分配タイミングが、入力信号配線による入力信号の遅延に応じて決定されるサンプリングクロック分配回路とを有している。 - 特許庁

The Δ-Σ type A/D conversion circuit is composed of a comparator for connecting a Δ-Σ modulator to two resonant tunnel diodes RTD1, RTD2 between two terminals in series and connecting an electric field effect transistor Tr3 to the resonant tunnel diode RTD1 in parallel, an input electric field effect transistor Tr1, a capacitor C, and a feedback electric field effect transistor Tr2.例文帳に追加

Δ−Σ型Ａ／Ｄ変換回路におけるΔ−Σモジュレータを、２つの端子間に２つの共鳴トンネルダイオードＲＴＤ１、ＲＴＤ２を直列に接続し、その一方の共鳴トンネルダイオードＲＴＤ１に並列に電界効果型トランジスタＴｒ３を接続したコンパレータと、入力用の電界効果型トランジスタＴｒ１と、コンデンサＣと、フィードバック用の電界効果型トランジスタＴｒ２によって構成した。 - 特許庁

A control section 10 cuts data corresponding to the frequency components from the second order component to the n-th order component in the leakage detecting digital current signal Id output from the A/D conversion section 60, extracts leakage determining data corresponding to a fundamental frequency component included in the leakage detecting digital current signal Id, and determines the existence of a leakage based on the extracted leakage determining data.例文帳に追加

制御部１０は、Ａ／Ｄ変換部６０から出力された漏電検出用デジタル電流信号Ｉｄの２次成分からｎ次成分までの周波数成分に相当するデータをカットして、漏電検出用デジタル電流信号Ｉｄに含まれる基本周波数成分に相当する漏電判定用データを抽出し、抽出した漏電判定用データに基づいて漏電の有無を判定する。 - 特許庁

The analog input channel 5 to which the constant voltage generated by the constant-voltage generation circuit 3 is applied is selected periodically by a CPU from among plural analog input channels 7 by a selector 6 for selecting one analog input channel from among the plural analog input channels, and subjected to the A/D conversion, to thereby enable to acquire the supply voltage continuously and to monitor fluctuation and transition of the supply voltage.例文帳に追加

複数のアナログ入力チャネル７から１アナログ入力チャネルを選択するするセレクタ６により複数のアナログ入力チャネル７から、一定電圧生成回路３により生成された一定電圧を印加したアナログ入力チャネル５をＣＰＵにより定期的に選択して、Ａ／Ｄ変換することで、電源電圧を連続的に求めることができ、電源電圧の変動、遷移を監視することができる。 - 特許庁

The treating apparatus includes an analog power quantity regulating the output element 5 for regulating and outputting the analog power quantity (x) so that the number of the decomposition of the A/D conversion element 6 becomes larger in the case that the level of the analog power quantity (x) to be input is low, than the case that the level of the analog power quantity (x) is high.例文帳に追加

アナログ電気量ｘが入力されるように電気量センサ１とＡ／Ｄ変換要素６との間に設けられ前記Ａ／Ｄ変換要素６における分解数が前記入力されるアナログ電気量ｘのレベルが大きい場合より小さい場合の方が大きくなるように前記入力されるアナログ電気量ｘを調整して出力するアナログ電気量調整出力要素５を設けた電力配電用電気量処理装置である。 - 特許庁

A speech recognition method constitutes an interpreter which calculates the dynamic state recognition parameter DIP for the speech input data as an output of an A/D conversion section by a state recognition preprocessing section S1 in Fig. 1, and determines a next processing part with information on the calculated dynamic state recognition parameter DIP, and a state recognition variable estimation section which calculates a variable noise processing reference parameter RTH.例文帳に追加

本発明による音声認識方法は、図１の状況認知前処理部Ｓ１によるＡ／Ｄ変換部の出力になる音声入力データに対して動的状況認知パラメータＤＩＰを算出、算出された動的状況認知パラメータＤＩＰの情報により次の処理部分を決定するインタープリターと、可変雑音処理基準パラメータＲＴＨを算出する状況認知変数推定部を構成しておく。 - 特許庁