Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
「CELL LINES」に関連した英語例文の一覧と使い方 - Weblio英語例文検索
[go: Go Back, main page]

1153万例文収録!

「CELL LINES」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > CELL LINESの意味・解説 > CELL LINESに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

CELL LINESの部分一致の例文一覧と使い方

該当件数 : 1062



例文

CHONDROCYTE CELL-LINES例文帳に追加

軟骨細胞株 - 特許庁

Because right now, stem cell lines例文帳に追加

現在のところ幹細胞株は - 映画・海外ドラマ英語字幕翻訳辞書

MEMORY CELL WITH ACCESS LINES IN PLANE例文帳に追加

平面状にアクセスラインを具備したメモリセル - 特許庁

Word lines, plate lines, and bit lines are connected respectively to the memory cell.例文帳に追加

本発明において、ワード線、プレート線及びビット線は、それぞれ前記メモリセルと結合する。 - 特許庁

例文

To provide a two port type SRAM cell having a column clear function in which vertical lines crossing a cell are four lines or less and all lines are six lines or less.例文帳に追加

セルを横切る垂直ラインが4本以下で、総ライン数6本以下の、列クリア機能を有する2ポート式SRAMセルを提供すること。 - 特許庁


例文

To provide cell lines expressing simian adenovirus genes and methods for using vectors and cell lines.例文帳に追加

サルアデノウイルス遺伝子を発現する細胞系、ベクターおよび細胞系の使用方法の提供。 - 特許庁

The word lines (110) cross the bit lines (120) at memory cell locations (130) and are coextensive with the bit lines (120) at crossing points.例文帳に追加

ワードライン(110)は、メモリセル位置(130)でビットライン(120)と交差し、交点においてビットライン(120)と同延にある。 - 特許庁

There are further provided transformed rodent cell lines, a method for the production of the heterologous protein in the cell lines, and a kit for the construction of the cell lines.例文帳に追加

形質転換された齧歯動物細胞系、前記細胞系における異種タンパク質の産生のための方法、および前記細胞系の構築のためのキット。 - 特許庁

The spare memory cell connects the pair of first bit lines of the memory cell to the pair of second bit lines of the flipped memory cell, and connects the pair of second bit lines of the memory cell to the pair of first bit lines of the flipped memory cell.例文帳に追加

予備メモリセルはメモリセルの第1ビットライン対をフリップされたメモリセルの第2ビットライン対に連結し、メモリセルの第2ビットライン対をフリップされたメモリセルの第1ビットライン対に連結するマルチポート半導体メモリ装置とした。 - 特許庁

例文

The memory includes bit lines, word lines, and a memory cell array including memory cells provided corresponding to intersections of the bit lines and the word lines.例文帳に追加

メモリは、ビット線と、ワード線と、ビット線とワード線との交点に対応して設けられたメモリセルを含むメモリセルアレイとを備える。 - 特許庁

例文

INSULIN-SECRETING CELL LINES, METHODS OF PRODUCTION AND USE例文帳に追加

インシュリン分泌細胞系、その製造方法と使用 - 特許庁

In the device there is provided with a memory cell array 300 having word lines and bit lines with fixed pitches.例文帳に追加

不変ピッチのワード線及びビット線を持つメモリ・セル・アレイ(300)を開示した。 - 特許庁

The standard cell lines 11, 12, 13, ... are flipped on every other line, the standard cell lines 11, 12 share a P region, and the standard cell lines 12, 13 share N wells.例文帳に追加

各スタンダードセル列11,12,13,…は1列おきにフリップされており、スタンダードセル列11,12がP領域を共有し、スタンダードセル列12,13がNウェルを共有している。 - 特許庁

The invention also relates to a composition comprising these cell lines and a kit containing such cell lines.例文帳に追加

本発明はまたこれら細胞株からなる組成物およびこのような細胞株を含むキットに関するものである。 - 特許庁

CRYOPRESERVATION BAG ASSEMBLY FOR MAMMALIAN CELL LINES例文帳に追加

哺乳動物細胞株のための低温保存袋アセンブリー - 特許庁

Two bit lines corresponding to every two cell units constituting each memory cell belonging to the same memory cell column constitute pairs of bit lines.例文帳に追加

同一のメモリセル列に属する各メモリセルを構成する2個ずつのセルユニットに対応する2本のビット線は、ビット線対を構成する。 - 特許庁

The metal lines are divided into the metal line 122a in a cell region and the metal lines 122b, 122c in a periphery region.例文帳に追加

セル領域の金属配線(122a)と周辺領域の金属配線(122b,122c)に区分される。 - 特許庁

Control gate lines of cell transistors of the same row out of a plurality of cell transistors are connected respectively to the row lines.例文帳に追加

上記行線には複数のセルトランジスタのうちの同一行のセルトランジスタの制御ゲートがそれぞれ接続される。 - 特許庁

Methods for producing these cell lines are also provided.例文帳に追加

これらの細胞系を生産する方法もまた提供する。 - 特許庁

The dummy bit lines are arranged so that the center line having no cell transistor is held between the left and right lines having cell transistors.例文帳に追加

そのダミービット線は、セルトランシズタを有しない中央の線をセルトランジスタを有する左右の線が挟むように配置する。 - 特許庁

A memory cell structure 10 comprises a plurality of bit lines 12 and word lines 14 across them.例文帳に追加

メモリ・セル構造(10)であって、 複数のビット線(12)と、それに交差するワード線(14)とを含む。 - 特許庁

A static memory cell connected to word and data lines is used.例文帳に追加

ワード線およびデータ線に接続されたスタティックメモリセルを用いる。 - 特許庁

In this case, word lines of the regular memory cell MC is inactivated prior to the word lines of the dummy cell DMC.例文帳に追加

この場合、正規メモリセルMCのワード線の非活性化をダミーセルDMCのワード線の非活性化よりも先行的に実施する。 - 特許庁

Pipe lines 14 and 16 are connected to a fuel cell stack 1.例文帳に追加

燃料電池スタック1には、管路14、16が接続する。 - 特許庁

Each cell array 1 has a plurality of bit lines BL arranged in the column direction, a plurality of word lines WL arranged in the row direction, two dummy word lines DWL0, DWL1, the FBC 5 arranged near intersections between the bit lines BL and the word lines WL and a dummy cell 6 arranged near the intersections between the bit lines and the word lines.例文帳に追加

各セルアレイ1は、カラム方向に配置される複数のビット線BLと、ロウ方向に配置される複数のワード線WLと、2本のダミーワード線DWL0,DWL1と、ビット線BLおよびワードWL線の交点付近に配置されるFBC5と、ビット線およびワード線の交点付近に配置されるダミーセル6とを有する。 - 特許庁

EXTRACT DERIVED FROM AJUGA REPTANS CELL LINES AND ITS PREPARATION AND USE例文帳に追加

アジュガ・レプタンス細胞株由来の抽出物、その製造及び使用 - 特許庁

Word lines WL1-4 corresponding to each memory cell are provided.例文帳に追加

各メモリセルに対応するワード線WL1〜4が設けられている。 - 特許庁

Further, cell lines used in the methods, and the cell lines and the chromosomes produced by the methods are provided.例文帳に追加

さらに、これらの方法で使用される細胞系、ならびにこれら方法によって生産される細胞系および染色体も提供される。 - 特許庁

To screen a memory cell which applies disturbance to other memory cells sharing bit lines and source lines during a memory cell writing operation.例文帳に追加

メモリセルに書き込み動作を行う時、ビット線及びソース線を共通にする他のメモリセルにディスターブを与えるメモリセルをスクリーニングする。 - 特許庁

MATERIALS AND METHODS RELATING TO THE PRODUCTION AND MAINTENANCE OF CELL LINES例文帳に追加

細胞系の産生および維持に関連する物質および方法 - 特許庁

To provide cell lines and vectors expressing simian adenovirus gene, and to provide methods of using the cell line.例文帳に追加

サルアデノウイルス遺伝子を発現する細胞系、ベクターおよび細胞系の使用方法の提供。 - 特許庁

The memory cell array 1 has memory cells connected to the word lines and bit lines and arranged in matrix.例文帳に追加

メモリセルアレイ1は、ワード線、及びビット線に接続された複数のメモリセルがマトリックス状に配置されている。 - 特許庁

In the memory cell array, a plurality of memory cells connected to word lines and bit lines are arranged in matrix.例文帳に追加

メモリセルアレイは、ワード線、及びビット線に接続された複数のメモリセルがマトリックス状に配置されている。 - 特許庁

To widen limit of scale of an MRAM memory cell array by reducing substantially capacity of word lines and bit lines.例文帳に追加

ワード線、ビット線の容量を実質的に低減してMRAMメモリセルアレイの規模の限界を広げる。 - 特許庁

The memory cell array includes a plurality of memory cells respectively sharing a plurality of word lines and a plurality of bit lines.例文帳に追加

メモリセルアレイは、複数のワードラインと、複数のビットラインをそれぞれ共有する複数のメモリセルを含む。 - 特許庁

The cell transistor device further includes a plurality of bit lines BL, a plurality of word lines WL, and a plurality of cell capacitors connected to source/drain regions of the cell transistor device.例文帳に追加

セルトランジスタデバイスはさらに、複数のビット線BLと、複数のワード線WLと、セルトランジスタデバイスのソース/ドレイン領域に接続される複数のセルキャパシタとを備える。 - 特許庁

A semiconductor memory device comprises a nonvolatile memory cell, bit lines connected to the nonvolatile memory cell, and a control circuit part connected to the nonvolatile memory cell and the bit lines.例文帳に追加

不揮発性メモリセル、その不揮発性メモリセルに接続されたビットライン及びその不揮発性メモリセルとビットラインに接続された制御回路部を含む半導体記憶装置。 - 特許庁

This ferroelectric memory has a plurality of word lines, a plurality plate lines, a plurality of bit line pairs, a plurality of charge lines and a memory cell.例文帳に追加

強誘電体メモリは,複数のワード線と複数のプレート線と複数のビット線対と複数のチャージ線とメモリセルとを有する。 - 特許庁

Thereby, when a memory cell is tested driving successively many word lines, normal word lines and spare word lines can be normally enabled.例文帳に追加

これにより、多数本のワードラインを順次駆動しながらメモリセルをテストする際に、ノーマルワードライン及びスペアワードラインを正常にイネーブルにできる。 - 特許庁

To provide a factor inducing the differentiation of osteoblasts to a broad range of cell lines and/or cell lines different from conventional cells.例文帳に追加

広い範囲の細胞株および/または従来とは異なる細胞株に対して骨芽細胞分化誘導能を有する因子を提供すること。 - 特許庁

Cell power supply lines (PVL0-PVLn) are arranged for each memory cell column, impedance or a voltage level of the cell power supply lines is adjusted according to a voltage level of bit lines (BL0, /BL0-BLn, /BLn) of a bit line of a corresponding column.例文帳に追加

メモリセル列毎に、セル電源線(PVL0−PVLn)を配設し、対応の列のビット線(BL0,/BL0−BLn,/BLn)の電圧レベルに従ってセル電源線のインピーダンスまたは電圧レベルを調整する。 - 特許庁

The invention relates to compositions, methods and cell lines related to controlling insects.例文帳に追加

昆虫の防除に関連した組成物、方法及び細胞からなる。 - 特許庁

Steering and bit lines are segmented along columns of a memory cell array.例文帳に追加

ステアリングラインとビットラインとはメモリセルアレイの列に沿ってセグメント化される。 - 特許庁

The plate lines PL00-PLjm are prepared for every memory cell section 111.例文帳に追加

プレート線PL00〜PLjmは、メモリセル部111ごとに設けられる。 - 特許庁

NOVEL ADENOVIRAL VECTORS, PACKAGING CELL LINES, RECOMBINANT ADENOVIRUS AND METHOD例文帳に追加

新規なアデノウイルスベクター、パッケージング細胞系、組換えアデノウイルスおよび方法 - 特許庁

Bit lines of respective reference cell RC0, RC1 are common.例文帳に追加

それぞれの各リファレンスセルRC0,RC1のビット線は共通とする。 - 特許庁

The solar cell 7 is provided with lines 73, and the dial 5 between the openings 51 is provided with a camouflage pattern P with lines 52 that are nearly continuous to the lines 73 of the solar cell 7.例文帳に追加

太陽電池7には筋目73があり、開口部51間の文字板5には太陽電池7の筋目73に略連続する筋目52を有するカムフラージュパターンPが設けてある。 - 特許庁

The semiconductor memory device includes a plurality of memory cell arrays each having a plurality of memory cells which are arranged in a matrix state, and a plurality of cell plate lines each being shared by the plurality of memory cell arrays, each of the cell plate lines corresponding to each of rows of the memory cell and each of the cell plate lines being connected to the memory cells of a corresponding one of rows.例文帳に追加

半導体メモリ装置であって、それぞれが、マトリックス状に配置された複数のメモリセルを有する複数のメモリセルアレイと、それぞれが、前記複数のメモリセルアレイに共通して、前記複数のメモリセルの各行に対応し、対応する行のメモリセルに接続された複数のセルプレート線とを有する。 - 特許庁

In each switch cell 20N, a control cell line 25 is arranged on the cell center in one direction; each of the two voltage cell lines 23A, 23B and each of the two power source cell lines 24A, 24B are arranged parallelly with the control cell line 25 and at equal-distant positions from the control cell line 25 interposing the control cell line 25, respectively.例文帳に追加

各スイッチセル20Nにおいて、制御セル線25がセル中心を通り一方向に配置され、2本の電圧セル線23A,23Bと、2本の電源セル線24A店Bの各々が、制御セル線25と並行に、かつ、制御セル線25を挟んで制御セル線25から等距離の位置に互いに並行に配置されている。 - 特許庁

例文

Common internal data lines 43 amounting to k+m lines (m is a natural number) are commonly arranged in the memory cell array blocks 31.例文帳に追加

メモリセルアレイブロック31に共通にk+m本(mは自然数)の共通内部データ線43が配設される。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
  
JESC: Japanese-English Subtitle Corpus映画・海外ドラマ英語字幕翻訳辞書のコンテンツは、特に明示されている場合を除いて、次のライセンスに従います:
Creative Commons Attribution-ShareAlike 4.0 International (CC BY-SA 4.0)
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS