「Dq1」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The reversed output terminal 52-2 is arranged at the vicinity of the output terminal 52-1 and the external clock terminal 55-1 and outputs a reversed data signal DQ1B to which the data signal DQ1 is reversed to the outside.例文帳に追加

反転出力端子５２−２は、出力端子５２−１と外部クロック端子５５−１の近傍に配設され、データ信号ＤＱ１を反転した反転データ信号ＤＱ１Ｂを外部へ出力する。 - 特許庁

Transition period fuel injection rate compensation correction amount dQ1 (S120, S124) and whole close period fuel injection rate compensation correction amount dQ2 (S122, S126) are calculated with separating to valve open and close drive transition period and full open period of a fuel injection valve according to difference of contribution of fuel injection rate.例文帳に追加

燃料噴射率の寄与の違いに応じて燃料噴射弁の開閉弁駆動過渡期間と全開期間とに区分して過渡期間燃料噴射率補償補正量ｄＱ１（Ｓ１２０，Ｓ１２４）と全開期間燃料噴射率補償補正量ｄＱ２と（Ｓ１２２，Ｓ１２６）を算出している。 - 特許庁

In a test mode, a bypass path B0 becomes in a conductive state, data inputted to a DQ terminal DQ0 is held as input data for a terminal DQ1 in accordance with transition of a first direction of a CLK signal, and it is held as input data for DQ0 in accordance with transition of a second direction of the CLK signal.例文帳に追加

テストモード時には、バイパス経路Ｂ０が導通状態となり、ＤＱ端子ＤＱ０に入力されたデータが、ＣＬＫ信号の第一の方向の遷移に応じてＤＱ端子ＤＱ１への入力データとして保持され、また、ＣＬＫ信号の第二の方向の遷移に応じてＤＱ０への入力データとして保持される。 - 特許庁

By a timing optimizing circuit 51, transmission timings in a DQ0 transmitting/receiving circuit 48, DQ1 transmitting/receiving circuit 49 and DQ2 transmitting/receiving circuit 50 are adjusted so that the data signals of each bit of data signals DQ0-DQ2 to be transmitted by a memory controller 41 can be received at a center point by a memory 42.例文帳に追加

タイミング最適化回路５１により、ＤＱ０送受信回路４８、ＤＱ１送受信回路４９およびＤＱ２送受信回路５０における送信タイミングを調整し、メモリ４２が、メモリコントローラ４１が送信するデータ信号ＤＱ０〜ＤＱ２の各ビットのデータ信号をセンターポイントで受信できるようにする。 - 特許庁