「FET1」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The first shunt switch FET1 is connected to the first high frequency terminal RF1.例文帳に追加

第１のシャントスイッチＦＥＴ１は、第１の高周波端子ＲＦ１に接続される。 - 特許庁

Therefore, when a control signal fc is at a low level, the FET1 can be set to an OFF state.例文帳に追加

このため、制御信号ｆｃがローレベルの時、ＦＥＴ１をオフ状態に設定できる。 - 特許庁

A switch circuit 3 is composed of two field effect transistors FET1 and FET2.例文帳に追加

スイッチ回路部３を２つの電界効果トランジスタＦＥＴ１，ＦＥＴ２によって構成する。 - 特許庁

Diodes D1, D2 are connected in parallel with the MOS TRs FET1, FET2.例文帳に追加

該ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２に並列にダイオードＤ１、Ｄ２が接続される。 - 特許庁

When a negative potential is applied to the drain of the FET1 and the collector of the transistor Q2 and a positive potential is applied to the source of the FET1, the second current path is conducted and the first current path is interrupted to drive the gate of the FET1 which is thereby conducted thus conducting the rectification current path.例文帳に追加

ＦＥＴ１のドレインとトランジスタＱ２のコレクタに負電位が印加され、ＦＥＴ１のソースに正電位が印加されるとき、第２の電流路が導通されることにより、第１の電流路は遮断され、ＦＥＴ１のゲートを駆動し、ＦＥＴ１を導通させ整流電流路を導通する。 - 特許庁

When a positive potential is applied to the drain of the FET1 and the collector of the transistor Q2 and a negative potential is applied to the source of the FET1, the second current path is interrupted and the first current path is conducted to drive the gate of the FET1 which is thereby interrupted thus interrupting the rectification current path.例文帳に追加

ＦＥＴ１のドレインとトランジスタＱ２のコレクタに正電位が印加され、ＦＥＴ１のソースに負電位が印加されるとき、第２の電流路が遮断されることにより、第１の電流路は導通され、ＦＥＴ１のゲートを駆動し、ＦＥＴ１を遮断させ整流電流路を遮断する。 - 特許庁

The inverse class-F amplifier circuit includes an FET1 and an output load circuit 2.例文帳に追加

本発明の逆Ｆ級増幅回路は、ＦＥＴ１と、出力負荷回路２とを備えている。 - 特許庁

The transistor FET1 is turned on in response to input of a high level delay signal FP.例文帳に追加

ハイレベルの遅延信号ＦＰが入力されることに応じてトランジスタＦＥＴ１はターンオンされる。 - 特許庁

Consequently, the transistor FET1 has a threshold voltage higher than the reference threshold voltage Vto.例文帳に追加

よってトランジスタＦＥＴ１は、基準しきい値電圧Ｖｔｏよりも高いしきい値電圧を有する。 - 特許庁

Drains of a first FET1 and a second FET2 are connected to a first output terminal Out1.例文帳に追加

第１ＦＥＴ１及び第２ＦＥＴ２は、ドレインを第１出力端子Ｏｕｔ１に接続される。 - 特許庁

To provide a protection circuit for preventing degradation or damage of an FET1.例文帳に追加

本発明は、ＦＥＴ１の劣化ないし破壊を防止するための保護回路を提供することを目的とする。 - 特許庁

When a switching signal is applied to both gates G of the MOS TRs FET1, FET2, the MOS TRs FET1, FET2 are conductive and the other terminals T4, T4 of the secondary side terminal pairs of the baluns BT1, BT2 are conductive through ground connected to the MOS TRs FET1, FET2.例文帳に追加

ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２の両方のゲートＧには、切換信号が印加されると、ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２がオンとなり、バランＢＴ１、ＢＴ２の２次側の端子対の他方側Ｔ４、Ｔ４同士が、ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２に接続されたグラウンドを介して導通する。 - 特許庁

A transistor FET1 is provided between the DC power supply and a negative-side terminal of the electrolytic capacitor C1.例文帳に追加

直流電源と電解コンデンサＣ１の負側端子との間にトランジスタＦＥＴ１が設けられる。 - 特許庁

A switching duty control circuit 14G controls an on-duty of a transistor FET1 in accordance with an output voltage.例文帳に追加

スイッチングデューティ制御回路１４Ｇは、出力電圧に応じて、トランジスタＦＥＴ１のオンデューティを制御する。 - 特許庁

This circuit has a transistor FET1 for signal-processing and a bias-adjusting circuit 1, which adjusts its bias voltage.例文帳に追加

信号処理用トランジスタＦＥＴ１と、そのバイアス電圧を調整するバイアス調整回路１とを有する。 - 特許庁

When the voltage on the negative power supply starts falling, the electronic switch 21 turns off, and the drain voltage 7 of the FET1 turns to an off-level.例文帳に追加

−電源が下がり始めると電子スイッチ２１はＯＦＦとなりＦＥＴ１のドレイン電圧７はＯＦＦとなる。 - 特許庁

A capacitor C2 is charged by a series circuit comprising a starting resistor R1 and a field effect transistor FET1.例文帳に追加

起動抵抗Ｒ１及び電界効果トランジスタＦＥＴ１の直列回路によって、コンデンサＣ２を充電する。 - 特許庁

The other terminals T4 of the secondary side terminal pairs are connected respectively to MOS transistors(TRs) FET1, FET2.例文帳に追加

２次側の端子対のうち、他方の端子Ｔ４は、それぞれＭＯＳトランジスタＦＥＴ１、ＦＥＴ２に接続される。 - 特許庁

A semi-conductor switch 100 for the capacitor CS for the correction for correcting an electrostatic capacity of an LC resonance circuit is constituted of an N-channel MOS type FET1, and a gate of the FET1 is connected to an anode of a diode D1.例文帳に追加

ＬＣ共振回路の静電容量を補正するための補正用コンデンサＣ_Sに対する半導体スイッチ１００をＮチャネルＭＯＳ形ＦＥＴ１により構成し、このＦＥＴ１のゲートを、ダイオードＤ１のアノードに接続する。 - 特許庁

The first through switch FET1 is connected between a common terminal ANT and a first high frequency terminal RF1.例文帳に追加

第１のスルースイッチＦＥＴ１は、共通端子ＡＮＴと第１の高周波端子ＲＦ１との間に接続される。 - 特許庁

In addition, since the FET1 and the FET2 are turned on and off at a high frequency, the capacity of the capacitor C2 can be reduced.例文帳に追加

しかも、高周波でＦＥＴ１とＦＥＴ２をオン／オフさせているため、コンデンサＣ２の容量も小さくて済む。 - 特許庁

A power supply control circuit 17 controls power supply to transistors FET1 and FET2 on the basis of the control clock signal PCK.例文帳に追加

導通制御回路１７は、制御クロック信号ＰＣＫに基づいてトランジスタＦＥＴ１およびＦＥＴ２を導通制御する。 - 特許庁

The transistors FET1, FET2 are controlled to an ON-state when switching the relay 10 from an OFF-state to an ON-state.例文帳に追加

トランジスタＦＥＴ１、ＦＥＴ２は、リレー１０をオフ状態からオン状態に切り替えるときにオン状態に制御される。 - 特許庁

An MOS transistor FET1 is temporarily made conductive during the period when the insulating gate type bipolar transistor IGBT1 is off (off time).例文帳に追加

絶縁ゲート型バイポーラトランジスタＩＧＢＴ１がオフする時間（オフ時間）内にＭＯＳトランジスタＦＥＴ１を一時的に導通させる。 - 特許庁

When the negative power supply 4 rises to a specified value, the electronic switch 21 turns on, and the positive power supply 3 is applied to a drain of an FET1.例文帳に追加

−電源４が規定値まで立ち上がると電子スイッチ２１はＯＮとなりＦＥＴ１のドレインに＋電源３が印加される。 - 特許庁

Thereafter, when a charger (500) is connected between the external connecting terminals (101, 102), a discharge control switch (FET1) is immediately turned ON.例文帳に追加

その後に外部接続端子（１０１，１０２）間に充電器（５００）を接続すると、放電制御スイッチ（ＦＥＴ１）を直ちにオンする。 - 特許庁

A transistor TR2 makes the field effect transistor FET1 turn to an off state, based on voltage generated on both ends of the resistor R4.例文帳に追加

トランジスタＴＲ２は、抵抗Ｒ４の両端に発生した電圧に基づいて、電界効果トランジスタＦＥＴ１をオフ状態にさせる。 - 特許庁

A back gate voltage Vsb is outputted from a back gate voltage generation circuit VBGN and inputted to the back gate of a transistor FET1.例文帳に追加

バックゲート電圧生成回路ＶＢＧＮからはバックゲート電圧Ｖｓｂが出力され、トランジスタＦＥＴ１のバックゲートに入力される。 - 特許庁

There are an amplification circuit 10 having a first active element FET1 that allows a high-frequency signal to be subjected to power amplification, and a constant-current circuit 11 having a PNP transistor 2 that is a second active element for applying negative feedback to allow a constant current to flow between the drain and source of the FET1.例文帳に追加

高周波信号を電力増幅する第１の能動素子であるＦＥＴ１を備えた増幅回路１０と、ＦＥＴ１のドレイン−ソース間に定電流を流すように負帰還をかける第２の能動素子であるＰＮＰトランジスタ２を備えた定電流回路１１とを備える。 - 特許庁

If the MOS transistor FET1 is temporarily made conductive, a part of the current I1 is permitted to take a roundabout route of the MOSFET1.例文帳に追加

ＭＯＳトランジスタＦＥＴ１を一時的に導通させると電流Ｉ１の一部の電流をＭＯＳＦＥＴ１にバイパスさせることができる。 - 特許庁

An ECU 102 changes a duty ratio of an electric field effect transistor FET1 based on this arithmetic operation result, and also returns its duty ratio to the original duty ratio.例文帳に追加

ＥＣＵ１０２では、この演算結果に基づき電界効果トランジスタＦＥＴ１のデューティ比を変化させ、また、元のデューティ比に戻す。 - 特許庁

When a high level output signal Vo1 is inputted to the reset input terminal R of a flip-flop FF, a transistor FET1 is turned off.例文帳に追加

フリップフロップＦＦのリセット入力端子Ｒにハイレベルの出力信号Ｖｏ１が入力されると、トランジスタＦＥＴ１はターンオフされる。 - 特許庁

Then high speed switching is performed for a voltage supplied from the DC power supply 7 to the capacitor C1 by ON/OFF control of FET1 and FET2.例文帳に追加

このとき、ＤＣ電源７からコンデンサＣ１に供給される電圧を、ＦＥＴ１，ＦＥＴ２のＯＮ／ＯＦＦ制御により高速スイッチングする。 - 特許庁

A conduction control circuit 17G controls transistors FET1 and FET2 depending on the reference clock signal RCK or the control clock signal PCK.例文帳に追加

導通制御回路１７Ｇは、基準クロック信号ＲＣＫまたは制御クロック信号ＰＣＫに応じてトランジスタＦＥＴ１、ＦＥＴ２を制御する。 - 特許庁

A phase characteristic and a distortion characteristic of the amplifier at an output level are improved by compensating the characteristic of the FET1 according to the characteristic above.例文帳に追加

この特性によりＦＥＴ１の特性を補償させることで、ある出力レベルにおける増幅器の位相特性及び歪特性を改善させる。 - 特許庁

Drains D of the MOS TRs FET1, FET2 are connected to the secondary terminals T4 of the baluns BT1, BT2 and the sources S are connected to group.例文帳に追加

ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２のドレインＤがバランＢＴ１、ＢＴ２の前記２次側の端子Ｔ４に接続され、ソースＳが接地される。 - 特許庁

When the voltage value of the output voltage signal VIL reaches the error amplification signal V1 (a region E1), the main transistor FET1 is turned off.例文帳に追加

一方、出力電圧信号ＶＩＬの電圧値が、誤差増幅信号Ｖ１に到達すると（領域Ｅ１）、メイントランジスタＦＥＴ１が非導通状態とされる。 - 特許庁

A driver 22 alternately turns on and off FET1 and FET2 at a high frequency, and thereby transfers electric charge stored in a capacitor C3 to a capacitor C2.例文帳に追加

ドライバ２２はＦＥＴ１とＦＥＴ２を高周波で交互にオン／オフさせることにより、コンデンサＣ３に蓄積された電荷をコンデンサＣ２に転送する。 - 特許庁

A voltage monitor part 108a monitors the voltages of an output terminal of a negative voltage generation part 103 and a drain terminal and a source terminal of an FET1 109a.例文帳に追加

電圧監視部１０８ａが、負電圧発生部１０３の出力端子と、ＦＥＴ１ １０９ａのドレイン端子およびソース端子の電圧をモニターする。 - 特許庁

An A-phase motor relay of a three-phase motor is excited, and switching elements FET1-FET6 of a motor drive circuit are forcedly driven at a specific duty ratio for the initial diagnosis (P1-P3).例文帳に追加

３相モータのＡ相モータリレーを励磁し、モータ駆動回路のスイッチング素子ＦＥＴ1 〜ＦＥＴ6 を初期診断用の特定デューテイ比で強制駆動する（Ｐ１〜Ｐ３）。 - 特許庁

The control circuit 8 turns on and off a field effect transistor FET1 of the chopper circuit 3 when the high signal (5 V) is being output from the AND circuit 7.例文帳に追加

制御回路８は、アンド回路７よりＨｉｇｈ信号（５Ｖ）が出力されていると、チョッパ回路３の電界効果トランジスタＦＥＴ１をオンオフ動作させる。 - 特許庁

In response to the output voltage Vout becoming lower than the regulated reference voltage Vr', the voltage comparator COMP1 brings a transistor FET1 into conduction.例文帳に追加

電圧比較器ＣＯＭＰ１は、調整基準電圧Ｖｒ’よりも出力電圧Ｖｏｕｔが小さくなることに応じて、トランジスタＦＥＴ１を導通状態とする。 - 特許庁

The NMOS transistor FET3 is made non-conducting, when the main NMOS transistor FET 1 is conducting, and is made conducting, when the main NMOS transistor FET1 is non-conducting.例文帳に追加

ＮＭＯＳトランジスタＦＥＴ３は、メインＮＭＯＳトランジスタＦＥＴ１が導通の際に非導通にされ、メインＮＭＯＳトランジスタＦＥＴ１が非導通の際に導通にされる。 - 特許庁

An output current from an FET1 is converted into voltage by a resistor R1 and the voltage is fed back to the gate terminals of the FET1 and an FET2 through a source follower circuit consisting of the level shift circuits of n cascade connection diodes D1 to Dn and an FET4 and an output current is extracted from the drain terminal of the FET2.例文帳に追加

ＦＥＴ１の出力電流を抵抗Ｒｌにより電圧変換し、その電圧をＦＥＴ３、ｎ個の縦続接続ダイオードＤ１〜Ｄｎのレベルシフト回路、およびＦＥＴ４からなるソースフォロア回路を介して、ＦＥＴ１およびＦＥＴ２のゲート端子にフィードバックし、ＦＥＴ２のドレイン端子から出力電流を取り出す。 - 特許庁

Next, an FET1 is turned on, a voltage decided by a power source voltage Vcc and resistors R3 and R4 is applied on the output part of a charge pump part 101, the rotation of the scanner motor is started.例文帳に追加

次に、ＦＥＴ１がＯＮされ、チャージポンプ部１０１の出力部に電源電圧Ｖｃｃと抵抗Ｒ３，Ｒ４で決定される電圧が加わり、スキャナモータが回転を開始する。 - 特許庁