「FF2」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

When a reset signal/RESET is 'L', a flip-flop circuit FF1 holds '1' and a flip-flop circuit FF2 holds '0'.例文帳に追加

リセット信号／ＲＥＳＥＴが“Ｌ”のとき、フリップフロップ回路ＦＦ１は、“１”、フリップフロップ回路ＦＦ２は、“０”を保持する。 - 特許庁

A division flip-flop FF2 is inserted to a cluster C having a cluster length which is larger than the predetermined cluster length.例文帳に追加

クラスタ長が予め定められたクラスタ長を超えるクラスタＣに、分割フリップフロップＦＦ２を挿入する。 - 特許庁

The flip-flop FF2 generates a clock having a low frequency divided into sixteenth the clock outputted by the flip-flop FF1.例文帳に追加

フリップフロップＦＦ２は、フリップフロップＦＦ１が出力するクロックを１６分周した周波数の低いクロックを発生する。 - 特許庁

To a flip-flop FF2, the internal clock signal 2CLK is input by a clock selector CS for a loop-back test.例文帳に追加

またフリップフロップＦＦ２には、ループバック試験には、クロックセレクタＣＳによって内部クロック信号２ＣＬＫが入力される。 - 特許庁

When power potential returns again after short break occurs, pieces of data of the flip-flop circuits FF1, FF2 mutually become the same value.例文帳に追加

瞬停が発生した後、再び、電源電位が元に戻ると、フリップフロップ回路ＦＦ１，ＦＦ２のデータは、互いに同じ値となる。 - 特許庁

The flip-flop FF2 is cleared when the low level signal is inputted to the clear input, and the protection processing is not performed.例文帳に追加

フリップフロップＦＦ２は、クリア入力にローレベルの信号が入力されることにより、クリアされてプロテクト処理を実行しない。 - 特許庁

When the reset signal/RESET becomes 'H', the flip-flop circuits FF1, FF2 fetch data by being synchronized with a clock signal CLOCK.例文帳に追加

リセット信号／ＲＥＳＥＴが“Ｈ”になると、クロック信号ＣＬＯＣＫに同期して、フリップフロップ回路ＦＦ１，ＦＦ２は、データを取り込む。 - 特許庁

Then a flip-flop FF2 retrieves the request from the command decoder at the clock timing from the clock phase adjusting unit 130 to supply it to a memory cell array 200.例文帳に追加

そして、フリップフロップFF_2は、クロック位相調整部130からのクロックタイミングでコマンドデコーダからの要求を取り込んでメモリセルアレイ200に供給する。 - 特許庁

Also, the flip-flops FF1 to FF3 apply 1/5-frequency division to a clock inputted to the clock terminal by feedbacking the output of the flip-flop FF2 to the flip-flop of the first stage.例文帳に追加

また、フリップフロップＦＦ２の出力が１段目のフリップフロップにフィードバックされることによってクロック端子に入力されるクロックを５分周する。 - 特許庁

A control circuit 2 includes an overcurrent detection section 24, a control winding voltage detection section 22, an overcurrent mode determination section 21, a restart section 23, and a flip-flop FF2.例文帳に追加

制御回路２は、過電流検出部２４、制御巻線電圧検出部２２、過電流モード判定部２１、リスタート部２３、およびフリップフロップＦＦ２を備える。 - 特許庁

The bias adjustment section BA1 adjusts a DC bias of the flip-flop section to adjust the timing of data transfer between the flop-flops FF1, FF2.例文帳に追加

バイアス調整部ＢＡ１は、フリップフロップ部のＤＣバイアスを調整することにより、フリップフロップＦＦ１、ＦＦ２間でデータがやり取りされるタイミングを調整する。 - 特許庁

A comparator VCC_L2 and a flip-flop circuit FF2 for state holding constitutes a latch detection means for detecting that a switching device is held in an off state.例文帳に追加

コンパレータＶＣＣ＿Ｌ２と状態保持用のフリップフロップ回路ＦＦ２は、スイッチング素子がオフ状態にホールドされたことを検出するラッチ検出手段を構成している。 - 特許庁

A control circuit is composed of an OR1, and INV1 to an INV3, a BF1, a BF2, a T1, a T2, an FF1, an FF2, an M1, an M2, an R2 to an R4, and an RL1 to an RL4.例文帳に追加

ＯＲ１、ＩＮＶ１〜ＩＮＶ３、ＢＦ１，ＢＦ２、Ｔ１，Ｔ２、ＦＦ１，ＦＦ２、Ｍ１，Ｍ２、Ｒ２〜Ｒ４、ＲＬ１〜ＲＬ４は、制御回路を構成している。 - 特許庁

In the flip-flop circuit FF2 for state holding, the output of a comparator LTC is supplied to a set terminal S.例文帳に追加

状態保持用のフリップフロップ回路ＦＦ２は、リセット端子ＲにコンパレータＶＣＣ＿Ｌ２の出力が供給され、セット端子ＳにコンパレータＬＴＣの出力が供給されている。 - 特許庁

Also, a delay data signal DQR output from the flip-flop FF2 is fed back to the flip-flop FF3 through an output buffer OB2 and input buffer IB2.例文帳に追加

またフリップフロップＦＦ２から出力される遅延データ信号ＤＱＲも、出力バッファＯＢ２、入力バッファＩＢ２を介してフリップフロップＦＦ３へ帰還される。 - 特許庁

The corresponding latch 10 and the scan FF2 are combined so as to operate at different edges of a clock signal CLK (if one is at the rising edge, then the other is at the falling edge).例文帳に追加

対応するラッチ１０とスキャンＦＦ２は、クロック信号ＣＬＫの異なるエッジ（一方が立ち上がりであれば、他方は立ち下がり）で動作するように組み合わせる。 - 特許庁

An oscillating circuit OSC, a flip-flop FF1, FF2, as a dividing circuit, and a switched H-bridge circuit are formed inside the IC chip 10, as a main circuit.例文帳に追加

ＩＣチップ１０の内部には、発振回路ＯＳＣと、分周回路としてのフリップフロップＦＦ１、ＦＦ２と、スイッチトＨブリッジ回路とを主な回路として形成されている。 - 特許庁

An OR gate OR1 ORs the outputs of FF1 and FF3 and the set output of the FF5 and an OR gate OR2 ORs the outputs of FF1 and FF2 and the reset output of FF5.例文帳に追加

オアゲートＯＲ１はＦＦ１，ＦＦ３の出力とＦＦ５のセット出力の論理和をとり、オアゲートＯＲ２はＦＦ１，ＦＦ３の出力とＦＦ５のリセット出力の論理和をとる。 - 特許庁

The flip-flop FF2 outputs to one of the input terminals of the AND circuit 2 and to one of the input terminals of the AND circuit 3 respectively as a clock of the two low frequencies of which phase is inverted.例文帳に追加

フリップフロップＦＦ２は、位相が反転した二つの低い周波数のクロックとして各々、アンド回路２の一方の入力端子と、アンド回路３の一方の入力端子に出力する。 - 特許庁

A signal from a scan route 4 latched by a latch 10 is provided to an input terminal SI for scan data of scan FF2, provided to a front stage of an input terminal I of a logic block 1.例文帳に追加

論理ブロック１の入力端子Ｉの前段に設けられたスキャンＦＦ２のスキャンデータ用の入力端子ＳＩに、スキャン経路４からきた信号をラッチ１０でラッチして与えるように構成する。 - 特許庁

When the Tr is equal to or greater than the Tcl, the delay setting part 8 sets the first clock to the input clock of the FF1, and sets the second clock after delaying the first clock by the Tr with a delay circuit to the input clock of the FF2.例文帳に追加

遅延設定部８は、ＴｒがＴｃｌ以上のときには、第１のクロックをＦＦ１の入力クロックに設定し、第１のクロックをＴｒだけ遅延回路で遅延させた第２のクロックをＦＦ２の入力クロックに設定する。 - 特許庁

Eight data applied to DCT have prescribed orders, and a pair of data in each of which a descending order from the top of the prescribed order is equal to an ascending order from an end are successively inputted to latches FF1, FF2.例文帳に追加

離散コサイン変換対象の８点のデータは所定の順番を有しており、ラッチＦＦ１およびＦＦ２には、この順番における先頭からの順番と末尾からの順番とが等しい一対のデータが順次入力される。 - 特許庁

The restart section 23 and the flip-flop FF2 turn on the switch element when the switch element is off and the voltage at the end of the control winding T2 of the transformer T is below the threshold voltage for the restart time.例文帳に追加

リスタート部２３およびフリップフロップＦＦ２は、スイッチ素子がオフ状態で、かつ、トランスＴの制御巻線Ｔ２の他端の電圧が閾値電圧未満である状態が、リスタート時間に亘って継続すると、スイッチ素子をオン状態にする。 - 特許庁

The speed performance measurement circuit comprises a first flip flop (FF1) for storing first data, a first delay circuit (DELAY1) which delays the first data to generate second data, and a second flip flop (FF2) for storing the second data.例文帳に追加

上記速度性能測定回路は、第１データを記憶する第１フリップフロップ（ＦＦ１）と、上記第１データを遅延させて第２データを生成する第１遅延回路（ＤＥＬＡＹ１）と、上記第２データを記憶する第２フリップフロップ（ＦＦ２）とを含む。 - 特許庁