「FLIP-S」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Input terminals of the D flip-flops 2, 5 and 11 are connected to inverted output terminals of the D flip-flops 1, 4 and 10 in the former steps respectively so that '0's are output after the occurrence of the gray code until the appearance of the periodicity.例文帳に追加

また、グレイコードが発生されてから上記の周期性が現れるまで‘０’を出力するために、Ｄフリップフロップ２，５，１１の入力と前段のＤフリップフロップ１，４，１０の反転出力端とを接続する。 - 特許庁

A flip-flop 151 turns the FET 140 off when a reset signal R is input, and turns the FET 140 on when a set signal S is input.例文帳に追加

フリップフロップ１５１は、ＦＥＴ１４０を、リセット信号Ｒを入力したときにオフさせ且つセット信号Ｓを入力したときにオンさせる。 - 特許庁

This circuit is composed of a serial/parallel(s/p) converting part 1, a counter 2, a ROM 3, a selector 4, a selector 5, flip-flops 6 and 7 and a CPU bus 8, etc.例文帳に追加

シリアル−パラレル変換部１、カウンタ２、ＲＯＭ３、セレクタ４、セレクタ５、フリップフロップ６および７、ＣＰＵバス８などから構成される。 - 特許庁

A second arc controller 122 is provided with a retainer 123, a mono-stable circuit 124, an R-S flip-flop circuit 125, and an on-delay timer 126.例文帳に追加

第２のアーク制御器１２２は、保持器１２３、モノステーブル回路１２４，Ｒ−Ｓフリップフロップ回路１２５およびオンディレイタイマー１２６を備える。 - 特許庁

When voltages VC1 at both ends of a capacitor C1 reach a voltage VH of a power supply 16, a comparator 13 sets set terminals S of a flip-flop 15.例文帳に追加

比較器１３は、コンデンサＣ１の両端の電圧ＶＣ１が電源１６の電圧ＶＨに達するとフリップフロップ１５のセット端子Ｓをセットする。 - 特許庁

This phase comparator circuit 10 is provided with 3 S-R flip-flop circuits 1-3, each consisting of two NAND gates, NAND gates G1-G6 and inverters IV1-IV6.例文帳に追加

本発明の位相比較回路１０は、それぞれ２個のNANDゲートからなる３個のＳ−Ｒフリップフロップ１〜３と、NANDゲートＧ１〜Ｇ６と、インバータIV１〜IV６とを備えている。 - 特許庁

An R-S flip-flop 5 generates binarizing signals 108 which one free of the influence of hazards and glitches, on the basis of either the latching signal 106 or 107.例文帳に追加

Ｒ−Ｓフリップフロップ５は、ラッチ信号１０６又は１０７に基づいて、ハザード又はグリッチによる影響の無い２値化信号１０８を発生する。 - 特許庁

Control signals S100a, S100b include repeating pulses, which are transmitted to the S input and the R input of an RS flip-flop 502.例文帳に追加

制御信号Ｓ１００ａ，Ｓ１００ｂは反復パルスを含んでおり、当該反復パルスはＲＳフリップフロップ５０２のＳ入力及びＲ入力へ伝達される。 - 特許庁

The control circuit of the power supply device includes N-pieces of RS flip-flops FF-1 to RS flip-flops FF-N which include set terminals S and reset terminals R and control the start of the power supply circuits by connecting the power supply circuits to output terminals Q.例文帳に追加

セット端子Ｓとリセット端子Ｒとを有し、出力端子Ｑに各々の電源回路を接続して各々の前記電源回路の動作の開始を制御するＮ個のアールエスフリップフロップＦＦ−１〜アールエスフリップフロップＦＦ−Ｎを備える。 - 特許庁

In the flip-flop circuit FF2 for state holding, the output of a comparator LTC is supplied to a set terminal S.例文帳に追加

状態保持用のフリップフロップ回路ＦＦ２は、リセット端子ＲにコンパレータＶＣＣ＿Ｌ２の出力が供給され、セット端子ＳにコンパレータＬＴＣの出力が供給されている。 - 特許庁

The serial-parallel converter comprises 1:2 serial-parallel(S/P) conversion circuits 1-3, 5, 6, D flip-flop(D-FF) circuits 4,7, a retiming circuit 8, and a frequency divider circuit 9.例文帳に追加

複数の１：２シリアルーパラレル（Ｓ／Ｐ）変換回路１〜３、５、６と、Ｄ型フリップフロップ（Ｄ−ＦＦ）４、７と、リタイミング回路８と、分周回路９とにより構成される。 - 特許庁

An RF signal, passing through an integrator 102 and a signal at a slider of a potentiometer 30, is given to a double-slope comparator, its two outputs are given to an S-R flip-flop 110 via a pulse generator 10, and the output of the flip-flop 110 is outputted to an antenna via a succeeding power amplifier.例文帳に追加

積分器１０２を通ったＲＦ信号と、ポテンショメータ３０の信号が、二重傾斜比較器に入力されて、その２出力からパルス発生器１０８を経由して、Ｓ−Ｒフリップフロップ１１０に入力され、後続の電力増幅器からアンテナへ出力される。 - 特許庁

When the rising edge of a digital signal A supplied to an input terminal A is detected, a rising edge detection circuit 101 outputs a pulse signal to the S terminal of an RS flip flop 103.例文帳に追加

立ち上がりエッジ検出回路１０１は、入力端子Ａに供給されたデジタル信号Ａの立ち上がりエッジが検出された時にパルス信号を、ＲＳフリップフロップ１０３のＳ端子に出力する。 - 特許庁

It compares the amplitude of this lamp wave with constant voltage V_c, and when the amplitude of the lamp waves reaches the constant voltage V_c, it resets the R-S flip flop set by the rise of a clock signal.例文帳に追加

このランプ波の振幅と一定電圧Ｖ_ｃを比較し、ランプ波の振幅が一定電圧Ｖ_ｃに達すると、クロック信号の立ち上がりによってセットされたＲ−Ｓフリップフロップをリセットする。 - 特許庁

In the oscillation circuit of the Fig. 1, a high-level signal is inputted to a S terminal of a RS flip-flop circuit 108 when a voltage V1 of a first capacitor 102 is higher than a reference voltage Vst.例文帳に追加

図１の発振回路において、ＲＳフリップフロップ回路１０８のＳ端子には、第１のコンデンサ１０２の電圧Ｖ１が基準電圧Ｖｓｔより高くなると、ハイレベルの信号が入力される。 - 特許庁

Moreover, in a wiring board 100, the adhesive film in which the lowest viscosity by a capillary rheometer method at a preheating temperature is less than 100 Pa s in which the semiconductor chip is heated in a status being arranged to a prescribed position in advance of flip chip connection is laminated to a surface on which a bump 130 which carries out flip chip connection to an external connection terminal of the semiconductor chip is formed.例文帳に追加

また、配線基板１００は、半導体チップの外部接続端子にフリップチップ接続するバンプ１３０が形成された面に、フリップチップ接続に先立ち前記半導体チップを所定位置に配置した状態で加熱する予備加熱温度におけるキャピラリレオメータ法による最低粘度が、１００Ｐａ・ｓ未満である接着フィルムが貼合されている。 - 特許庁

The adhesive film is an adhesive film for carrying out flip chip packaging of a semiconductor chip 200 which has a bump on a wiring board, wherein the lowest viscosity by a capillary rheometer method at a heating adhesion temperature is less than 100 Pa s.例文帳に追加

接着フィルムは、配線基板にバンプを有する半導体チップ２００をフリップチップ実装するための接着フィルムであって、加熱接着温度におけるキャピラリレオメータ法による最低粘度が、１００Ｐａ・ｓ未満である。 - 特許庁

A chip 120 has a plurality of bumps 121, and by flip-chip junction onto the substrate 110, a bump group 121 is joined to a pad group 113, and a mold flow gap S is formed between the chip 120 and the substrate 110.例文帳に追加

チップ１２０は複数個のバンプ１２１を有し、かつ基板１１０上にフリップチップ接合されることで、バンプ群１２１をパッド群１１３に接合させ、チップ１２０と基板１１０との間にモールド流れ間隙Ｓを形成する。 - 特許庁

A power supply voltage Vcc of the power source 12 is inputted via an RC time constant circuit with a small time constant, the voltage is detected by a voltage detector 15, and a counter 16 and an R-S flip-flop 17 are controlled by the output of the voltage detector 15.例文帳に追加

電源１２の電源電圧Ｖｃｃを時定数の小さいＲＣ時定数回路を介して電圧検出器１５で電源電圧を検出し、その出力で、カウンタ１６およびＲ−Ｓフリップフロップ１７を制御する。 - 特許庁

The offset circuits 4a, 4b give a set signal Sc and a reset signal Se, whose level is higher at the change point of the level of the input signal Sa to a set terminal (S) and a reset terminal (R) of a flip-flop circuit 5 respectively.例文帳に追加

入力信号Ｓａの信号レベルの変化点で信号レベルが高くなるセット信号Ｓｃおよびリセット信号Ｓｅを、それぞれ各オフセット回路４ａ、４ｂからフリップフロップ回路５のセット端子（Ｓ）およびリセット端子（Ｒ）に入力する。 - 特許庁

This pulse isolator is provided with a flip flop circuit 7, and a voltage signal VA generated at one edge of a secondary coil CL2 of a pulse transformer T1 is applied to a set terminal S, and a voltage signal VB generated at the other edge of the secondary coil CL2 of the pulse transformer T1 is applied to a reset terminal R.例文帳に追加

フリップフロップ回路７を設け、パルストランスＴ１の２次巻線ＣＬ２の一端に発生する電圧信号ＶＡをセット端子Ｓへ、パルストランスＴ１の２次巻線ＣＬ２の他端に発生する電圧信号ＶＢをリセット端子Ｒへ与えるようにする。 - 特許庁

The RS flip flop circuit 32c receives output signals from the overheat temperature detection circuit 32a at a set terminal S and output signals from the restarting circuit 32b at a reset terminal R, and outputs the results of these computations to the NOR circuit 33 through an noninverting output terminal Q.例文帳に追加

ＲＳフリップフロップ回路３２ｃは、セット端子Ｓに加熱温度検出回路３２ａからの出力信号を受け、リセット端子Ｒに再起動回路３２ｂからの出力信号受け、これらの演算結果を非反転出力端子ＱからＮＯＲ回路３３に出力する。 - 特許庁

The R-S flip-flop circuit 125 discriminates that an arc discharge is a hard arc when an arc detection signal is retained after an elapse of a given time after the arc discharge is detected by the mono-stable circuit 124, and restarts a power source after an elapse of a further given time by the on-delay timer 126.例文帳に追加

Ｒ−Ｓフリップフロップ回路１２５は、モノステーブル回路１２４によりアーク放電を検出してから所定時間が経過した際に、アーク検出信号を保持しているときには、そのアーク放電をハードアークと判定し、さらにオンディレイタイマー１２６により所定時間だけ経過したとき、電源を再起動する。 - 特許庁

Comparison between detected voltage VBTA and reference voltage Vref is performed by a second comparator circuit 23B, generation of the rectangular wave signal is stopped by supplying boosting stop voltage from the output terminal Q of the S-R flip-flop circuit 24 to the oscillating circuit 25 by the signal of the compared result and output of the boosted voltage is stopped from the boosting circuit 26.例文帳に追加

被検電圧Ｖ_ＢＴＡと基準電圧Ｖ_ｒｅｆとの比較を第２の比較回路２３Ｂで行い、その比較結果の信号でＳ−Ｒフリップフロップ回路２４の出力端Ｑから昇圧停止電圧を発振回路２５に供給して矩形波信号の発生を留めて昇圧回路２６から昇圧した電圧の出力を停止する。 - 特許庁

In a Mach-Zehnder type optical switch 102 arranged with nonlinear waveguides 11, 12 in both arms, a clock pulse Clk is guided to a light output port 16, to be input into an optical SR flip flop 101 as a set light pulse S, when a data light D is input into the nonlinear waveguides 11, 12 to excite a nonlinear refractive index change.例文帳に追加

非線形導波路１１，１２を両アームに配置したマッハ・ツェンダー型光スイッチ１０２では、データ光Ｄが非線形導波路１１，１２に入力され非線形屈折率変化が励起されると、クロック光パルスＣｌｋは光出力ポート１６に導かれ、光ＳＲフリップフロップ１０１にセット光パルスＳとして入力される。 - 特許庁

Comparison between detected voltage VBTB and reference voltage Vrer is performed by a first comparator circuit 23A, a rectangular wave signal is generated by supplying boosting starting voltage from an output terminal Q of an S-R flip-flop circuit 24 to an oscillating circuit 25 by a signal of a compared result and boosted voltage is outputted from a boosting circuit 26 by the rectangular wave signal by a voltage control circuit 20A.例文帳に追加

被検電圧Ｖ_ＢＴＢと基準電圧Ｖ_ｒｅｆとの比較を第１の比較回路２３Ａで行い、その比較結果の信号でＳ−Ｒフリップフロップ回路２４の出力端Ｑから昇圧開始電圧を発振回路２５に供給して矩形波信号を発生し、その矩形波信号で昇圧回路２６から昇圧した電圧を出力する。 - 特許庁