「FLIPFLOPs」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Assuming that a hold time error does not occurs between flipflops FF11 and FF13 but occurs between flipflops FF12 and FF13, the flipflops FF11 and FF13 reconnect scan paths P41-P44 in the order for shortening the wiring, and the flipflops FF12 and FF13 reconnect the scan paths P41-P44 in the order of late arriving time of clock.例文帳に追加

フリップフロップＦＦ１１とフリップフロップＦＦ１３との間ではホールドタイムエラーが発生しないが、フリップフロップＦＦ１２とフリップフロップＦＦ１３との間ではホールドタイムエラーが発生するものとすると、フリップフロップＦＦ１１、ＦＦ１３は配線が短くなるような順序で、フリップフロップＦＦ１２、ＦＦ１３はクロック到達時間の遅い順にスキャンパスＰ４１〜Ｐ４４を繋ぎ直す。 - 特許庁

The first flipflop is disposed at a position nearest to a scan-in side in the group of flipflops working based on the same clock signal.例文帳に追加

第１フリップフロップは、同一のクロック信号によって動作するフリップフロップ群において最もスキャンイン側に配置される。 - 特許庁

The digital comparator 35 outputs a high level signal when the counter value is equal to or more than a value of 3-bit transmitted data from flipflops 31 to 33.例文帳に追加

デジタルコンパレータ３５は、カウンタ値がフリップフロップ３１〜３３からの３ビットの送信データの値以上であるときに、ハイレベルの信号を出力する。 - 特許庁

To obtain a phase locked loop type frequency synthesizer in which spurious caused by error between flipflops of a phase comparator can be suppressed.例文帳に追加

位相比較器のフリップフロップ間の誤差に起因するスプリアスを抑圧することができる位相同期ループ形周波数シンセサイザを得ることを目的とする。 - 特許庁

Signals S11, S12 output from the D-flipflops 11, 12 are supplied to data input terminals of fail memories 30, 31, respectively through NAND circuits 17, 18, and signals S21, S22 output from the D-flipflops 13, 14 are supplied to data input terminals of the fail memories 30, 31, respectively through the NAND circuits 17, 18.例文帳に追加

Ｄフリップフロップ１１，１２から出力される信号Ｓ１１，Ｓ１２はＮＡＮＤ回路１７，１８各々を介してフェイルメモリ３０，３１のデータ入力端にそれぞれ供給され、Ｄフリップフロップ１３，１４から出力される信号Ｓ２１，Ｓ２２はＮＡＮＤ回路１７，１８各々を介してフェイルメモリ３０，３１のデータ入力端にそれぞれ供給される。 - 特許庁

This method for designing a semiconductor integrated circuit includes: a step for deciding a flipflop in which the number of post stage gates driven in accordance with a change in stored data is not less than a standard value, as a first flipflop (large power FF); and a step for creating a scan chain having a group of flipflops working based on the same clock signal.例文帳に追加

本発明による半導体集積回路の設計方法は、保持するデータの変化に伴って駆動する後段ゲートの数が、基準値以上のフリップフロップを第１フリップフロップ（パワー大ＦＦ）として決定するステップと、同一のクロック信号によって動作するフリップフロップ群を有するスキャンチェーンを作成するステップとを具備する。 - 特許庁