「Interconnection Resistance」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To easily remove a Cu oxide formed on the surface of a Cu interconnection and thereby to reduce the wire resistance of the Cu interconnection including vias in the formation of the Cu interconnection using a damascene method.例文帳に追加

ダマシン法を用いたＣｕ配線形成において、Ｃｕ配線の表面に形成されるＣｕ酸化物を容易に除去し、ビアを含むＣｕ配線抵抗の低減を図る。 - 特許庁

To enable a semiconductor device to be improved in reliability of multilayer interconnection and reduced in wiring resistance at the same time.例文帳に追加

多層配線の信頼性の向上と配線抵抗の低減を同時に実現する。 - 特許庁

The resistance value of the first resistive interconnection (21) depends on data stored onto the first memory cell (MC2).例文帳に追加

第１抵抗配線（２１）の抵抗値は、第１メモリセル（ＭＣ２）のデータに依存する。 - 特許庁

To provide a multilayer interconnection structure which can be formed with a low wiring resistance and a high yield.例文帳に追加

低配線抵抗でかつ高歩留りで形成可能な多層配線構造を得る。 - 特許庁

To improve characteristics of a semiconductor apparatus, specifically to reduce interconnection resistance, and to reduce diffusion of an interconnection material into a semiconductor layer which constitutes the semiconductor apparatus.例文帳に追加

半導体装置の特性の向上、特に、配線の低抵抗化、また、配線材料の半導体装置を構成する半導体層への拡散の低減を図る。 - 特許庁

To realize interconnection between a transistor and a storage node electrode through a low resistance on the side of the substrate surface.例文帳に追加

基板表面側でトランジスタとストレージノード電極との接続を低抵抗で実現する。 - 特許庁

The method for forming the metal pattern of the semiconductor element reduces the contact resistance against the interconnection contact.例文帳に追加

連結コンタクトとの接触抵抗を減らす半導体素子の金属パターン形成方法を提示する。 - 特許庁

To provide a semiconductor device having a low interconnection resistance and an interconnection with its breaking or short circuit between interconnections suppressed by a damascene method, and to provide its manufacturing method.例文帳に追加

配線抵抗が低く、且つ、断線や配線間ショートが抑制されたダマシン法による配線を有する半導体装置及びその製造方法を提供する。 - 特許庁

To provide a semiconductor device using a fully silicided gate process in which the width of a gate interconnection is narrow, wherein a contact area between the gate interconnection and a contact can be easily secured and the wire resistance of the gate interconnection can be made small without changing the designing rules of the gate interconnection.例文帳に追加

ゲート配線の幅が狭いフルシリサイド化ゲートプロセスを用いた半導体装置において、ゲート配線の設計ルールを変更することなく、ゲート配線とコンタクトとの接触面積を確保することが容易で且つゲート配線の配線抵抗が小さい半導体装置を実現できるようにする。 - 特許庁

To provide interlaminar insulating films for multilevel interconnection of semiconductors which excel in electrical properties as well as heat resistance and resistance to hygroscopicity, and a method of producing the same.例文帳に追加

耐熱性、耐吸湿性とともに電気特性に優れた半導体の多層配線用層間絶縁膜とその製造方法を提供する。 - 特許庁

To reduce an electrical resistance of an electrode and an interconnection layer, while retaining a planar processibility, in a semiconductor device.例文帳に追加

半導体装置に関し、平坦加工性を保ったままで、電極・配線層の電気抵抗を低減する。 - 特許庁

To provide a method for forming a fine pattern multilayer interconnection structure having low contact resistance and parasitic capacitance.例文帳に追加

接続抵抗及び寄生容量が小さく、微細化した多層配線構造を形成する方法を提供する。 - 特許庁

To provide a semiconductor device which is capable of preventing resistance increase of the ground interconnection of a ROM cell or the like.例文帳に追加

ＲＯＭセルの接地配線の高抵抗化を防止すること等を可能とする半導体装置を提供する。 - 特許庁

To provide a highly reliable multilayer wiring board by protecting an interconnection having a narrow line width out of the interconnection patterns from a moisture penetration to improve the moisture resistance.例文帳に追加

配線パターンのうちの線幅の小さい配線を外部からの水分の浸入から保護し、湿度に対する耐性を改良することにより、より信頼性の高い多層配線板を提供する。 - 特許庁

To provide the manufacturing method of a semiconductor device that has reliable high-density multilayer interconnection with low resistance.例文帳に追加

低抵抗で信頼性の高い高密度多層配線を有する半導体装置の製造方法を提供することにある。 - 特許庁

To provide an inter-layer insulating varnish for multi-layer interconnection, an insulating material, a multi-layer interconnection board using it, and manufacturing method therefor, of high heat-resistance of solder and surface smoothness, capable of thinner substrate and higher density.例文帳に追加

半田耐熱性や表面平滑性が高く、基板の薄型化、高密度化が可能な多層配線用層間絶縁ワニス、絶縁材料、これを用いた多層配線板とその製造方法を提供する。 - 特許庁

A third voltage is applied to a second selected interconnection of a plurality of second interconnections, so that a voltage between the first selected interconnections and the second selected interconnection is a voltage required for forming the variable resistance element.例文帳に追加

複数の第２の配線のうち選択された第２の選択配線に第１の選択配線との間が可変抵抗素子のフォーミングに必要な電圧となる第３の電圧を印加する。 - 特許庁

To provide a method for forming a metal pattern of a semiconductor element, which reduces a contact resistance against a interconnection contact.例文帳に追加

連結コンタクトとの接触抵抗を減少させることができる半導体素子の金属パターン形成方法を提供する。 - 特許庁

To provide a semiconductor device which can prevent diffusion of Cu from a Cu interconnection to a low dielectric constant material (Low-k material) and can prevent an increase in resistance of the Cu interconnection.例文帳に追加

Ｃｕ配線から低誘電率材料（Ｌｏｗ−ｋ材料）絶縁膜へのＣｕの拡散を防止することができるとともに、Ｃｕ配線の抵抗の増大を防止することができる半導体装置を提供すること。 - 特許庁

To provide a semiconductor device which is capable of suppressing an increase in resistance in an interconnection due to the misalignment of via holes in a multilayer interconnection and is also capable of eliminating defective continuity, and to provide a method of manufacturing the same.例文帳に追加

多層配線におけるヴィアホールの合わせズレによる配線抵抗の上昇を抑えるとともに導通不良を改善することの可能な半導体装置及びその製造方法を提供すること。 - 特許庁

To provide a method for manufacturing a semiconductor device enabling restraining of increase in both contact resistance and interconnection resistance, without causing the performance of the semiconductor device to be degraded.例文帳に追加

半導体装置の性能を低下させることなく、コンタクト抵抗及び配線抵抗それぞれの上昇を抑制することが可能となる半導体装置の製造方法を提供すること。 - 特許庁

A resist mask is formed and subsequently, a metallic thin resistor 11a, a low resistance metallic interconnection 5a positioning at the both side of the metallic thin film resister 11a, a low resistance metallic interconnection 5b of the other circuit and a thin film metallic pattern 11b (D).例文帳に追加

レジストマスク１３を形成し、続いてドライエッチングにより金属薄膜抵抗体１１ａ、金属薄膜抵抗体１１ａの両端側に位置する低抵抗金属配線５ａ、他の回路の低抵抗金属配線５ｂ及び薄膜金属パターン１１ｂを形成する（Ｄ）。 - 特許庁

To provide a manufacturing method of a resistance element for preventing the resistance element whose resistance value has been adjusted by trimming incorporated in a substrate from varying by heating due to reflow caused by the lamination process of a multilayer interconnection board and the packaging of packaging components in a later process.例文帳に追加

基板内に内蔵した抵抗素子は、トリミングによって抵抗値を調整したにも係わらず、多層配線基板の積層工程や実装部品の実装時にかかるリフローによる加熱によって変動してしまう。 - 特許庁

To provide a semiconductor device which can improve the reliability of electromigration, while maintaining interconnection resistance to be low, and to provide a method of manufacturing the same.例文帳に追加

配線抵抗を低く維持したままエレクトロマイグレーションの信頼性を向上できる半導体装置およびその製造方法を提供する。 - 特許庁

The differential signal is also amplified with a gain corresponding to the resistance value between one interconnection node and another interconnection node, among the interconnection nodes N101 to N106 connecting the plurality of the resistors 8 to 14, connected to the output node pair (N21, N22) via the switch elements, and outputted from the output node pair (N21, N22).例文帳に追加

抵抗８〜１４の相互接続ノードＮ１０１〜Ｎ１０６のうちスイッチ素子によって出力ノード対（Ｎ２１，Ｎ２２）に接続される一の相互接続ノードと他の一の相互接続ノードとの間の抵抗値に応じたゲインで上記差動信号が増幅されて出力ノード対（Ｎ２１，Ｎ２２）から出力される。 - 特許庁

To provide the interconnection structure of a semiconductor integrated circuit in which the resistance is lowered while sustaining the barrier performance of Cu diffusion preventive function.例文帳に追加

Ｃｕ拡散防止機能のバリア性を維持しつつ、より低抵抗の半導体集積回路の配線構造及び配線形成方法を提供する。 - 特許庁

To provide a semiconductor device ensuring airtightness of a cavity, and also reducing an electric resistance of an the interconnection.例文帳に追加

キャビティの機密性の確保と、配線の電気抵抗の低減とを両立することができる半導体装置および半導体装置の製造方法を提供する。 - 特許庁

The first interconnection is decreased in crystal grain diameter because of the corner portions, but improved in electromigration resistance since they are sectioned short by a certain number of corner portions.例文帳に追加

第１配線はコーナー部により結晶粒径が減少するが、一定のコーナー部数で短く区切られるためエレクトロマイグレーション耐性が向上する。 - 特許庁

To provide a method of manufacturing a BEOL interconnection structure provided with a plurality of via contacts each having low via-contact resistance on a semiconductor device.例文帳に追加

半導体デバイス上に低バイア・コンタクト抵抗を有する複数のバイア・コンタクトを備えたＢＥＯＬ相互接続構造体を作製する方法を提供する。 - 特許庁

Thereby a change of an alignment state of the liquid crystal is prevented and together an interconnection resistance of the part to which the film carrier tape 3 is connected is kept low.例文帳に追加

これにより、液晶の配向状態の変化が回避されると共に、フィルム・キャリヤ・テープ３を接続した部分の接続抵抗が低い状態で維持される。 - 特許庁

To fine a metal dot pattern, and at the same time to inhibit increase in via resistance in a semiconductor device having multilayer interconnection with stacked via structure.例文帳に追加

スタックトビア構造の多層配線を有する半導体装置において、メタルドットパターンを微細化しつつビア抵抗の増大を抑制できるようにする。 - 特許庁

To form through holes with a good shape and low electric resistance without deteriorating a lower interconnection layer and an insulation film.例文帳に追加

下部配線層及び絶縁膜に劣化を生じさせることなく、良好な形状のスルーホールを形成し、電気抵抗の低いスルーホールを形成することを課題とする。 - 特許庁

Even if a long time elapses after turning off a power source and the interconnection parts become high resistance owing to deterioration, before reading or writing user data, good conductive state of the interconnection parts can be restored.例文帳に追加

この処理により、電源オフされた後に長い時間が経過し、上記相互接続部が劣化することで高抵抗となっていても、ユーザ・データのリードあるいはライトを行う前に、上記相互接続部の良好な導通状態を回復することができる。 - 特許庁

To provide a method for reliably and efficiently reducing metal turned resistant to oxidation, to provide multilayer interconnection using the metal reducing method by which the parasitic capacitance between wires can be reduced and interconnection resistance is low and its manufacturing method, and to provide a semiconductor device and its manufacturing method.例文帳に追加

耐酸化した金属の確実かつ効率的な還元方法、該金属の還元方法を用い、配線間の寄生容量が低減可能で配線抵抗が低い多層配線、及びその製造方法、並びに、半導体装置及びその製造方法の提供。 - 特許庁

To provide a method for manufacturing a semiconductor device, by which fine interconnection can be formed, the entire device can be planarized even after flip-chip bonding a semiconductor element, and excellent moisture resistance can be obtained.例文帳に追加

微細配線が形成でき、半導体素子のフリップチップ接続後も装置全体が平坦になり、耐湿性に優れた半導体装置の製造方法を提供する。 - 特許庁

A resist mask 7 is formed and sequentially a taper-shaped opening 9 is formed in a high resistance interconnection area consisting of the Al alloy film 5 by a dry etch or a wet etch (B).例文帳に追加

レジストマスク７を形成し、続いてドライエッチング又はウェットエッチングによりAl合金膜５の高抵抗配線領域部分にテーパー形状の開口部９を形成する（Ｂ）。 - 特許庁

The metal welding plate has thermal mass and thickness capable of withstanding resistance microspot welding of strap interconnection (34) without sharply damaging the device.例文帳に追加

この金属溶接板は、デバイスに著しい損傷を与えることなくストラップ相互接続（３４）の抵抗マイクロスポット溶接に耐え得る熱質量および厚さを有する。 - 特許庁

Multilayer interconnection parts 4 and 5 and a fuse part 11 inserted between them are provided, with the fuse part 11 comprising a copper which becomes higher in resistance through oxidation.例文帳に追加

多層配線部分４，５と、多層配線部分４，５の間に介設されるヒューズ部分１１とからなり、ヒューズ部分１１は酸化を受けて高抵抗化する銅が用いられている。 - 特許庁

To provide a photovoltaic module achieving improvement of a connection method and low electric resistance in relation to interconnection of series or parallel connection between photovoltaic cells.例文帳に追加

光起電力セル同士の直列あるいは並列接続の相互接続に関する、接続方法の改良並びに低電気抵抗を目指した太陽電池モジュールを提供する。 - 特許庁

The semiconductor memory device includes the memory cell having a variable resistance element of which the resistance value varies by application of a voltage, a power supply circuit 11 outputting voltage applied to the memory cell, interconnection L1, L2 formed between the power supply circuit 11 and the memory cell and supplying voltage outputted from the power supply circuit 11 to the memory cell, and a discharging circuit 17 connected to the interconnection.例文帳に追加

電圧の印加によって抵抗値が可変する可変抵抗素子を有するメモリセルと、メモリセルへ印加する電圧を出力する電源回路１１と、電源回路１１とメモリセルとの間に形成され、電源回路１１から出力された電圧をメモリセルに供給する配線Ｌ１，Ｌ２と、配線に接続された放電回路１７とを備える。 - 特許庁

The semiconductor memory device also includes a first interconnection layer 35 for electrically connecting one end of the first variable-resistance element 10 and one end of the second MOSFET 20 to the bit line BL and a second interconnection layer 35 for electrically connecting one end of the second variable-resistance element 10 and one end of the first MOSFET 20 to the bit line /BL.例文帳に追加

さらに、第１の抵抗変化素子１０の一端及び第２のＭＯＳＦＥＴ２０の一端とビット線ＢＬとを電気的に接続する第１の配線層３５と、第２の抵抗変化素子１０の一端及び第１のＭＯＳＦＥＴ２０の一端とビット線／ＢＬとを電気的に接続する第２の配線層３５とを含む。 - 特許庁

Consequently, even if the potentials at the high resistance interconnect portion 103a and the low resistance interconnect portion 103b vary due to impact of transition noise from an adjacent interconnection, that variation has no effect on the output from the latch circuit 105.例文帳に追加

これにより、高抵抗配線部分１０３ａ及び低抵抗配線部分１０３ｂの電位が、隣接配線からの遷移ノイズの影響によって変動したときでも、その変動はラッチ回路１０５の出力に影響しない。 - 特許庁

To provide a semiconductor IC device and method of placing contacts, which enables a realization of a stable high resistance using an area smaller than the conventional method and which can provide a desired resistance value, by adjusting a resistance value by means of a fuse cut structure of an upper interconnection, even if the resistance value deviates from the desired value.例文帳に追加

本発明は、従来に比べ非常に少ない面積によって安定した高抵抗を実現でき、抵抗値がずれた場合でも上層部配線のヒューズカット構造による調整を行うことによって所望の抵抗値を得ることができる半導体集積回路装置およびコンタクト配置方法を提供することを課題とする。 - 特許庁

The metallic interconnection is effective in reduction of an entire of a resistance of a wafer and reduction of the number of short circuits, and enables a lower side dielectric to be protected forcibly.例文帳に追加

本発明により形成された金属相互接続は、ウェーハの抵抗全体を低減し、短絡数を低減するのに効果的であり、下側の誘電体を強く保護することを可能にする。 - 特許庁

To provide a solar cell module which is aimed at improvement and low electric resistance of a connecting method, with respect to the interconnection of serial or parallel connection of photovoltaic cells.例文帳に追加

光起電力セル同士の直列あるいは並列接続の相互接続に関する、接続方法の改良並びに低電気抵抗を目指した太陽電池モジュールを提供する。 - 特許庁