「M2 Line」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Marshall’s K (M2 / nominal GDP) was changing at a level exceeding the trend line, and this suggested that the funds supply was excessive in comparison with the economic scale.例文帳に追加

マーシャルの K（M2／名目 GDP）は傾向線を上回る水準で推移しており、経済規模に比して資金供給量が過剰であることを示唆している。 - 経済産業省

The drain terminals of the transistors M1 and M2 are connected to the input voltage VIN line.例文帳に追加

これらトランジスタＭ１，Ｍ２のドレイン端子は入力電圧ＶＩＮラインに接続されている。 - 特許庁

Data are written in terms of AC through a data line (DL1), a TFT (M2), and the coupling capacitor (Cc).例文帳に追加

データ線（ＤＬ１），ＴＦＴ（Ｍ２），カップリングコンデンサ（Ｃｃ）を経由して交流的にデータを書込む。 - 特許庁

A transistor M2 connected to a power supply voltage VCC line is connected to a ground GND line via a load L of the driving object.例文帳に追加

電源電圧ＶＣＣラインに接続したトランジスタＭ２を、駆動対象の負荷Ｌを介して接地ＧＮＤラインに接続する。 - 特許庁

The first slide table 2a is moved on a first straight line M1, and the second slide table 2b is moved on a second straight line M2.例文帳に追加

第１スライドテーブル２ａは第１直線Ｍ１上を移動し、第２スライドテーブル２ｂは第２直線Ｍ２上を移動する。 - 特許庁

The incidental information M2 is transmitted to a dedicated line 4 with a high security nature and the image main body M1 is transmitted by a general line 3.例文帳に追加

付帯情報Ｍ２をセキュリティ性の高い専用回線４に送信し、画像本体Ｍ１を一般回線３により送信する。 - 特許庁

Two adjacent coordinate points A and C are connected to each other by a straight line m1, and the coordinate points C and B are connected to each other by a straight line m2.例文帳に追加

そして、隣接する２つの座標点ＡとＣとを直線ｍ１で結び、座標点ＣとＢとを直線ｍ２で結ぶ。 - 特許庁

Moreover, the 2nd TFT M2 uses the scanning signal line Gn+2' branching from the scanning signal line Gn+2 as its gate electrode.例文帳に追加

また、第２のＴＦＴ Ｍ２は、走査信号線Ｇｎ＋２から分岐された走査信号線Ｇｎ＋２’をそのゲート電極としている。 - 特許庁

A unit array wiring line 21 composed of a column wiring line M1 and a row wiring line M2 that are provided in different layers, and a unit array wiring line 22 composed of a column wiring line M3 and a row wiring line M4 that are provided in different layers are provided in different layers to each other.例文帳に追加

異なる層に設けられた列配線Ｍ１および行配線Ｍ２からなる単位アレイ配線２１と、異なる層に設けられた列配線Ｍ３および行配線Ｍ４からなる単位アレイ配線２２とを、互いに異なる層に設ける。 - 特許庁

The directions of a first line of magnetic flux M1 formed by a magnet for driving 4006 and a second line of magnetic flux M2 formed by a magnet for detecting a position 7004 are the same at a magnetic interference point P where the first line of magnetic flux M1 and the second line of magnetic flux M2 are crossed with each other.例文帳に追加

駆動用マグネット４００６によって形成される第１磁束線Ｍ１と、位置検出用マグネット７００４によって形成される第２磁束線Ｍ２とが交わる磁気干渉点Ｐにおいて第１磁束線Ｍ１と第２磁束線Ｍ２の向きが同一方向となっている。 - 特許庁

In addition, a part (hereinafter referred to as a signal line and a drain part of a metal layer M2) functioning as the video signal line DTL10 and a drain 31d of a writing transistor 31 of the second metal layer M2 is formed.例文帳に追加

また、第２の金属層Ｍ２のうち、映像信号線ＤＴＬ１０と書き込み用トランジスタ３１のドレイン３１ｄとして機能する部分（以下、金属層Ｍ２の信号線とドレイン部分と称する）が形成させる。 - 特許庁

A signal line part of the metal layer M1 and the signal line and the drain part of the metal layer M2 are connected with a connection part 51 and a connection part 52.例文帳に追加

そして、金属層Ｍ１の信号線部分と、金属層Ｍ２の信号線とドレイン部分とを接合部５１と接合部５２で接続させる。 - 特許庁

A motor generator M2 has a filter element 23 of magnetic material provided around an electric power line or a bus bar.例文帳に追加

モータジェネレータＭ２は、電力線またはバスバーの周囲に設けられる磁性体のフィルタ素子２３を備える。 - 特許庁

Then, the second TFT M2 and the third TFT M3 are connected to a gate line Gn+1, and the first TFT M1 is connected to a gate line Gn+2.例文帳に追加

そして、第２のＴＦＴ Ｍ２および第３のＴＦＴ Ｍ３をゲート線Ｇｎ＋１に、また第１のＴＦＴ Ｍ１をゲート線Ｇｎ＋２に接続する。 - 特許庁

Thereafter, the inside joint member is rotated 90 relative to the cage 28 to match the axial line M1 of the cage 28 to the axial line M2 of the inside joint member.例文帳に追加

その後、内側継手部材をケージ２８に対して９０°回転させて、ケージ２８の軸線Ｍ１と内側継手部材の軸線Ｍ２とを一致させる。 - 特許庁

Moreover, the TFTs M2 and M3 are connected to a gate line Gn+1 and the TFT M1 is connected to a gate line Gn+2.例文帳に追加

そして、第２のＴＦＴ Ｍ２および第３のＴＦＴ Ｍ３をゲート線Ｇｎ＋１に、また第１のＴＦＴ Ｍ１をゲート線Ｇｎ＋２に接続する。 - 特許庁

The retainer 26 is rotated by 90° toward the outside joint member 28 to mate the axis line M1 of the outside joint member 28 and the axis line M2 of the retainer 26.例文帳に追加

保持器２６を外側継手部材２８に対して９０°回転させ、外側継手部材２８の軸線Ｍ１と保持器２６の軸線Ｍ２とを一致させる。 - 特許庁

The positional relationship between the overlapped portion M1' of the line pattern image LP1" and the line pattern image LP3' and the overlapped portion M2' of the line pattern image LP2" and the line pattern image LP4' is measured after developing the wafer.例文帳に追加

そして、ラインパターンの像ＬＰ１”とラインパターンの像とＬＰ３’との重なり部分Ｍ１’と、ラインパターンの像ＬＰ２”とラインパターンの像ＬＰ４’との重なり部分Ｍ２’との位置関係が、ウエハの現像後に計測される。 - 特許庁

In the light emitting display device, a data current supplied from a data line Dm is transmitted to a transistor M2 and gate voltages of a transistor M1 and the transistor M2 become a first voltage.例文帳に追加

発光表示装置において，データ線Ｄｍから供給されるデータ電流がトランジスタＭ２に伝達され，トランジスタＭ１およびトランジスタＭ２のゲート電圧が第１電圧になる。 - 特許庁

The transistor M2 is connected to the input voltage VIN line through a transistor M1 becoming turned on to a high current mode.例文帳に追加

トランジスタＭ２は、高電流モードにオンとなるトランジスタＭ１を介して入力電圧ＶＩＮラインに接続される。 - 特許庁

The line D is used for fine adjustment and can be provided also on the signals path set between both converters M1 and M2.例文帳に追加

遅延線Ｄは、微調整用であり、ダウンコンバータＭ１からアップコンバータＭ２に至る信号経路上に設けてもよい。 - 特許庁

D flip-flops M1, M1, M2, and M3 are connected in a line so that data is sequentially transferred while delay parts 32, 34, and 36 are connected to clock signal input ends of the M0, M1, and M2, respectively.例文帳に追加

ＤフリップフロップＭ０，Ｍ１，Ｍ２，Ｍ３は一列で連結してデータが順次伝達されるように構成し，Ｍ０，Ｍ１，Ｍ２の各クロック信号入力端には遅延部３２，３４，３６を各々連結する。 - 特許庁

In addition, at least a part of the signal line and the drain part of the metal layer M2 is formed at a position different from a straight line connecting the above prescribed two points.例文帳に追加

また、金属層Ｍ２の信号線とドレイン部分のうちの少なくとも一部を、上述した所定の２点を結ぶ直線上とは異なる位置に形成させる。 - 特許庁

A lens 4 has a broken line type image height characteristic such that straight lines M1, M2 are connected to each other with a field angle θ1 as a boundary.例文帳に追加

レンズ４は、画角θ１を境界として直線Ｍ１，Ｍ２が繋がった折れ線状の像高特性を有している。 - 特許庁

The sensor 2 is arranged so that its length direction is in parallel with a straight line, connecting the rotational axial centers of the magnetic groups M1, M2.例文帳に追加

センサ２はその長さ方向が、磁石群Ｍ１とＭ２の回転軸心を結ぶ直線と並行するように配置する。 - 特許庁

The diffusion layer B at the side of the memory cell M2 is connected to the bit lines 23, 24, which are different from a bit line whereto the memory cell M1 is connected.例文帳に追加

メモリセルＭ２側の拡散層Ｂは、メモリセルＭ１が接続されるビット線とは異なるビット線２３，２４に接続される。 - 特許庁

In the knob part 32, size La between an end part on the opposite side to a handle arm 21 and a maximum outer diameter position M2 along a knob axial line T is smaller than size Lb between the maximum outer diameter position M2 and a minimum outer diameter position M1 along the knob axial line T.例文帳に追加

つまみ部３２では、ノブ軸線Ｔ方向についてハンドルアーム２１と反対側の端部と最大外径位置Ｍ２との間の寸法Ｌａは、ノブ軸線Ｔ方向について最大外径位置Ｍ２と最小外径位置Ｍ１との間の寸法Ｌｂより小さい。 - 特許庁

Concerning this semiconductor memory device, when a high level signal is outputted from a test signal generating circuit 7, MOS transistors M1 and M2 are turned on, a bit line setting voltage VB1 is impressed to a bit line BL and a bar bit line bar setting voltage VB2 is impressed to a bit line bar /BL respectively.例文帳に追加

テスト信号発生回路７からハイレベルの信号が出力されると、ＭＯＳトランジスタＭ１、Ｍ２はオンし、ビット線（ＢＬ）にビット線設定電圧（ＶＢ１）が、ビット線バー（／ＢＬ）にバービット線バー設定電圧（ＶＢ２）が、それぞれ印加される。 - 特許庁

On the cross part orthogonal to the axial direction, a line M1 which connects centers of one electrode line 3 and one signal line 4 which are welded to each other, and a line M2 which connects centers of the other electrode line 3 and the other signal line 4 which are welded to each other are non-parallel with each other.例文帳に追加

軸方向に直交する断面において、互いに溶接された一方の電極線３と信号線４とをそれぞれの中心において結ぶ直線Ｍ１と、互いに溶接された他方の電極線３と信号線４とをそれぞれの中心において結ぶ直線Ｍ２とは、互いに非平行である。 - 特許庁

A modify region M2 is formed in a wafer 11, and cracks a2 and b2 are generated from the modify region M2 to extend in a direction parallel with the thickness direction of the wafer 11, but inclining against a plane including a line 5.例文帳に追加

ウェハ１１の内部に改質領域Ｍ２を形成し、ウェハ１１の厚さ方向に平行であり且つライン５を含む面に対して傾斜する方向に延びる割れａ２，ｂ２を改質領域Ｍ２から発生させる。 - 特許庁

An SDRAM control part 43 configuring a memory controller 40 is connected through a bus(signal line) to each memory M1 and M2, and a signal is transmitted between the memories M1 and M2 according to the instruction content of a CPU 11.例文帳に追加

メモリコントローラ４０を構成するＳＤＲＡＭ制御部４３はバス（信号線）により各メモリＭ１、Ｍ２と相互接続され、ＣＰＵ１１の命令内容に従って、各メモリＭ１、Ｍ２との間で信号を伝送させる。 - 特許庁

A DC power source is arranged between the neutral point of the star-connected coil of a motor M2 and the negative side DC line of a second inverter INV2.例文帳に追加

モータＭ２のスター結線コイル中性点と第２インバータＩＮＶ２の負側ＤＣラインとの間に直流電源を配置する。 - 特許庁

The ceiling part 80 is torn from the first point A along a break line M (M1+M2+M3) after tearing and opening the unsealing flap 11.例文帳に追加

天井部８０は、開封フラップ１１を破り開けた後、第１ポイントＡから、破断線Ｍ（Ｍ１＋Ｍ２＋Ｍ３）に沿って破り取られる。 - 特許庁

The error matrix group is formed of an error matrix in which the sum of coefficients of an error matrix of each line of the error matrices (M1, M2) is the same.例文帳に追加

誤差マトリクス群は、誤差マトリクス（Ｍ１、Ｍ２）の各行の誤差マトリクスの係数の合計が同じとなる誤差マトリクスにより形成される。 - 特許庁

The circuit cells 10 are connected to the reference voltage main line VSS via power switches M1, M2 and the VSS upper-layer branch lines 72.例文帳に追加

回路セル１０が、電源スイッチＭ１,Ｍ２とＶＳＳ上層分岐線７２を介して基準電圧幹線ＶＳＳに接続されている。 - 特許庁

One monitor line M1 is connected in common to respective display electrodes DE included in the dummy pixels 3DU in the line on one side and the other monitor line M2 is connected in common to respective display electrodes DE included in the dummy pixels 3DL in the line on the other side.例文帳に追加

片側の行のダミー画素３ＤＵに含まれる各表示電極ＤＥには一方のモニタ線Ｍ１が共通接続しており、もう片側の行のダミー画素３ＤＬに含まれる各表示電極ＤＥには他方のモニタ線Ｍ２が共通接続している。 - 特許庁

In the imaging apparatus of a reset type including pixels each provided with the transistor M1 (transfer transistor) and a transistor M2 (reset transistor), a drain of a transistor M3 (amplification transistor) is connected to a bit line BL (output line) and the source of the transistor M3 is connected to a word line WL3 (control line) respectively.例文帳に追加

トランジスタＭ１（転送トランジスタ）およびトランジスタＭ２（リセットトランジスタ）を備えるリセット式の撮像装置として、トランジスタＭ３（増幅トランジスタ）のドレインをビット線ＢＬ（出力線）に、同トランジスタＭ３のソースをワード線ＷＬ３（制御線）にそれぞれ接続する。 - 特許庁

A 1st TFT M1 and a 2nd TFT M2 are connected in series across the image electrode A11 and the display signal line Dm.例文帳に追加

画素電極Ａ１１と表示信号線Ｄｍとの間には、第１のＴＦＴ Ｍ１と第２のＴＦＴ Ｍ２とが直列に接続してある。 - 特許庁

A transistor M1 having substantially the same characteristic as that of the transistor M2, and a dummy load DL are provided between the power supply voltage VCC and the ground GND line.例文帳に追加

電源電圧ＶＣＣと接地ＧＮＤラインとの間に、トランジスタＭ２とほぼ同じ特性のトランジスタＭ１とダミー負荷ＤＬとを設ける。 - 特許庁

An inside joint member is inserted to the cage 28 while maintaining the bore hole 37 of the cage 28 in the elliptic shape in a state where an axial line M2 of the inside joint member is orthogonal to an axial line M1 of the cage 28.例文帳に追加

内側継手部材の軸線Ｍ２とケージ２８の軸線Ｍ１とを直交させた状態で、ケージ２８の内径孔３７を楕円形状に維持しつつ、内側継手部材をケージ２８に挿入する。 - 特許庁

The non-volatile semiconductor storage apparatus has memory cell regions M1, M2 arranged on a substrate 1 in columns, and a bit line backing region S1 arranged therebetween.例文帳に追加

不揮発性半導体記憶装置は、基板１上に列方向に並ぶメモリセル領域Ｍ１、Ｍ２とその間のビット線裏打ち領域Ｓ１とを有する。 - 特許庁

This interline rod where the spiral line guide G is disposed in a fiber-reinforced resin rod pipe 10 has dents K, K' on front and rear side faces M1, M2, M3; M1', M2', M3' at height positions of ≥1/2 of a guide height H in the cross-sectional shape of the spiral line guide.例文帳に追加

繊維強化樹脂製竿管１０の内部に螺旋状釣糸ガイドＧの設けられた中通し釣竿であって、前記螺旋状釣糸ガイドの横断面形状において、前後の側面Ｍ１，Ｍ２，Ｍ３；Ｍ１’，Ｍ２’，Ｍ３’は、竿管内面から該ガイド高さＨの１／２以上の高さ位置において窪み部Ｋ；Ｋ’を有するよう構成する。 - 特許庁

The switching circuit 33a is provided with: an input side transmission line in which gates of n transistors (FET) M1, M2 to Mn using silicon carbide (SiC) as the semiconductor material are cascade-connected via a coil L1; and an output side transmission line in which drains of the respective transistors M1, M2 to Mn are cascade-connected via a coil L2.例文帳に追加

スイッチング回路３３ａは、炭化珪素（ＳｉＣ）を半導体材料とするｎ個のトランジスタ（ＦＥＴ）Ｍ１，Ｍ２，・・ＭｎのゲートをコイルＬ１を介して縦続接続する入力側伝送線路と、各トランジスタＭ１，Ｍ２，・・ＭｎのドレインをコイルＬ２を介して縦続接続する出力側伝送線路とを備える。 - 特許庁

All vehicle mounted units M1, M2 provided with the baseband communicating section 1 form a first communication network for transmitting/receiving a baseband signal through the transmission line L, and the vehicle mounted units M2 provided with the modulation wave communicating section 3 form a second communication network for transmitting/receiving a modulation signal through the same transmission line L.例文帳に追加

ベースバンド通信部１を備えた全ての車載装置Ｍ１，Ｍ２が、伝送線路Ｌを介してベースバンド信号を送受信する第１の通信ネットワークを形成すると共に、変調波通信部３を備えた車載装置Ｍ２が、同じ伝送線路Ｌを介して変調信号を送受信する第２の通信ネットワークを形成する。 - 特許庁

The inter-stage matching circuit 4 includes a high-pass filter circuit including a transfer line m1, a capacitor C1 and a capacitor C2, and a transfer line m2 whose passage phase of a secondary harmonic signal is 15° or greater.例文帳に追加

段間整合回路４は、伝送ラインｍ１、容量Ｃ１、及び容量Ｃ２で構成されたハイパスフィルタ回路と、２次高調波信号の通過位相を１５度以上とする伝送ラインｍ２とで構成される。 - 特許庁