「MP5」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

We're still waiting for ballistics to come back, but inital indications are that this was done with a semiautomatic mp5.例文帳に追加

弾道検査の結果を待ってるところだが 最初の印象じゃ 凶器は セミオートマチックのMP5だ - 映画・海外ドラマ英語字幕翻訳辞書

This circuit is characterized to include a resistance element Ra connected between the drain V1 of the PMOS transistor MP5 and the drain da of the NMOS transistor MNa.例文帳に追加

本回路の特徴は、PMOSトランジスタMP5のドレインV1とNMOSトランジスタMNaのドレインdaとの間に接続された抵抗素子Raを含むことである。 - 特許庁

I'm gonna need a comm unit, two mp5s, an assortment of assault rifles例文帳に追加

通信装置一揃いとmp5機関銃2丁に 突撃ライフルの贈答用詰め合わせだ - 映画・海外ドラマ英語字幕翻訳辞書

Otherwise, a capacitor element C3 is connected between the drain of the transistor MP5 and the drain of the transistor MP6.例文帳に追加

或いは、トランジスタＭＰ５のドレインとトランジスタＭＰ６のドレインとの間に容量Ｃ３を接続する。 - 特許庁

At this time, the Vgs of the MP5 is controlled not to exceed the Vdd, so the MP 5 is prevented from changing in characteristic or having an element broken.例文帳に追加

このとき、ＭＰ５のＶｇｓはＶｄｄを超えないように制御されるので、ＭＰ５の特性変化や素子破壊が防止される。 - 特許庁

The first DA conversion circuit 31 has first PMOS transistors Mp5 to Mp7 which output gradation potentials of a common potential VCOM or more.例文帳に追加

第１ＤＡ変換回路３１は、コモン電位ＶＣＯＭ以上の階調電位を出力する第１ＰＭＯＳトランジスタＭｐ５〜Ｍｐ７を有する。 - 特許庁

In ordinary operation, an output of an inverter circuit INV3 becomes the H level, and the output of an inverter circuit INV4 becomes an L level to switch on the PMOS transistor MP5.例文帳に追加

通常動作時には、インバータ回路ＩＮＶ３の出力がＨレベルとなりインバータ回路ＩＮＶ４の出力がＬレベルとなってＰＭＯＳトランジスタＭＰ５がオンする。 - 特許庁

An inverter circuit INV1 is connected to a ground wiring GND1 for power supply, and is connected to a power supply wiring VDD1 via a PMOS transistor MP5.例文帳に追加

インバータ回路ＩＮＶ１は、電源供給のために接地配線ＧＮＤ１に接続され、電源配線ＶＤＤ１にはＰＭＯＳトランジスタＭＰ５を介して接続される。 - 特許庁

A substrate potential applied to the back gate of the second PMOS transistor Mp10 is lower than the substrate potential applied to back gates of the first PMOS transistors Mp5 to Mp7.例文帳に追加

第２ＰＭＯＳトランジスタＭｐ１０のバックゲートに印加される基板電位は、第１ＰＭＯＳトランジスタＭｐ５〜Ｍｐ７のバックゲートに印加される基板電位より低い。 - 特許庁

In normal operation, an output of the inverter circuit INV3 rises to H level, an output of the inverter circuit INV4 falls to L level, and the PMOS transistor MP5 turns on.例文帳に追加

通常動作時には、インバータ回路ＩＮＶ３の出力がＨレベルとなりインバータ回路ＩＮＶ４の出力がＬレベルとなってＰＭＯＳトランジスタＭＰ５がオンする。 - 特許庁

An inverter circuit INV1 is connected to a ground wiring GND1 for power supply, and connected to a power supply wiring VDD1 through a PMOS transistor MP5.例文帳に追加

インバータ回路ＩＮＶ１は、電源供給のために接地配線ＧＮＤ１に接続され、電源配線ＶＤＤ１にはＰＭＯＳトランジスタＭＰ５を介して接続される。 - 特許庁

A low-threshold transistor MN7 is used as an NMOS transistor driving a high-threshold transistor MP5 between high-threshold transistors MP5 and MN5 of inverter constitution connected between a high-potential power source HiVDD and a ground VSS, and this transistor MN7 is driven with an input voltage varying within the voltage of a low-potential power source LoVDD to securely drive the transistor MN7.例文帳に追加

高電位電源HiVDDと接地VSS間に接続されるインバータ構成の高しきい値のトランジスタＭＰ５，ＭＮ５のうちのＭＰ５を駆動するＮＭＯＳトランジスタを低しきい値のトランジスタＭＮ７とし、このトランジスタＭＮ７を低電位電源LoVDDの電圧内で変化する入力電圧Ｖinで駆動することにより、そのトランジスタＭＮ７が確実に駆動されるようにする。 - 特許庁

In this operational amplifier having the gain booster stage, capacitor elements C1 and C2 are connected between the respective drains of transistors MP5 and MP6 that operate as the gain booster stage and a power source VSS, respectively.例文帳に追加

ゲインブースト段を有する演算増幅器において、ゲインブースト段として働くトランジスタＭＰ５，ＭＰ６の各ドレインと電源VSSとの間にそれぞれ容量Ｃ１，Ｃ２を接続する。 - 特許庁

When power is turned off and the power supply voltage VDD drops by a specified level or lower, the transistor MP5 is turned on and thereby the transistor MP4 is turned on, thus increasing the input voltage of the inverter I2.例文帳に追加

電源オフ時においては、電源電圧ＶDDが一定値以上下がると、トランジスタＭＰ５がオンし、したがって、トランジスタＭＰ４がオンし、インバータＩ２の入力電圧が上昇する。 - 特許庁

A driver 4a of a differential driver 4 provided to a USB transceiver is provided respectively with transistors MP1, MN1 being components of a pre-driver and transistors MP2, MN2 in diode-connection between transistors MP5, MN5.例文帳に追加

ＵＳＢトランシーバに設けられた差動ドライバ４のドライバ４ａには、プリドライバを構成するトランジスタＭＰ１，ＭＮ１、およびトランジスタＭＰ５，ＭＮ５の間にダイオード接続されたトランジスタＭＰ２，ＭＮ２がそれぞれ設けられている。 - 特許庁

In application of the ESD the power supply wiring VDD2 is in floating, and the output of the inverter circuit INV4 becomes the H level to switch off the PMOS transistor MP5, hereby preventing a current following the application of the ESD from flowing into the inverter circuit INV2.例文帳に追加

ＥＳＤ印加時には、電源配線ＶＤＤ２がフローティングとなっていて、インバータ回路ＩＮＶ４の出力がＨレベルとなってＰＭＯＳトランジスタＭＰ５がオフし、ＥＳＤ印加に伴う電流がインバータ回路ＩＮＶ２に流れ込まなくなる。 - 特許庁

During ESD application, the power supply wiring VDD2 enters a floating state, the output of the inverter circuit INV4 rises to H level, and the PMOS transistor MP5 turns off, so that a current accompanying the ESD application does not flow in the inverter circuit INV2.例文帳に追加

ＥＳＤ印加時には、電源配線ＶＤＤ２がフローティングとなっていて、インバータ回路ＩＮＶ４の出力がＨレベルとなってＰＭＯＳトランジスタＭＰ５がオフし、ＥＳＤ印加に伴う電流がインバータ回路ＩＮＶ２に流れ込まなくなる。 - 特許庁

As transmitting antennas radiating the pulsed transmit signals and as receiving antennas receiving the input signals, different juxtaposed antennas A1, A2; A2, A3 provided in order to detect different angular ranges in at least one of the measuring phases MP1, MP3, MP5 of the measuring process MV are utilized.例文帳に追加

パルス状の送信信号を放射する送信アンテナとして、かつ受信信号を検出する受信アンテナとして、測定過程ＭＶの少なくとも１つの測定位相ＭＰ１，ＭＰ３，ＭＰ５内に、異なった角度範囲を検出するために設けられた互いに並んで配置された異なったアンテナＡ１，Ａ２；Ａ２，Ａ３が利用される。 - 特許庁

The reference voltage circuit includes a bias circuit part 10 for supplying a reference current having a positive temperature characteristic as a constant current to a reference voltage generation circuit part 20, and the reference voltage generation circuit part 20 for outputting an output voltage Vreg by means of MOS transistors MP4 and MP5 having a negative temperature characteristic.例文帳に追加

基準電圧回路は、正の温度特性を有する基準電流を基準電圧発生回路部２０に定電流として供給するバイアス回路部１０と、負の温度特性を有するＭＯＳトランジスタＭＰ４，ＭＰ５によって出力電圧Ｖｒｅｇを出力する基準電圧発生回路部２０とから構成されている。 - 特許庁

The inverter circuit U11 comprises a CMOS inverter IV1, which includes MOS transistors MP4 and MN4, a P-channel MOS transistor MP3 which functions as the current source for a CMOS inverter IV1, and a CMOS inverter IV2 which is connected in parallel to the CMOS inverter IV1 and includes MOS transistors MP5 and MN5.例文帳に追加

インバータ回路Ｕ１１は、ＭＯＳトランジスタＭＰ４とＭＮ４からなるＣＭＯＳインバータＩＶ１と、ＣＭＯＳインバータＩＶ１の電流源として機能するＰチャネルＭＯＳトランジスタＭＰ３と、ＣＭＯＳインバータＩＶ１の電流源として機能するＮチャネルＭＯＳトランジスタＭＮ３と、ＣＭＯＳインバータＩＶ１に並列に接続されてＭＯＳトランジスタＭＰ５とＭＮ５とからなるＣＭＯＳインバータＩＶ２とからなる。 - 特許庁