「pck」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The binary signal is latched by the clock signal PCK in a D flip-flop 85 and reproduced data are obtained.例文帳に追加

Ｄフリップフロップ８５で、二値信号をクロック信号ＰＣＫでラッチして再生データＤＰを得る。 - 特許庁

The circuit 21 is constituted of a PLL circuit 21a which activates and outputs a clock signal LK when the phase of a reference clock signal RCK coincides with the phase of an internal clock signal PCK oscillated in the circuit and then outputs the signal PCK and a frequency division circuit 21b which divides the signal PCK and outputs the clock signal CK.例文帳に追加

回路２１は、リファレンスクロック信号ＲＣＫの位相と内部で発振した内部クロック信号ＰＣＫの位相とが一致するとロック信号ＬＫを活性化して出力し、信号ＰＣＫを出力するＰＬＬ回路２１ａ及び信号ＰＣＫを分周してクロック信号ＣＫを出力する分周回路２１ｂから構成されている。 - 特許庁

A pulse generation circuit 1 is so constituted to generate a pulse signal PCK with small width when scanning a control signal NT is L level (during a test mode), and to generate a pulse signal PCK with large width when a scanning control signal NT is H level (during a normal operation mode).例文帳に追加

パルス生成回路１を、スキャン制御信号ＮＴがＬレベル（テストモード時）の場合に小さいパルス幅で、スキャン制御信号ＮＴがＨレベル（通常動作モード時）の場合に大きいパルス幅のパルス信号ＰＣＫを生成するように構成する。 - 特許庁

When the edge of the EFM signal is generated when the PCK signal is L, the discharge pulse of H is generated in a period from falling of the PCK signal to the edge of the EFM signal and afterwards, the charge pulse of H is generated during a clock signal is L.例文帳に追加

ＰＣＫ信号がＬの時にＥＦＭ信号のエッジが発生したときには、ＰＣＫ信号の立ち下がりからＥＦＭ信号のエッジまでの間Ｈのディスチャージパルスを発生し、その後のクロック信号のＬの期間Ｈのチャージパルスを発生する。 - 特許庁

The VBI data are multiplexed on a reproduced video signal, in accordance with the control information of the C-PCK in the case of reproduction.例文帳に追加

再生に際してＣ＿ＰＣＫの制御情報に従って、再生ビデオ信号にＶＢＩデータを多重するよう構成されている。 - 特許庁

At the reproduction VBI data is multiplexed with a reproduced video signal in accordance with the control information of the pack C-PCK.例文帳に追加

再生に際してＣ＿ＰＣＫの制御情報に従って、再生ビデオ信号にＶＢＩデータを多重するよう構成されている。 - 特許庁

A power supply control circuit 17 controls power supply to transistors FET1 and FET2 on the basis of the control clock signal PCK.例文帳に追加

導通制御回路１７は、制御クロック信号ＰＣＫに基づいてトランジスタＦＥＴ１およびＦＥＴ２を導通制御する。 - 特許庁

At the reproduction, VBI data is multiplexed with a reproduced video signal in accordance with control information of the pack C-PCK.例文帳に追加

再生に際してＣ＿ＰＣＫの制御情報に従って、再生ビデオ信号にＶＢＩデータを多重するよう構成されている。 - 特許庁

A 2nd PLL circuit 250 generates a pixel clock PCK in response to the signal PS and the data WD.例文帳に追加

第２のＰＬＬ回路２５０はタイミング規定信号ＰＳおよび波形データＷＤに応答して画素クロックＰＣＫを生成する。 - 特許庁

When a precharge terminal PCK is set at VDD0, a node ND1 and a node ND2 are prechaged at VDD2 and VDD0, respectively.例文帳に追加

プリチャージ端子ＰＣＫをＶＤＤ０にしたとき、ノードＮＤ１をＶＤＤ２に、ノードＮＤ２をＶＤＤ０にプリチャージしておく。 - 特許庁

The VBI data are multiplexed on a reproduced video signal in accordance with the control information of the C-PCK in the case of reproduction.例文帳に追加

再生に際してＣ＿ＰＣＫの制御情報に従って、再生ビデオ信号にＶＢＩデータを多重するよう構成されている。 - 特許庁

The packet transfer section 31 identifies the IP address that is to serve as the transmission destination, from received packet information Pck and transfers the packet information Pck, only to a radio base station connected to a communication port, having a port identification code that is made to correspond to the correspondence table.例文帳に追加

パケット情報転送部３１は、受信したパケット情報Ｐｃｋからその送信先となるＩＰアドレスを識別して、対応テーブルで対応付けられたポート識別符号の通信ポートに接続された無線基地局のみにパケット情報Ｐｃｋを転送する。 - 特許庁

Data are read from an optical disk 1 while operating an encoder 14 on the basis of a system clock SCK synchronized with a pit clock PCK.例文帳に追加

ピットクロックＰＣＫに同期したシステムクロックＳＣＫに基づいてエンコーダ１４を動作させながら光ディスク１からデータを読み出す。 - 特許庁

An audio object set AOTT_-AOBS defines a set of one audio object AOTT_-AOB# or more, each AOTT_-AOB# defines a set of an audio cell ATS_-C# or more, and contents of each audio cell ATS_-C# are stored in a plurality of packs including an audio pack A_-PCK and a real time information pack RTI_-PCK.例文帳に追加

オーディオオブジェクトセットＡＯＴＴ＿ＡＯＢＳは１以上のオーディオオブジェクトＡＯＴＴ＿ＡＯＢ＃の集まりを定義し、各ＡＯＴＴ＿ＡＯＢ＃は１以上のオーディオセルＡＴＳ＿Ｃ＃の集まりを定義し、各ＡＴＳ＿Ｃ＃の内容はオーディオパックＡ＿ＰＣＫおよびリアルタイム情報パックＲＴＩ＿ＰＣＫを含む複数のパックに格納される。 - 特許庁

A frequency multiplication circuit 8 sequentially measures cycle of reference clock signal PCK by using a clock signal for measurement generated inside and generates multiplication clock signal POUT by using the cycle data while the reference clock signal PCK is input from the reference clock oscillation circuit 6.例文帳に追加

周波数逓倍回路８は、基準クロック発振回路６から基準クロック信号ＰＣＫが入力されている期間、内部で生成した計測用クロック信号を用いて基準クロック信号ＰＣＫの周期を逐次計測し、その周期データを用いて逓倍クロック信号ＰＯＵＴ を生成する。 - 特許庁

Thus, a charge pulse corresponding to the period from the edge of the EFM signal to rising of the PCK pulse can be practically generated.例文帳に追加

これによって、ＥＦＭ信号エッジからＰＣＫパルスの立ち上がりまでの期間に対応したチャージパルスを実質的に発生することができる。 - 特許庁

A conduction control circuit 17G controls transistors FET1 and FET2 depending on the reference clock signal RCK or the control clock signal PCK.例文帳に追加

導通制御回路１７Ｇは、基準クロック信号ＲＣＫまたは制御クロック信号ＰＣＫに応じてトランジスタＦＥＴ１、ＦＥＴ２を制御する。 - 特許庁

The clock counter 252 resets a counting action each time the fall of the scanning start signal SOSK is inputted, starting new count of a video clock PCK.例文帳に追加

クロックカウンタ２５２は、走査開始信号ＳＯＳＫの立下りが入力されるごとにカウント動作がリセットされ、ビデオクロックＰＣＫの新たなカウントを開始する。 - 特許庁

An operation frequency control circuit 12 frequency-divides the reference clock signal RCK by the count setting value CTL, and generates a control clock signal PCK.例文帳に追加

動作周波数制御回路１２は、基準クロック信号ＲＣＫをカウント設定値ＣＴＬで分周して制御クロック信号ＰＣＫを生成する。 - 特許庁

To hold the data, the data holding is performed by changing over the power source line 2 of the memory cell 1 from the adiabatic charging voltage PCK to a constant power source voltage VDD.例文帳に追加

データ保持時には、メモリセル１の電源線２を断熱充電電圧ＰＣＫから定電源電圧ＶＤＤに切り替えてデータ保持を行う。 - 特許庁

The backlight driving circuit comprises setting parts 20, 21, PC1 to PCk for setting duty cycle as a ratio of lighting time to black out time of the backlight for lighting the liquid crystal display panel, and driving part LD for turning on and off the backlight at the duty cycle set by the setting parts 20, 21, PC1 to PCk.例文帳に追加

バックライト駆動回路は液晶表示パネルを照明するバックライトＢＬの消灯時間に対する点灯時間の比率としてデューティ比を設定する設定部２０，２１，ＰＣ１〜ＰＣｋと、この設定部２０，２１，ＰＣ１〜ＰＣｋにより設定されたデューティ比でバックライトを点滅させる駆動部ＬＤとを備える。 - 特許庁

During a period of time when the reference clock signal PCK is not input, the multiplication clock signal POUT is generated by using the cycle data stored in a cycle data register 11.例文帳に追加

基準クロック信号ＰＣＫが入力されていない期間は、周期データレジスタ１１に記憶されている周期データを用いて逓倍クロック信号ＰＯＵＴ を生成する。 - 特許庁

A reproduced signal SP is converted into a binary signal of 1, 0 by a binarizing circuit 81, a clock signal PCK is reproduced by PLL circuits 82-84 referring to this binary signal.例文帳に追加

二値化回路８１で再生信号ＳＰを１，０の二値信号に変換し、この二値信号を参照して、ＰＬＬ回路８２〜８４で、クロック信号ＰＣＫを再生する。 - 特許庁

Assert points Y-K and negate points Y-K are inputted to comparison circuits 254Y-254K at one counting unit of the video clock PCK on the basis of the fall of the scanning start signal SOSK.例文帳に追加

比較回路２５４Ｙ〜２５４Ｋには、走査開始信号ＳＯＳＫの立下りを基準としてビデオクロックＰＣＫの１カウント単位でアサートポイントＹ〜ＫとネゲートポイントＹ〜Ｋが入力される。 - 特許庁

A PLL loop by phase comparison is constituted of a phase comparator 1 for detecting the phase difference between EFM signals 4, for which analog signals read from a disk are digitized and reproducing clock PCK signals 5, a loop filter 2 for filtering-processing the detected phase difference and a control oscillator 3 for controlling the frequency, based on the output of the loop filter 2 and outputting the PCK signals 5.例文帳に追加

ディスクから読みとったアナログ信号をデジタル化したＥＦＭ信号４と再生クロックＰＣＫ信号５との位相差を検出する位相比較器１と、検出された位相差をフィルタリング処理するループフィルタ２と、このループフィルタ２の出力に基づいて周波数を制御されＰＣＫ信号５を出力する制御発振器３とで位相比較によるＰＬＬループが構成される。 - 特許庁

The filter adjustment circuit is provided with a filter 42 whose cut-off frequency is changed by digital data D48, a phase comparator circuit 41, a window comparator circuit 44 and a counter 48 that counts number of clocks PCK to generate the digital data D48.例文帳に追加

デジタルデータＤ48によりカットオフ周波数が変更されるフィルタ４２と、位相比較回路４１と、ウィンドウコンパレータ回路４４と、クロックＰCKをカウントしてデジタルデータＤ48を生成するカウンタ４８とを設ける。 - 特許庁

Therefore, complete processing is performed before a VOBU boundary, a complete PCK is not generated just after the VOBU boundary, and occurrence of the buffer overflow can be prevented.例文帳に追加

したがって、ＶＯＢＵ境界よりも前にコンプリート処理が行なわれ、ＶＯＢＵ境界の直後にコンプリートＰＣＫが生成されなくなり、バッファオーバフローが発生するのを防止することが可能となる。 - 特許庁

The difference between a Pch charge pump drive signal width and an Nch charge pump drive signal width outputted by a phase comparator 4 is detected to perform feedback control, thereby controlling an EFM-PCK phase difference to an optimum position.例文帳に追加

位相比較器４から出力されるＰｃｈチャージポンプ駆動信号幅とＮｃｈチャージポンプ駆動信号幅との差を検出し、帰還制御することにより、ＥＦＭ−ＰＣＫ位相差を最適位置に制御する。 - 特許庁

A counter circuit 150 counts the number of continuous zero blocks and generates counter output signals CU, indicating a count result from parallel clock signals CK having n-folds cycle for the cycle of basic clock signals PCK.例文帳に追加

カウンタ回路１５０は、基本クロック信号ＣＫの周期のｎ倍の周期を有するパラレルクロック信号ＰＣＫに基づいて、連続する０ブロックの数をカウントし、カウント結果を示すカウンタ出力信号ＣＵを生成する。 - 特許庁

The optical disk recording/ reproducing device extracts VBI data multiplexed in the vertical flyback time of the video signal and inserts a pack C-PCK bearing control information, which is generated from extracted VBI data, to the head of each VOBU when recording the VOBU.例文帳に追加

光ディスク記録／再生装置は、ＶＯＢＵの録画に際して、ビデオ信号の垂直帰線期間に多重されたＶＢＩデータを抽出し、各ＶＯＢＵの先頭に、出したＶＢＩデータから生成した制御情報を載せたＣ＿ＰＣＫを挿入する。 - 特許庁

A synchronous clock signal PCK rises at a phase position of an input clock signal CKA when the external trigger signal EX-T arrives and falls at half cycle part of the input clock signal CKA, that is, at a phase position of duty 50%.例文帳に追加

同期クロック信号ＰＣＫを、外部トリガ信号ＥＸ−Ｔの到来時における入力クロック信号ＣＫＡの位相位置で立ち上げ、入力クロック信号ＣＫＡの半周期分、即ちデューティー５０％の位相位置で立ち下げる。 - 特許庁

In addition to this, controlling units 22 and 23 are prepared to control the setting parts 20, 21, and PC1 to PCk so that it sets the duty cycle to increase in lighting time of the backlight BL in comparison with the standard value in a condition when the backlight does not work stably.例文帳に追加

さらに、制御部２２，２３がバックライトが安定に動作しない状態においてバックライトＢＬの点灯時間を基準値よりも増大させたデューティ比を設定するように設定部２０，２１，ＰＣ１〜ＰＣｋを制御するために設けられる。 - 特許庁

When it is determined that the load is in a high load state, the reference clock signal RCK is outputted from a switching control circuit 16G, and when it is determined the load is in a low load state, a control clock signal PCK is outputted.例文帳に追加

スイッチング制御回路１６Ｇからは、負荷が高負荷状態であると判断される場合には基準クロック信号ＲＣＫが出力され、低負荷状態であると判断される場合には制御クロック信号ＰＣＫが出力される。 - 特許庁

Furthermore, a pulse width detection circuit 6 for counting the edge interval of the EFM signals 4 based on the PCK signals 5, discriminating whether the count value is within a prescribed range and controlling the operation stoppage of the phase comparator 1 corresponding to the result of the discrimination is provided.例文帳に追加

更に、ＰＣＫ信号５に基づいてＥＦＭ信号４のエッジ間隔をカウントし、そのカウント値が所定の範囲内であるかの判別を行い、この判別の結果に応じて位相比較器１の動作停止を制御するパルス幅検出回路６が備えられる。 - 特許庁

The optical disk recording/reproducing device extracts VBI data multiplexed on a video signal for its vertical blanking period in the case of the video recording by the VOBU, and loads the C-PCK, on which the control information generated from the extracted VBI data is set to a head of each VOBU.例文帳に追加

光ディスク記録／再生装置は、ＶＯＢＵの録画に際して、ビデオ信号の垂直帰線期間に多重されたＶＢＩデータを抽出し、各ＶＯＢＵの先頭に、出したＶＢＩデータから生成した制御情報を載せたＣ＿ＰＣＫを挿入する。 - 特許庁

The optical disk recording/reproducing device extracts VBI data multiplexed on a video signal for its vertical blanking period in the case of the video recording by the VOBU, and loads the C-PCK, on which the control information generated from the extracted VBI data is set, to the head of each VOBU.例文帳に追加

光ディスク記録／再生装置は、ＶＯＢＵの録画に際して、ビデオ信号の垂直帰線期間に多重されたＶＢＩデータを抽出し、各ＶＯＢＵの先頭に、出したＶＢＩデータから生成した制御情報を載せたＣ＿ＰＣＫを挿入する。 - 特許庁

A blanking period of a horizontal synchronizing signal HP and a period of a pixel clock PCK are selected so that a time of one period of the horizontal synchronizing signal HP is not shorter than a time required to transmit packet data by one horizontal scanning line by the data transmission section 46.例文帳に追加

また、水平同期信号ＨＰ一周期当たりの時間が、データ送信部４６が一水平走査ライン分のパケットデータを送信するのに要する時間よりも短くなることのないように、水平同期信号ＨＰのブランキング期間及びピクセルクロックＰＣＫの周期を設定する。 - 特許庁

By an LD control circuit 6, in the process of setting the PLL in a state where the operation of the optical disk player or the magneto-optical disk player is not stabilized, the continuous light emission driving is performed without performing the intermittent light emission driving even though a PCK signal is supplied to the LD control circuit 6.例文帳に追加

ＬＤ制御回路６は光ディスク再生装置または光磁気ディスク再生装置の動作が安定していないＰＬＬ引き込み途中の状態では、ＰＣＫ信号がＬＤ制御回路６に供給されていても断続発光駆動は行わず連続発光駆動を行う。 - 特許庁

In the head NV-PCK of VOBU of a DVD-Video format stream, a flag with which an M value before and after the VOBU can be recognized is inserted, the picture structure of VOBU before and after a cell boundary is recognized, and time information of the DVD-VR format stream is calculated from time information of the DVD-Video format stream.例文帳に追加

ＤＶＤ−Ｖｉｄｅｏ形式ストリームのＶＯＢＵの先頭ＮＶ＿ＰＣＫに、そのＶＯＢＵの前後のＭ値が判るフラグを挿入し、セル境界前後のＶＯＢＵのピクチャ構造を知り、ＤＶＤ−Ｖｉｄｅｏ形式ストリームの時刻情報から、ＤＶＤ−ＶＲ形式ストリームの時刻情報を算出する。 - 特許庁

The number of NV-PCLKs detection circuit 12 detects the number of NV-PCLK sectors in an ECC block, and when the detected number of sectors is larger than a prescribed value, a control circuit 14 postpones the buffering of a subsequent ECC block by deciding NV-PCK reference processing not to be finished within the buffering period of the subsequent ECC block.例文帳に追加

ＥＣＣブロック内のＮＶ＿ＰＣＫのセクタ数をＮＶ＿ＰＣＫ数検出回路１２によって検出し、検出されたセクタ数が所定の値より大きい時は、制御回路１４は後続のＥＣＣブロックのバッファリングの期間内にＮＶ＿ＰＣＫの参照処理が終了しないとして後続のＥＣＣブロックのバッファリングを延期させる。 - 特許庁