「rewirings」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The semiconductor device includes a base structure, a passivation film, at least two adjacent rewirings 135 and an insulating film.例文帳に追加

半導体装置は、下部構造物、パシベーション膜、少なくとも２つの隣接する再配線１３５、及び絶縁膜を有する。 - 特許庁

In this case, the base metal layers 31, 35 are formed by sputtering, and the rewirings 32, 36 are formed by electrolytic plating.例文帳に追加

この場合、下地金属層３１、３５はスパッタにより形成し、再配線３２、３６は電解メッキにより形成する。 - 特許庁

The insulating film is arranged on the passivation film and has voids 145 which are extended in directions of the at least two adjacent rewirings 135 respectively.例文帳に追加

絶縁膜は、パシベーション膜上に配置され、少なくとも２つの隣接する再配線１３５間で延長されるボイド１４５を具備する。 - 特許庁

In this case, the first and second base metal layers 33 and 37 are formed by sputtering, first and second rewirings 34 and 38 are formed by electroplating.例文帳に追加

この場合、第１、第２の下地金属層３３、３７はスパッタにより形成し、第１、第２の再配線３４、３８は電解メッキにより形成する。 - 特許庁

Thus, it is unnecessary to form openings for connecting the upper and lower rewirings in the interlayer insulation films 9, 12, 14, and 17 by means of photolithographic method.例文帳に追加

これにより、各層間絶縁膜９、１２、１４、１７に、その上下の再配線を接続するための開口部をフォトリソグラフィ法により形成する必要はない。 - 特許庁

At least two adjacent rewirings 135 are mutually separately arranged on the passivation film and are connected with the chip pads 105 through the corresponding first apertures respectively.例文帳に追加

少なくとも２つの隣接する再配線１３５は、パシベーション膜上に互いに離隔配置され、対応する第１開口を通じてチップパッド１０５とそれぞれ連結される。 - 特許庁

Insulating films 26, 39, base metal layers 31, 32, rewirings 32, 36, salient poles 33, 37 and the solder ball 38 are formed in batch for a plurality of the chips 21.例文帳に追加

そして、複数の半導体チップ２１に対して、絶縁膜２６、３９、下地金属層３１、３２、再配線３２、３６、突起電極３３、３７および半田ボール３８の形成を一括して行う。 - 特許庁

Electrodes 12, which are used exclusively for applying electrical stress, are connected with the respective electrodes which are used for burn-in test out of the electrodes 11 by using rewirings 13 and led out to a central region side of the chip.例文帳に追加

電気的ストレス印加専用電極１２は、電極１１のうちバーンイン試験に利用される各電極に再配線１３を用いて結線され、チップの中央領域側に導出されている。 - 特許庁

Moreover, since two or more interconnection bumps are offered in a pair of rewirings which are arranged on the upper and lower rewiring chips respectively, the inductance and resistance on the transmission route of an electrical signal are reduced.例文帳に追加

しかもそれぞれ上下再配線チップ上に配置される一対の再配線内に２つ以上の相互接続バンプが提供されることによって、電気信号の伝達経路上のインダクタンス及び抵抗が低減される。 - 特許庁

A semiconductor chip 20 has: first external electrodes 23B to 23D with rewirings; and a second external electrode 23A which has a lower end extended to below a virtual line Lh and a right end extended to or beyond a right end of a virtual line Lv.例文帳に追加

半導体チップ２０には、再配線を持つ第１の外部電極２３Ｂ〜２３Ｄと、下端は、仮想線Ｌｈの下まで、右端は、仮想線Ｌｖの右端またはそれを超えるように延在されている。 - 特許庁

First to third insulation films 31, 35, and 39, first and second base metal layers 33, 37, first and second rewirings 34 and 38, and the soldering ball 41 are batch formed on a plurality of the semiconductor chips.例文帳に追加

そして、複数の半導体チップ２３に対して、第１〜第３の絶縁膜３１、３５、３９、第１、第２の下地金属層３３、３７、第１、第２の再配線３４、３８および半田ボール４１の形成を一括して行う。 - 特許庁

To provide a method of manufacturing semiconductor device for enabling formation of fine and high-density rewirings as designed in the neighboring area of a resin post and coping with reduction in size and increase in the number of terminals of a chip even when the resin post having a sloping surface is present in wafer level CSP.例文帳に追加

ウエハレベルＣＳＰにおいて、傾斜面を有する樹脂ポストが存在する場合であっても、樹脂ポスト近辺に微細な再配線を設計どおりに高密度に形成することができ、チップの小型化及び端子数の増加に対応することが可能な半導体装置の製造方法を提供する。 - 特許庁