「stv」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A pulse counting and generating part 712 generates a vertical synchronization starting signal (STV) based on an input vertical synchronization signal (Vsync) and counts the number of pulse of the signal (STV) to provide a counting pulse signal 711 to an integrator 720.例文帳に追加

パルスカウンティング及び生成部７１２は入力された垂直同期信号（Ｖｓｙｎｃ）に基づいて垂直同期開始信号（ＳＴＶ）を生成し、この信号（ＳＴＶ）のパルス数をカウントしてカウンティングパルス７１１を積分器７２０に提供する。 - 特許庁

Consequently, a vertical transfer shift register transfers the strobe signal STV in every horizontal period on the basis of the enable signal ENB.例文帳に追加

このために、垂直転送シフトレジスタにおいて、ストローブ信号をイネーブル信号ＥＮＢに基づいて１水平期間毎に転送する。 - 特許庁

In this signal processing method for the timing controller of the LCD module, signals are processed according to the rising edges or falling edges of synchronizing signals to form the control signals of the LCD module consisting of: a start vertical signal STV including an STV1 and an STV2; and a gate-on enable signal OE.例文帳に追加

LCDモジュールのタイミングコントローラーの信号処理方法であって、信号は、同期信号の立ち上がり又は立ち下がりエッジに従って処理され、STV1とSTV２を含むスタート垂直信号STVと、ゲートオンイネーブル信号OEと、からなるLCDモジュールの制御信号を形成する。 - 特許庁

On the basis of this embedding synchronous signal and a clock signal CLK, display timing signals (data enabling signal De and strobe signal STV) are produced.例文帳に追加

また、この埋め込み同期信号とクロック信号ＣＬＫとに基づいて、表示タイミング信号（データイネーブル信号ＤＥおよびストローブ信号ＳＴＶ）を生成する。 - 特許庁

By the voltage level of the capacitive control signal, the element driving transistor is controlled in the OFF state for each row in the period corresponding to STV and the afterimage phenomenon is improved.例文帳に追加

この容量制御信号の電圧レベルにより、行毎に、ＳＴＶに応じた期間素子駆動トランジスタがオフ制御され、残像を改善する。 - 特許庁

The feedforward control of an image formation parameter is carried out from the developer time constant and the toner electrostatic charge capability, and the generation of TED or an image defect called STV is prevented.例文帳に追加

現像剤時定数及びトナー帯電能力から作像パラメータをフィードフォワード制御して、ＴＥＤやＳＴＶといった画像ディフェクトの発生を防止する。 - 特許庁

For the initialization signal RST, a signal which becomes active by predetermined timing immediately after a power entry or within a blanking period, a vertical start signal STV, or a horizontal start signal STH is used.例文帳に追加

初期化信号ＲＳＴは、電源投入直後やブランキング期間内の所定タイミングでアクティブになる信号、もしくは垂直スタート信号ＳＴＶ、水平スタート信号ＳＴＨを用いる。 - 特許庁

In synchronism with the fall of a vertical start pulse signal STV, a control circuit 303 outputs a precharge pulse signal PCG1 and a holding capacitor control pulse signal SC1, one after another.例文帳に追加

垂直スタートパルス信号ＳＴＶの立ち下がりに同期して、制御回路３０３からプリチャージパルス信号ＰＣＧ１及び保持容量制御パルス信号ＳＣ１が次々と出力される。 - 特許庁

A vertical drive circuit 130 is operated by impressing a predetermined signal and power supply voltage from an STV pad, a CKV1 pad, a CKV2 pad and a VDD pad to measure an output signal of a VOUT pad.例文帳に追加

ＳＴＶパッド、ＣＫＶ１パッド、ＣＫＶ２パッド、ＶＤＤパッドから上述の所定の信号や電源電圧を印加して、垂直駆動回路１３０を動作させ、ＶＯＵＴパッドの出力信号を測定する。 - 特許庁

Then, in the shift register circuit part 50n at the last stage to the scanning direction, when the transistor NT10n1 is turned on, the transistor NT10n7 is turned off by input of a start signal STV at an H level in a gate.例文帳に追加

そして、走査方向に対して最終段のシフトレジスタ回路部５０ｎにおいて、トランジスタＮＴ１０ｎ１がオンする際には、トランジスタＮＴ１０ｎ７は、ゲートにＨレベルのスタート信号ＳＴＶが入力されることによりオフする。 - 特許庁

The field thinning control circuit 40 comprises an OR circuit 41 to which a field thinning selection signal SA and a thinning on/off control signal SB are inputted and an AND circuit 24 to which the output of the OR circuit 41 and a vertical start signal STV are inputted.例文帳に追加

フィールド間引き制御回路４０は、フィールド間引き選択信号ＳＡ及び間引きオンオフ制御信号ＳＢが入力されたオア回路４１と、このオア回路４１の出力と垂直スタート信号ＳＴＶが入力されたアンド回路４２から構成されている。 - 特許庁

A control section 110 outputs a horizontal start signal STH, a driving voltage AVDD, a vertical start signal STV, a clock signal CPV1, an output enable signal OE1 and a gradation voltage VGMMA in response to an external signal ES provided from the outside.例文帳に追加

制御部１１０は外部から提供された外部信号ＥＳに応答して、水平開始信号ＳＴＨ、駆動電圧ＡＶＤＤ、垂直開始信号ＳＴＶ、クロック信号ＣＰＶ１、出力イネーブル信号ＯＥ１、階調電圧ＶＧＭＭＡを出力する。 - 特許庁

In the case where a non-display control signal OE is at an H level, in the frame, even though a gate-driver shift clock CLKV is raised when a vertical start pulse STV is at the H level, row selection signals X1 to XN are always held at L levels by control of a control circuit 32.例文帳に追加

非表示制御信号ＯＥがＨレベルの場合、そのフレームにおいては、垂直スタートパルスＳＴＶがＨレベルの時にゲートドライバシフトクロックＣＬＫＶが立ち上がっても、制御回路３２の制御によって、行選択信号Ｘ１〜ＸＮは常にＬレベルに保持されている。 - 特許庁

A vertical driver circuit generates: the select signal for selecting pixels of one line one after another in each horizontal period on the basis of the three signals which are the enable signal ENB predefining a period wherein a video signal is displayed, the strobe signal STV which indicates the start of a vertical period, and the signal generated by inverting the enable signal ENB.例文帳に追加

各水平期間において、映像信号を表示する期間を規定するイネーブル信号ＥＮＢと、垂直期間の開始を示すストローブ信号ＳＴＶと、前記イネーブル信号を反転した３つの信号に基づいて、１水平期間毎に１行の画素を順次選択する選択信号を発生する。 - 特許庁

Then, an STV signal and a CPV signal as the vertical synchronization signals, an STH signal and a CPH (CLK) signal including a timing signal as the horizontal synchronization signal and an R signal, a G signal and a B signal as color data signals are outputted from the chip 10, by using desired drive timing in read-in timing.例文帳に追加

読み込まれた中の所望の駆動タイミングを用い、垂直同期信号としてＳＴＶ信号およびＣＰＶ信号、水平同期信号としてＳＴＨ信号およびタイミング信号を含むＣＰＨ(ＣＬＫ)信号、色データ信号としてＲ信号、Ｇ信号およびＢ信号をグラフィックチップ10から出力する。 - 特許庁

In a display device (1) and a driver (30), an offset cancellation control circuit (50) can accurately recognize a frame at the timing in which a frame switching signal (FS) is output from a frame control circuit (40) in a case where a vertical synchronizing signal (STV) is present during the nondisplay period of one frame (special processing).例文帳に追加

表示装置（１）のドライバ（３０）では、１フレームの非表示期間に垂直同期信号（ＳＴＶ）が存在している場合（特殊な処理）、オフセットキャンセル制御回路（５０）は、フレーム制御回路（４０）からフレーム切り替え信号（ＦＳ）が出力されるタイミングにより、正確にフレームを認識することができる。 - 特許庁

The gate driver 20 includes shift registers SR1 to SR243 for transferring start pulses STV based on vertical clocks, AND circuits 1 to 242 for obtaining logical product of output signals of two adjacent shift registers, and a switching circuit 21 for switching and outputting respective outputs of the AND circuits 2 to 241 to the even number line and the odd number line.例文帳に追加

ゲートドライバ２０は、垂直クロックに基づいてスタートパルスＳＴＶを転送するシフトレジスタＳＲ１〜ＳＲ２４３と、隣り合う２つのシフトレジスタの出力信号の論理積をとるＡＮＤ回路１〜２４２と、ＡＮＤ回路２〜２４１の出力をそれぞれ奇数ライン、偶数ラインに切り替えて出力する切り替え回路２１を備えている。 - 特許庁