「scl1」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

In this wiper device 10, axial lines BCL1, BCL2 of fixing bolts 31 and 33 supporting pivot holders 12 and 14 are set in parallel to an imaginary plane constructed while including axial lines SCL1 and SCL2 of pivot shafts 20 and 22 and orthogonal to the axial lines SCL1 and SCL2 and matched to each other on the same line.例文帳に追加

ワイパ装置１０は、ピボットホルダ１２、１４を支持する固定ボルト３１、３３の軸線ＢＣＬ_1、ＢＣＬ_2が、ピボットシャフト２０、２２の軸線ＳＣＬ_1、ＳＣＬ_2を含んで構成される仮想平面と略平行でかつ軸線ＳＣＬ_1、ＳＣＬ_2に対し略直交し、しかも互いに同一線上で一致して設定されている。 - 特許庁

In this case, the first and the second memory banks 21, 22 become connected 4k bits memory banks, then, they are accessed by control signals (SCL1, DA1) of the first port.例文帳に追加

この場合、第１及び第２のメモリバンク２１，２２は、連結された４ｋビットのメモリバンクとなり、第１のポートの制御信号（ＳＣＬ１，ＤＡ１）によりアクセスされる。 - 特許庁

A gate voltage of a driving transistor is boosted twice, during one cycle from inversion of the first capacitance line SCL1 to the next inversion thereof, by a boot strapping circuit or the like.例文帳に追加

本発明はブートストラップ回路等により、第１の容量線ＳＣＬ１の反転から次に反転までの１サイクルの間に、駆動トランジスタのゲート電位を２回昇圧するようにした。 - 特許庁

In this case, first and second memory banks 21, 22 are accessed independently by control signals (SCL1, SDA1) of a first port and control signals (SCL2, SDA2) of a second port respectively.例文帳に追加

この場合、第１及び第２のメモリバンク２１，２２は、それぞれ第１のポートの制御信号（ＳＣＬ１，ＳＤＡ１）及び第２のポートの制御信号（ＳＣＬ２，ＳＤＡ２）により独立にアクセスされる。 - 特許庁

The drive circuit 1 includes output transistors T1-Tm made of high breakdown voltage P-channel type MOS transistors, switching control circuits SCL1-SCLm, output terminals P1-Pm, and diodes DO1-DOm, respectively, and further includes a control terminal PX on a semiconductor chip 2.例文帳に追加

駆動回路１は、半導体チップ２上に、高耐圧のＰチャネル型ＭＯＳトランジスタからなる出力トランジスタＴ１〜Ｔｍ、スイッチング制御回路ＳＣＬ１〜ＳＣＬｍ、出力端子Ｐ１〜Ｐｍ、ダイオードＤＯ１〜ＤＯｍ及び制御端子ＰＸを含んで構成される。 - 特許庁

In a Y decoder circuit 30, when a permission signal SEN for a sub-register block is given, column signals CL1-CLm generated by the Y decoder 31 are outputted successively as column signals SCL1-SCLm through NOR 321-32m and given to a sub-register block 10S.例文帳に追加

Ｙデコーダ回路３０において、サブレジスタ・ブロック用の許可信号ＳＥＮが与えられると、Ｙデコーダ３１で生成されたカラム信号ＣＬ１〜ＣＬｍが、ＮＯＲ３２_１〜３２_ｍを介して、カラム信号ＳＣＬ１〜ＳＣＬｍとして順次出力されてサブレジスタ・ブロック１０Ｓへ与えられる。 - 特許庁