sdoを含む例文一覧と使い方
該当件数 : 5件
The distribution circuit 10 connects the SDI terminal of the control CPU 1 and an SDI terminal of the board under test 2, connects the SDO terminal of the control CPU 1 and an SDO terminal of the jig 3, and connects an SDO terminal of the board under test 2 and an SDI terminal of the jig 3.例文帳に追加
分配回路10は、制御CPU1及び被検査基板2のSDI端子を接続し、制御CPU1のSDO端子と治具3のSDO端子とを接続し、被検査基板2のSDO端子と治具3のSDI端子とを接続している。 - 特許庁
A flip-flop circuit 11 is arranged in a slave station mounting part 4, whenever the clock signal CLK is supplied from a master station 2 side, the flip-flop circuit 11 is made to acquire the data signal output SDO supplied from the master station 2 side, and the clock signal CLK and the data signal output SDO are supplied to a corresponding slave station 6.例文帳に追加
子局取り付け部4にフリップフロップ回路11を配置し、親局2側からクロック信号CLKが供給される毎に、フリップフロップ回路11に親局2側から供給されるデータ信号出力SDOを取り込ませて、これらクロック信号CLK、データ信号出力SDOを対応する子局6に供給する。 - 特許庁
A single loop is formed allowing the test signal generated by the control CPU 1 to be input to the SDO terminal of the control CPU 1 through the board under test 2 and the jig 3.例文帳に追加
制御CPU1で発生した試験信号が被検査基板2、治具3を経由して制御CPU1のSDO端子に入力されて一巡する単一ループが形成される。 - 特許庁
Each CPU of a system computer 1 and an RISC 2 is provided with an REQ terminal for requesting communication, an ACK terminal for responding to the request, a data output terminal SDO, a data input terminal SDI, and a clock terminal.例文帳に追加
シスコン1とRISC2の各CPUは、通信を要求するREQ端子,要求に対し応答するACK端子,データ出力端子SDO,データ入力端子SDI、クロック端子を有している。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|