| 例文 (5件) |
sgtsを含む例文一覧と使い方
該当件数 : 5件
To provide a semiconductor without the need of providing an interconnect layer when connecting a plurality of 3D pillar SGTs in parallel.例文帳に追加
3Dピラー型SGTを複数並列に接続する際に、配線層を設ける必要のない半導体装置を提供する。 - 特許庁
To provide a semiconductor device which includes two stages or more of highly-integrated fast CMOS inverter coupling circuits using SGTs.例文帳に追加
SGTを用いた高集積で高速な少なくとも2段以上のCMOSインバータ結合回路からなる半導体装置を提供する。 - 特許庁
An upper main electrode region of a 3D pillar SGT includes a selective epitaxial growth semiconductor layer, and at least two adjacent 3D pillar SGTs are connected in parallel by bringing the respective selective epitaxial growth semiconductor layers into contact with each other.例文帳に追加
3Dピラー型SGTの上部主電極領域が選択エピタキシャル成長半導体層を含み、少なくとも2つの隣接する3Dピラー型SGTを、各々の選択エピタキシャル成長半導体層を接触させて並列接続する。 - 特許庁
Meanwhile, the select gate voltage VSG (which is obtained by adding the bias voltage of a cell source line SRC to the select gate voltage VSG when reading the positive threshold cell)is finally applied to the selection transistors SGTD, SGTS when reading the negative threshold cell, for example.例文帳に追加
一方、負の閾値セルの読み出し時には、最終的に、選択トランジスタSGTD,SGTSに5V程度のセレクトゲート電圧(正の閾値セルの読み出し時のセレクトゲート電圧VSGにセルソース線SRCのバイアス分の電圧を加えた電圧)VSGが印加されるようにする。 - 特許庁
A VSG bias circuit 31 applies, for example, a voltage (select gate voltage VSG) of approximately 4V to selection transistors SGTD, SGTS instantly when reading a positive threshold cell by controlling a variable resistor 31a according to a DAC value from a control circuit (source node voltage is VSS).例文帳に追加
たとえば、VSGバイアス回路31は、制御回路からのDAC値に応じて可変抵抗器31aを制御することにより(ソースノードは電圧VSS)、正の閾値セルの読み出し時には、選択トランジスタSGTD,SGTSに4V程度の電圧(セレクトゲート電圧VSG)が一挙に印加されるようにする。 - 特許庁
| 例文 (5件) |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|