| 意味 | 例文 |
tRASを含む例文一覧と使い方
該当件数 : 8件
The low active generator 40 generates a low active signal lowactive, a delay generator 42 enables a delay signal tRAS delay according to that low active signal lowactive and the delay signal tRAS delay is fed back to the input buffer generator 34.例文帳に追加
ローアクティブジェネレータ４０は、ローアクティブ信号lowactiveを発生し、遅延ジェネレータ４２は、そのローアクティブ信号low activeに従って遅延信号tRAS delayをイネーブルさせ、遅延信号tRAS delayは、入力バッファジェネレータ３４にフィードバックされる。 - 特許庁
To provide a semiconductor memory device securing a sufficient restore level at a low temperature and preventing deterioration in characteristics such as tRAS at a high temperature.例文帳に追加
低温時において十分なリストアレベルを確保するとともに、高温時においてもtRASなどの特性を悪化させることがない半導体記憶装置を提供する。 - 特許庁
According to the said automatic refresh signal aref and the delay signal tRAS delay, the input buffer generator 34 outputs a control signal buffer gen for controlling input buffers 36, 44 and 46.例文帳に追加
入力バッファジェネレータ３４は、前記自動リフレッシュ信号arefと、前記遅延信号tRAS delayとにより、入力バッファ３６、４４、４６を制御する制御信号buffer genを出力する。 - 特許庁
To provide a synchronous semiconductor memory device wherein RAS active operation time (tRAS) is set according to the cycle (tCK) of a clock signal.例文帳に追加
ＲＡＳアクティブ動作時間（ｔＲＡＳ）がクロック信号の周期（ｔＣＫ）に応じて設定される同期型半導体記憶装置を実現する。 - 特許庁
The circuit of the oscillator 102 is constituted so that its oscillation cycle can be adjusted by the CODEi output from the ROM circuit 103 and the cycle is set to p times a tRAS period in self refreshing.例文帳に追加
オシュレーター１０２の発振周期は、ＲＯＭ回路１０３が出力するＣＯＤＥｉによって調整可能に構成され、セルフリフレッシュ時のｔＲＡＳ期間のｐ倍の周期になるよう回路を構成する。 - 特許庁
A worker cannot receive an unemployment benefit and a TRA simultaneously. TRAs are paid at the same level as unemployment insurance and as an extension of this for a maximum of 52 weeks where disbursed together with unemployment insurance, plus an additional 26 weeks where the worker participates in a job training program.例文帳に追加
また、失業保険とＴＲＡを同時に受け取ることはできず、ＴＲＡは①失業保険を延長する形で、②失業保険と同額が支払われ、③給付期間は失業保険の適用と併せて最大52週間、更に職業訓練プログラムに参加した場合には追加で26週間とされている。 - 経済産業省
Moreover, the source electrode Tras of the thin film transistor TrA and the source electrode Trbs of the thin film transistor TrB are connected through a connection wiring LNs, a drain electrode Trad of the thin film transistor TrA and a drain electrode Trbd of the thin film transistor TrB are connected through a connection wiring LNd.例文帳に追加
また、薄膜トランジスタＴｒＡのソース電極Ｔｒasと薄膜トランジスタＴｒＢのソース電極Ｔｒbsが接続配線ＬＮｓを介して接続され、薄膜トランジスタＴｒＡのドレイン電極Ｔｒadと薄膜トランジスタＴｒＢのドレイン電極Ｔｒbdは、接続配線ＬＮｄを介して接続されている。 - 特許庁
To improve dispersion of timing of finish of RAS restore operation and start of RAS pre-charge operation in a FCRAM in which a self-timer circuit for determining a RAS restore time (tRAS) of a random cycle time (tRC) and a RAS pre-charge time (tRP) is provided in a ROW system control system.例文帳に追加
本発明は、ランダムサイクルタイム（ｔＲＣ）のＲＡＳリストア時間（ｔＲＡＳ）およびＲＡＳプリチャージ時間（ｔＲＰ）を決めるためのセルフタイマ回路をＲＯＷ系制御システムに備えるＦＣＲＡＭにおいて、ＲＡＳリストア動作の終了およびＲＡＳプリチャージ動作の開始のタイミングのばらつきを改善できるようにすることを最も主要な特徴としている。 - 特許庁
| 意味 | 例文 |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|